CN116095520A - 图像传感器、传感器架构、摄像模组及电子设备 - Google Patents

Abstract

本申请公开了一种图像传感器、传感器架构、摄像模组及电子设备，属于图像处理领域。包括：像素阵列，高动态范围逻辑模块和双增益信号缓存与驱动模块；像素阵列包括N行像素单元和M列像素单元，同一列中的N个像素单元通过第一连接线与双增益信号缓存与驱动模块，同一列中的N个像素单元通过第二连接线与高动态范围逻辑模块连接；其中，高动态范围逻辑模块用于根据像素阵列输出的图像数据生成转换增益选择表，转换增益选择表中包括各个像素单元对应的双增益模式选择信号；双增益信号缓存与驱动模块用于从转换增益选择表中逐行读取各个像素单元对应的双增益模式选择信号，并将双增益模式选择信号发送到对应的像素单元。

Description

图像传感器、传感器架构、摄像模组及电子设备

技术领域

本申请属于图像处理领域，具体涉及一种图像传感器、传感器架构、摄像模组及电子设备。

背景技术

在图像传感器(Complementry Metal-Oxide Semiconductor，CMOS)中，对于图像的动态范围调整，一般都是通过改变所有像素的像素曝光时间以及对像素信号增益进行整体调整来实现的。

相关技术中，对于双增益高动态范围((Dual Conversion Gain，DCG-HDR)模式下的曝光，图像传感器往往需要先在高增益(High Conversion Gain，HCG)模式下曝光，读取后再进行低增益(Low Conversion Gain，LCG)模式下曝光，这种方式可能会导致生成的图像中有部分像素局域过曝或者部分像素欠曝的问题。

发明内容

本申请实施例的目的是提供一种图像传感器、传感器架构、摄像模组及电子设备，能够解决生成的图像中有部分像素局域过曝或者部分像素欠曝的问题。

第一方面，本申请实施例提供了一种图像传感器，包括：像素阵列，高动态范围逻辑模块和双增益信号缓存与驱动模块；

所述像素阵列包括N行像素单元和M列像素单元，同一列中的N个所述像素单元通过第一连接线与所述双增益信号缓存与驱动模块，同一列中的N个所述像素单元通过第二连接线与所述高动态范围逻辑模块连接；

其中，所述高动态范围逻辑模块用于根据所述像素阵列输出的图像数据生成转换增益选择表，其中，所述转换增益选择表中包括各个像素单元对应的双增益模式选择信号；

所述双增益信号缓存与驱动模块用于从所述转换增益选择表中逐行读取各个像素单元对应的双增益模式选择信号，并将所述双增益模式选择信号发送到对应的像素单元。

第二方面，本申请实施例提供了一种传感器架构，包括：像素层和电路层；

所述像素层包括：第一键合区域和像素阵列，所述像素阵列与所述第一键合区域通信连接；

所述电路层包括：第二键合区域、高动态范围逻辑模块和双增益信号缓存与驱动模块，所述第二键合区域分别与高动态范围逻辑模块和双增益信号缓存与驱动模块通信连接，所述第一键合区域与所述第二键合区域键合连接。

第三方面，本申请实施例提供了一种摄像模组，包括如第一方面所述的图像处理器。

第四方面，本申请实施例提供了一种电子设备，包括如第三方面所述的摄像模组。

在本申请实施例中，通过高动态范围逻辑模块可以有效根据每个像素单元输出的像素信号，自动为每个像素单元确定其对应的双增益模式选择信号生成转换增益选择表，并且进一步通过双增益信号缓存与驱动模块从转换增益选择表中逐行读取各个像素单元对应的双增益模式选择信号，从而实现像素级的增益调整，避免了两次曝光导致的部分像素局域过曝或者部分像素欠曝的问题，让阵列中的每个像素在每一帧时间内根据逻辑自行选择运行于双增益模式，从而达到根据场景或者环境实践DCG-HDR功能。本申请的方案无需改变传统像素结构，不改变传统图像处理器读取与信号处理方式，采用列并行控制方法即可以实现对每一个像素的增益模式选择的准确控制。

附图说明

图1为本申请实施例提供的图像传感器结构示意图之一；

图2为本申请实施例提供的图像传感器结构示意图之二；

图3为本申请实施例提供的传感器架构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员获得的所有其他实施例，都属于本申请保护的范围。

本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。

下面结合附图，通过具体的实施例及其应用场景对本申请实施例提供的图像传感器、传感器架构、摄像模组及电子设备进行详细地说明。

图1为本申请实施例提供的图像传感器结构示意图之一，如图1所示，包括：像素阵列11，高动态范围逻辑模块12和双增益信号缓存与驱动模块13；

所述像素阵列11包括N行像素单元110和M列像素单元110，同一列中的N个所述像素单元110通过第一连接线与所述双增益信号缓存与驱动模块13，同一列中的N个所述像素单元110通过第二连接线与所述高动态范围逻辑模块连接；

其中，所述高动态范围逻辑模块12用于根据所述像素阵列11输出的图像数据生成转换增益选择表，其中，所述转换增益选择表中包括各个像素单元110对应的双增益模式选择信号；

所述双增益信号缓存与驱动模块13用于从所述转换增益选择表中逐行读取每个像素单元110对应的双增益模式选择信号，并将所述双增益模式选择信号发送到对应的像素单元110。

具体地，本申请实施例中所描述的像素阵列包括多个像素单元，其具体可以包括N个处于同一行的像素行，以及M个处于同一列的像素列，对应每个像素阵列中存在有NxM个像素单元。

本申请实施例中为了进一步节省布线空间，同一像素列中的N个像素单元会通过同一个第一连接线与双增益信号缓存与驱动模块连接，同一像素列中的N个像素单元还会通过同一个第二连接线与高动态范围逻辑模块连接。

本申请实施例中，所述像素阵列输出的图像数据可以是各像素单元在当前帧，经过重置，曝光处理后输出的图像数据，每个像素单元的输出的图像数据可以是不同的图像数据，在本申请实施例中，高动态范围逻辑模块可以根据当前帧的图像数据，确定下一帧各像素单元对应的双增益模式选择信号。

在一个可选的实施例中，高动态范围逻辑模块用于根据每个像素单元输出的图像数据来确定其对应的双增益模式选择信号，然后根据各个像素单元对应的双增益模式选择信号，生成转换增益选择表。

本申请实施例中转换增益选择表中记载了每个各个像素单元对应的双增益模式选择信号，可选地，转换增益选择表中的双增益模式选择信号可以是按照像素阵列的排列来进行排序的。

本申请实施例中所描述的图像传感器可以是通过卷帘快门的方式来进行图像处理，逐像素行进行曝光。

双增益信号缓存与驱动模块可以按照像素阵列的像素行排列，逐行读取各个像素单元对应的双增益模式选择信号，在双增益信号缓存与驱动模块可以每次仅仅缓存一个像素行的双增益模式选择信号。

例如，具体可以包括一个行缓存器(Row Buffer)，可以读取和缓存高动态范围逻辑模块中转换增益选择表的1行双增益模式选择信号。在卷帘快门曝光的过程中，当像素阵列中的某一行像素进入到读取时段(Readout Period)并需要提供HCG或LCG读取模式选择时，列并行DCG模式信号缓存与驱动模块中的行缓存器将推送缓存的转换增益选择信号作为DCG信号，在对应的行驱动器驱动后传递至像素阵列提供给此行像素进行HCG或LCG模式的读取。

更具体地，各像素单元对应的双增益模式选择信号可以是数字信号，也可以是模拟信号，该双增益模式选择信号会在下一图像帧的时间内，控制像素单元按照双增益模式选择信号指示的增益模式进行像素信号的输出。

在本申请实施例中，通过高动态范围逻辑模块可以有效根据每个像素单元输出的像素信号，自动为每个像素单元确定其对应的双增益模式选择信号生成转换增益选择表，并且进一步通过双增益信号缓存与驱动模块从转换增益选择表中逐行读取各个像素单元对应的双增益模式选择信号，从而实现像素级的增益调整，避免了两次曝光导致的部分像素局域过曝或者部分像素欠曝的问题，同时高动态范围逻辑模块和双增益信号缓存与驱动模块均是设置于像素阵列的外部，不需要对传统的像素结构进行任何改动。

可选地，所述高动态范围逻辑模块，包括：数字比较器；

所述数字比较器用于将所述图像数据中各像素单元对应的像素信号与预设阈值信号进行比较，得到各个所述像素单元对应的数字比较器输出信号；

根据各所述数字比较器输出信号对应的双增益模式选择信号，生成所述转换增益选择表。

本申请实施例中所描述的预设阈值信号可以是用户预先设定的阈值，其具体可以是一个固定的预设阈值信号。

可选地，在比较不同的像素单元时，也可以设置不同的预设阈值信号。

在一个可选的实施例中，针对于每个像素单元输出的图像数据在转换为数字信号后可以得到各个像素单元对应的像素信号，可以将像素信号与用户预先设置好的阈值信号输入数字比较器(COMP)进行比较，对于每一个像素输出的信号，均可以得到一个比较结果，进而得到每个像素单元的对应的双增益模式选择信号。

更具体地，在本申请实施例中，该预设阈值信号可以是一个二进制的数字信号，例如10比特的二进制数字信号，而像素信号经过模数转换后也可以转换为数字信号，进而与预设阈值信号进行有效比较。

在一个可选的实施例中，数字比较器在所述像素信号大于所述预设阈值信号的情况下，所述像素单元对应的数字比较器输出信号为高电平输出信号，高电平输出信号对应的双增益模式选择信号为高增益模式选择信号。

数字比较器在所述像素信号小于或等于所述预设阈值信号的情况下，所述像素单元对应的数字比较器输出信号为低电平输出信号，低电平输出信号对应的双增益模式选择信号为低增益模式选择信号。

可选地，高电平输出信号在转换增益选择表中可以记在“1”低电平输出信号在转换增益选择表中可以记在“0”，对于每一个像素输出的信号，均可以得到一个比较结果，并根据像素单元在像素阵列中的位置缓存到转换增益选择表中，约定二进制数字信号“1”代表让像素进入高增益模式读取，二进制数字信号“0”代表让像素进入低增益模式读取。在具体实施时也可约定反过来使用，但是必须采用1比特二进制信号。

在一个可选地实施例中，如果用户不需要DCG-HDR功能，可以强制屏蔽双增益信号缓存与驱动模块，并且可以停止其运作。

在本申请实施例中，通过数字比较器可以有效的对不同像素单元输出的图像数据进行针对性分析，从而有效得到适合每个像素单元的增益模式，有效保证最终生成图片的质量。

可选地，所述高动态范围逻辑模块包括：软件程序模块；

所述软件程序模块用于根据存储的程序算法对所述像素阵列输出的图像数据进行逐像素分析，得到各个所述像素单元对应的双增益模式选择信号；

根据各个所述像素单元对应的双增益模式选择信号，生成所述转换增益选择表。

在一个可选地实施例中，该程序算法具体可以是针对于每个像素单元的图像数据进行分析，并确定每个像素增益模式的算法，该算法具体可以是输入每个像素单元的图像数据后，可以输出对应的双增益模式选择信号的算法。

在一个可选的实施例中，其可以是通过程序算法来模拟比较器，进而得到对像素阵列输出的图像数据进行逐像素分析，得到各个像素单元对应的双增益模式选择信号的算法，该算法也可以是其它能够实现相应功能的算法。

在一个可选的实施例中，在得到各个所述像素单元对应的双增益模式选择信号之后，可以进一步按照像素阵列的排列，按照像素单元的行列分布，将双增益模式选择信号存储在对应的位置，得到最终的转换增益选择表。

在一个可选的实施例中，存储的程序算法具体可以是存储在图像传感器的内部，也可以是集成在图像传感器的外部。

而在该程序算法集成在图像传感器的外部时，其可以是存储在图像传感器之外的独立图像信号处理器中。

在本申请实施例中，通过软件程序模块集成的程序算法，可以通过软件的方式进行像素单元的逐个分析，在有效保证图像质量的前提下，可以有效的图像传感器的晶体管数量并节省成本。

可选地，所述传感器还包括：接口模块，所述接口模块分别与所述双增益信号缓存与驱动模块和所述像素阵列通信连接；

所述接口模块用于接收所述软件程序模块传输的各像素单元对应的双增益模式选择信号。

在一个可选的实施例中，接口模块具体可以是与独立图像信号处理器进行数据传输的接口。

图2为本申请实施例提供的图像传感器结构示意图之二，如图2所示，包括：像素阵列11，独立图像信号处理器22和双增益信号缓存与驱动模块13和接口模块23。

本申请实施例中，接口模块分别与所述双增益信号缓存与驱动模块和所述像素阵列通信连接，接口模块可以将像素阵列中各个像素单元的图像数据传输给独立图像信号处理器，使得独立图像信号处理器可以根据图像数据分析每个像素单元对应的增益模式，得到转换增益选择表。

然后接口模块还可以接收独立图像信号处理器发送的每列像素单元的双增益模式选择信号。

在本申请实施例中，接口模块可以有效将图像数据发送给独立图像信号处理器进行增益模式分析，并接受独立图像信号处理器发回的各像素单元对应的双增益模式选择信号，能够在有效减少晶体管数量的情况，有效保证图像的质量。

可选地，所述像素阵列还包括：信号读取模块，同一列中的N个所述像素单元通过所述第二连接线与所述信号读取模块连接；

所述信号读取模块用于将各个所述像素单元输出的图像数据进行模数转换后，传输给高动态范围逻辑模块。

可选地，所述像素阵列还包括：行驱动器，同一行的M个所述像素单元通过第三连接线与所述行驱动器连接；

所述行驱动器用于控制各个像素单元的曝光与重置，即在每一帧时间内容，控制各个像素单元以此进行像素重置，像素曝光后，生成各像素单元的图像数据。

在一个可选地实施例中，在每一帧时间内，在各像素单元完成重置和曝光后，会进入读取阶段，此时信号读取模块会读取各像素单元生成的图像数据。

信号读取模块在读取该图像数据后，此时的图像数据往往是模拟信号，并不便于后续直接进行处理，因此可以将其进行模数转换处理，将其转换为数字信号后，在将其传输给高动态范围逻辑模块。

在本申请实施例中，通过将各个所述像素单元输出的图像数据进行模数转换，能够有效保证后续能够有效对图像数据进行有效分析。

图3为本申请实施例提供的传感器架构示意图，如图3所示，包括：像素层31和电路层32；

所述像素层31包括：第一键合区域311和像素阵列11，所述像素阵列11与所述第一键合区域311通信连接；

所述电路层32包括：第二键合区域321、高动态范围逻辑模块12和双增益信号缓存与驱动模块13，所述第二键合区域321分别与高动态范围逻辑模块12和双增益信号缓存与驱动模块13通信连接，所述第一键合区域311与所述第二键合区域321键合连接。

具体地，本申请实施例中，像素层和电路层具体可以是硅片层构成的，像素层具体是像素硅片层，所有的像素单元均设置在像素层上，像素层具体可以采用前照式(Front-Side Illumination，FSI)，也可以采用背照式(Back-Side Illumination，BSI)工艺制造。

本申请实施例中的像素层布置有效像素阵列，在像素阵列的四周可以设置有第一键合区域，用于信号走线，从而实现像素层与电路层的连接。

像素层硅片只放置像素阵列(Pixel Array)，并且像素所有的输入输出信号由底层的电路层硅片提供。两层间信号的连接采用TSV(Trans-Silicon Via，过硅通孔)或者Cu-Cu Hybrid Bonding(铜-铜混合键合)等方式。

高动态范围逻辑模块、双增益信号缓存与驱动模块以及接口模块都可以是设置在电路层中。

在一个可选地实施例中，在高动态范围逻辑模块为软件程序模块的情况下，对应电路层中不会设置有高动态范围逻辑模块。

外部HDR逻辑软件可以通过图像传感器的I/O管脚在端口模块的协调下与列并行DCG模式信号缓存与驱动模块进行信号连接。

在一个可选地实施例中，可以将软件程序模块中存储的程序算法集成到信号读取模块中的图像信号处理模块中。

在本申请实施例中，通过高动态范围逻辑模块可以有效根据每个像素单元输出的像素信号，自动为每个像素单元确定其对应的双增益模式选择信号生成转换增益选择表，并且进一步通过双增益信号缓存与驱动模块从转换增益选择表中逐行读取各个像素单元对应的双增益模式选择信号，从而实现像素级的增益调整，避免了两次曝光导致的部分像素局域过曝或者部分像素欠曝的问题，让阵列中的每个像素在每一帧时间内根据逻辑自行选择运行于双增益模式，从而达到根据场景或者环境实践DCG-HDR功能。本申请的方案无需改变传统像素结构，不改变传统图像处理器读取与信号处理方式，采用列并行控制方法达成对每一个像素的DCG模式选择。

可选地，本申请实施例还提供一种包括上述图像传感器的摄像模组，通过该摄像模组能够在实现DCG-HDR功能的过程中，进行逐像素的调制，有效保证输出图像的成像效果。

可选地，本申请实施例还提供一种电子设备，该电子设备包括上述实施例中的摄像模组，该电子设备可以是终端，也可以为除终端之外的其他设备。示例性的，电子设备可以为手机、平板电脑、笔记本电脑、掌上电脑、车载电子设备、移动上网装置(MobileInternet Device，MID)、增强现实(augmented reality，AR)/虚拟现实(virtual reality，VR)设备、机器人、可穿戴设备、超级移动个人计算机(ultra-mobile personal computer，UMPC)、上网本或者个人数字助理(personal digital assistant，PDA)等，还可以为服务器、网络附属存储器(Network Attached Storage，NAS)、个人计算机(personal computer，PC)、电视机(television，TV)、柜员机或者自助机等，本申请实施例不作具体限定。

本申请实施例中的电子设备可以为具有操作系统的装置。该操作系统可以为安卓(Android)操作系统，可以为iOS操作系统，还可以为其他可能的操作系统，本申请实施例不作具体限定。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。此外，需要指出的是，本申请实施方式中的方法和装置的范围不限按示出或讨论的顺序来执行功能，还可包括根据所涉及的功能按基本同时的方式或按相反的顺序来执行功能，例如，可以按不同于所描述的次序来执行所描述的方法，并且还可以添加、省去、或组合各种步骤。另外，参照某些示例所描述的特征可在其他示例中被组合。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以计算机软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端(可以是手机，计算机，服务器，或者网络设备等)执行本申请各个实施例所述的方法。

上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。

Claims (10)

1.一种图像传感器，其特征在于，包括：像素阵列、高动态范围逻辑模块和双增益信号缓存与驱动模块；

所述像素阵列包括N行像素单元和M列像素单元，同一列中的N个所述像素单元通过第一连接线与所述双增益信号缓存与驱动模块，同一列中的N个所述像素单元通过第二连接线与所述高动态范围逻辑模块连接，M和N均为正整数；

其中，所述高动态范围逻辑模块用于根据所述像素阵列输出的图像数据生成转换增益选择表，所述转换增益选择表中包括各个像素单元对应的双增益模式选择信号；

所述双增益信号缓存与驱动模块用于从所述转换增益选择表中逐行读取各个像素单元对应的双增益模式选择信号，并将所述双增益模式选择信号发送到对应的像素单元。

2.根据权利要求1所述的图像传感器，其特征在于，所述高动态范围逻辑模块，包括：数字比较器；

所述数字比较器用于将所述图像数据中各像素单元对应的像素信号与预设阈值信号进行比较，得到各个所述像素单元对应的数字比较器输出信号；

根据各所述数字比较器输出信号对应的双增益模式选择信号，生成所述转换增益选择表。

3.根据权利要求2所述的图像传感器，其特征在于，所述数字比较器，具体用于：

在所述像素信号大于所述预设阈值信号的情况下，所述像素单元对应的数字比较器输出信号为高电平输出信号，其中，所述高电平输出信号对应的双增益模式选择信号为高增益模式选择信号；

在所述像素信号小于或等于所述预设阈值信号的情况下，所述像素单元对应的数字比较器输出信号为低电平输出信号，其中，所述低电平输出信号对应的双增益模式选择信号为低增益模式选择信号。

4.根据权利要求1所述的图像传感器，其特征在于，所述高动态范围逻辑模块包括：独立图像信号处理器；

所述独立图像信号处理器用于根据存储的程序算法对所述像素阵列输出的图像数据进行逐像素分析，得到各个所述像素单元对应的双增益模式选择信号；

根据各个所述像素单元对应的双增益模式选择信号，生成所述转换增益选择表。

5.根据权利要求4所述的图像传感器，其特征在于，所述传感器还包括：接口模块，所述接口模块分别与所述双增益信号缓存与驱动模块和所述像素阵列通信连接；

所述接口模块用于接收所述独立图像信号处理器传输的各像素单元对应的双增益模式选择信号。

6.根据权利要求1所述的图像传感器，其特征在于，所述像素阵列还包括：信号读取模块，同一列中的N个所述像素单元通过所述第二连接线与所述信号读取模块连接；

所述信号读取模块用于将各个所述像素单元输出的图像数据进行模数转换后，传输给高动态范围逻辑模块。

7.根据权利要求1所述的图像传感器，其特征在于，所述像素阵列还包括：行驱动器，同一行的M个所述像素单元通过第三连接线与所述行驱动器连接；

所述行驱动器用于控制各个像素单元的曝光与重置。

8.一种基于上述权利要求1-7任一项所述图像传感器的传感器架构，其特征在于，包括：像素层和电路层；

所述像素层包括：第一键合区域和像素阵列，所述像素阵列与所述第一键合区域通信连接；

所述电路层包括：第二键合区域、高动态范围逻辑模块和双增益信号缓存与驱动模块，所述第二键合区域分别与高动态范围逻辑模块和双增益信号缓存与驱动模块通信连接，所述第一键合区域与所述第二键合区域键合连接。

9.一种摄像模组，其特征在于，包括如权利要求1-7任一所述的图像传感器。

10.一种电子设备，其特征在于，包括如权利要求9所述的摄像模组。

Images