CN116092936A - 一种绝缘栅高电子迁移率晶体管及其制备方法 - Google Patents

一种绝缘栅高电子迁移率晶体管及其制备方法 Download PDF

Info

Publication number
CN116092936A
CN116092936A CN202310074650.XA CN202310074650A CN116092936A CN 116092936 A CN116092936 A CN 116092936A CN 202310074650 A CN202310074650 A CN 202310074650A CN 116092936 A CN116092936 A CN 116092936A
Authority
CN
China
Prior art keywords
layer
gan
thickness
electron mobility
mobility transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310074650.XA
Other languages
English (en)
Inventor
白俊春
程斌
汪福进
平加峰
贾永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Xingang Semiconductor Co ltd
Original Assignee
Jiangsu Xingang Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Xingang Semiconductor Co ltd filed Critical Jiangsu Xingang Semiconductor Co ltd
Priority to CN202310074650.XA priority Critical patent/CN116092936A/zh
Publication of CN116092936A publication Critical patent/CN116092936A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种绝缘栅高电子迁移率晶体管及其制备方法，所述制备方法包括以下步骤：1、外延材料生长；2、垂直结构实现；3、漏电极制作；4、源电极制作；5、欧姆金属退火；6、介质层沉积；7、栅电极制作；8、完成互联引线的制作。其能够解决目前常规GaN基高电子迁移率晶体管器件阈值电压小于0且耐压能力差的问题。

Description

一种绝缘栅高电子迁移率晶体管及其制备方法
技术领域
本发明属于微电子器件技术领域，涉及一种高电子迁移率晶体管及其制备方法，尤其是一种绝缘栅高电子迁移率晶体管及其制备方法。
背景技术
作为第三代宽禁带半导体代表的GaN具有禁带宽度大，临界击穿电压高，热导率高等显著优势，适于各种高温高压、大功率应用场景。且GaN/AlGaN异质结导带偏移大，由于存在自发极化与压电极化效应，会在界面处产生浓度极高的二维电子气(2DEG)，并且由于载流子与散射中心的分离，电子迁移率也得到提升，使得器件饱和电流得到大幅度提升，导通电阻和开关速度也远远优于传统功率器件。同时，GaN热导率高，保证了器件良好的散热能力，提高了高温高功率环境下的可靠性。由于具有高击穿电压，低导通电阻，高开关速度，低开关损耗等优点，GaN基HEMT(高电子迁移率晶体管)能够承受更高的工作电压，显著提高功率变换过程中的效率，降低能量损耗，在电源管理、风力发电、太阳能电池、电动汽车等电力电子领域有着广泛的应用前景。
此外，由于GaN存在非对称的晶格结构，使得不同晶面的极化性质不同，产生相互垂直的极性面和非极性面，通过合理的规划材料结构可以使得器件在极性面的材料结构方向上产生2DEG，而与其垂直的非极性面材料结构方向上不产生2DEG。
但是，目前GaN基HENT器件存在以下几个缺点：1、由于材料自身的极化特性，在异质结界面存在高浓度的二维电子气，使得在零栅极偏压下器件处于导通状态，即为耗尽型器件(常开)，使得电路设计要比增强型(常关)复杂的多，增加电路设计的难度与成本。2、从安全角度考虑，特别是应用于高压领域的器件，要求器件在未加电压的时候处于关断状态，避免因为器件的意外导通而烧毁整个电路，甚至造成难以预估的危险。3、对应用在高压环境中的器件，要求其最大所能承受的电压应高于本身工作电压2倍甚至3倍，这样才可以保证器件在复杂的应用环境中稳定高效的工作。
鉴于现有技术的上述技术缺陷，需要提供一种新型的高电子迁移率晶体管及其制备方法，以克服上述缺陷。
发明内容
为了克服现有技术的缺陷，本发明提出一种绝缘栅高电子迁移率晶体管及其制备方法，以解决目前常规GaN基高电子迁移率晶体管器件阈值电压小于0且耐压能力差的问题。
为了实现上述目的，本发明提供如下技术方案：
一种绝缘栅高电子迁移率晶体管的制备方法，其特征在于，包括以下步骤：
1)、在自支撑N+-GaN衬底上生长厚度为3-30um的C掺杂GaN层；
2)、在所述C掺杂GaN层上生长厚度为1-3um的N_-GaN渡越层；
3)、通过干法等离子体刻蚀，去除掉部分所述N_-GaN渡越层及位于其下方的所述C掺杂GaN层，以形成两个台阶并在所述两个台阶之间形成凹槽；
4)、通过干法等离子体刻蚀，对所述两个台阶进行刻蚀，去除掉所述台阶的部分所述N_-GaN渡越层及位于其下方的部分所述C掺杂GaN层，以形成阶梯台阶；
5)、整体生长一层厚度为200nm-500nm的GaN沟道层；
6)、在所述GaN沟道层上生长一层Al组分为15-35％、厚度为10-30nm的AlGaN势垒层，以形成AlGaN/GaN结构；
7)、在所述自支撑N+-GaN衬底的背面沉积漏电极；
8)、除去最顶部的所述AlGaN/GaN结构，以露出所述N_-GaN渡越层，从而形成源极窗口；
9)、通过干法等离子体刻蚀，对暴露的所述N_-GaN渡越层的顶部进行刻蚀，以形成源极凹槽；
10)、在所述源极窗口和源极凹槽上沉积源电极；
11)、整体沉积一层介质层；
12)、在位于所述阶梯台阶上方的所述介质层上沉积栅电极；
13)、制作互联引线。
优选地，所述GaN沟道层在垂直方向为极性面、水平方向为非极性面，所述AlGaN势垒层的侧面为极性面c面，从而使得所述AlGaN/GaN结构在垂直方向具有二维电子气。
优选地，所述台阶的长度为10μm-15μm，两个所述台阶之间的间距为20μm-30μm。
优选地，所述阶梯台阶的长度为1μm-3μm或5-8μm。
优选地，所述漏电极和源电极采用Ti层、Al层、Ni层和Au层叠加而成，其中，所述Ti层的厚度为20nm，所述Al层的厚度为160nm，所述Ni层的厚度为55nm，所述Au层的厚度为45nm。
优选地，所述源极凹槽的深度为0.5～0.8μm。
优选地，在完成步骤9)之后，先进行金属退火，然后再进行步骤10)，其中，所述金属退火为在870℃的N2气氛中进行30s的快速热退火。
优选地，所述栅电极采用Ni层和Au层叠加而成，其中，所述Ni层的厚度为45nm，所述Au层的厚度为200nm。
优选地，所述介质层为HfO2介质层或Si3N4介质层，且其厚度为30nm。
此外，本发明还提供一种绝缘栅高电子迁移率晶体管，其特征在于，其采用上述制备方法制备而成。
与现有技术相比，本发明的绝缘栅高电子迁移率晶体管及其制备方法具有如下有益技术效果中的一者或多者：
1、本发明通过实现垂直结构使得器件电流可以垂直流通，使得GaN材料的高击穿特性得到更加充分地体现，同时在单位面积上增大器件有源区从而实现更高的电流密度，相比于横向HEMT，单位面积电流密度更高，适合商业化。
2、本发明利用GaN材料本身互相垂直的极性面与非极性面的差别，使得其侧面为极性面C面，使其在垂直方向通过极化效应产生二维电子气(2DEG)，而上层面为非极性面从而不产生2DEG，这样在水平方向制备的栅极就不会与2DEG直接接触，想要将沟道开启还需要施加更正的栅极电压，实现器件增强型工作。
3、本发明在AlGaN势垒层上生长介质层形成MIS结构(金属一绝缘体一半导体结构)，代替常规的肖特基栅，有效的减小栅极漏电流，提高栅压摆幅，同时对N--GaN渡越层刻蚀形成凹槽栅电极，增大源电极与二维电子气的接触面积，减小源极串联电阻，提升器件功率表现。
4、本发明的结构相比于垂直GaN基MOSFET(金属氧化物半导体场效应管)，通过再生长技术实现AlGaN/GaN异质结构，经过极化作用产生2DEG，使得器件可以利用2DEG导电，相较于体GaN材料，2DEG具有更高的电子迁移率，能够获得更高的输出电流密度，同时器件的高频特性也不会退化。
附图说明
图1是自支撑N+-GaN衬底的结构示意图。
图2是在图1的基础上生长了C掺杂GaN层后的结构示意图。
图3是在图2的基础上生长了N_-GaN渡越层后的结构示意图。
图4是在图3上的基础上形成台阶后的结构示意图。
图5是在图4的基础上形成阶梯台阶后的结构示意图。
图6是在图5的基础上生长了GaN沟道层后的结构示意图。
图7是在图6的基础上生长了AlGaN势垒层后的结构示意图。
图8是在图7的基础上沉积了漏电极后的结构示意图。
图9是在图8的基础上形成源极窗口后的结构示意图。
图10是在图9的基础上形成源极凹槽后的结构示意图。
图11是在图10的基础上沉积了源电极后的结构示意图。
图12是在图11的基础上沉积了介质层后的结构示意图。
图13是在图12的基础上沉积了栅电极后的结构示意图。
具体实施方式
下面结合附图和实施例对本发明进一步说明，实施例的内容不作为对本发明的保护范围的限制。
对于功率器件而言，实现增强型以及提升工作电流是至关重要的。从安全和能耗角度考虑，在断电情况下，不产生额外的漏电是很必要的。所以制备性能优越的增强型器件是极具研究价值的一个研究方向。而将第三代半导体GaN与增强型结合在一起研究更是出于应用角度的一次重大研究。所谓增强型(E-mode)器件(也被称为常关型器件)，即在零偏置的状态下是关断的，不需要像耗尽型器件一样外加负电压使其关断，能大大降低电路的额外功率损耗。增强型AlGaN/GaN HEMT用于低压、高频的领域，对于电源开关应用，常关型特性是保证安全运行和简单的栅驱动配制的必需条件，同时增强型器件的使用也可以简化电路的设计。可见，要实现具有良好特性的GaN功率器件，必须同时满足器件是增强型的而且能够承受较高的电压，就是要实现一种具有高击穿电压的增强型GaN HEMT器件，而且垂直结构能更充分地发挥GaN材料本身的高击穿特性，更有利于实现具有高击穿电压的GaN基器件；同时再结合异质结构产生2DEG，就能获得具有高击穿特性的垂直结构AlGaN/GaN高电子迁移率晶体管；再将极性面和非极性面区分开来，使得器件栅极下方与不产生2DEG的非极性面相接触，实现器件的增强型工作，再加上能提升栅压摆幅降低栅极漏电的MIS栅结构，从而能够实现一种具有高击穿特性的垂直结构AlGaN/GaN增强型绝缘栅高电子迁移率晶体管。
本发明提供一种绝缘栅高电子迁移率晶体管及其制备方法，为了解决目前常规HEMT器件是耗尽型器件且击穿电压较低性的问题，通过引入的垂直结构和AlGaN/GaN异质结构相结合的器件结构，获得一种在具有高击穿电压的同时还可以增强型工作的器件，，再加上能提升栅压摆幅、降低栅极漏电的MIS栅结构，使得其满足在开关电源、电动汽车、电力电子等领域广泛应用的GaN基功率电子器件。
本发明的具有绝缘栅高电子迁移率晶体管的制备方法包括以下步骤：
一、如图1所示，提供自支撑N+-GaN衬底1。
所述自支撑N+-GaN衬底1作为高电子迁移率晶体管的衬底层。优选地，所述自支撑N+-GaN衬底1的厚度为1-2mm。
二、如图2所示，在所述自支撑N+-GaN衬底1上生长厚度为3-30um的C掺杂GaN层2。其中，C的掺杂浓度为5-8×1017/cm3。
由于GaN层是C掺杂的GaN层，引入的C掺杂会在GaN禁带中引入电子陷阱能级或受主能级，使导带电子被电子陷阱俘获或被受主补偿，从而使得所述C掺杂GaN层2为高阻GaN层，进而使得其能够抑制器件的衬底层漏电，提高器件击穿电压。
三、如图3所示，在所述C掺杂GaN层2上生长厚度为1-3um的N_-GaN渡越层3。
四、如图4所示，通过干法等离子体刻蚀，去除掉部分所述N_-GaN渡越层3及位于其下方的所述C掺杂GaN层2，以形成两个台阶a并在所述两个台阶a之间形成凹槽b。
优选地，所述台阶a的长度为10μm-15μm，两个所述台阶a之间的间距，也就是，所述凹槽b的长度为20μm-30μm。
五、如图5所示，通过干法等离子体刻蚀，对所述两个台阶a进行刻蚀，去除掉所述台阶a的部分所述N_-GaN渡越层3及位于其下方的部分所述C掺杂GaN层2，以形成阶梯台阶c。
优选地，所述C掺杂GaN层2的去除部分的厚度为1-2.5um。
更优选地，所述阶梯台阶c的长度为1μm-3μm或5-8μm。
六、如图6所示，整体生长一层厚度为200nm-500nm的GaN沟道层4。
由于GaN材料的极性面和非极性面本身就是互相垂直的，所以当垂直方向为极性面时其水平方向自然就时非极性的，所以可以采用MOCVD去生长高质量的N性GaN外延层，这样其在垂直方向上就会生长出N极性GaN外延层，且其与AlGaN势垒层所形成的二维量子阱具有更低的空穴注入势垒,更好的电子限制能力，同时在水平方向上生长的自然就是非极性的GaN外延层。
因此，在本发明中，使得所述GaN沟道层4在垂直方向为极性面、水平方向为非极性面。
七、如图7所示，在所述GaN沟道层4上生长一层Al组分为15-35％、厚度为10-30nm的AlGaN势垒层5，以形成AlGaN/GaN结构。
在本发明中，所述AlGaN/GaN结构为异质结构。所述AlGaN势垒层5的侧面为极性面c面，从而使得所述AlGaN/GaN结构在垂直方向具有二维电子气d。同时，由于所述GaN沟道层4的水平方向为非极性面，所以没有压电极化作用，因此，在水平方向上不产生2DEG。
八、如图8所示，在所述自支撑N+-GaN衬底1的背面沉积漏电极6。
在本发明中，优选地，所述漏电极6采用Ti层、Al层、Ni层和Au层叠加而成。其中，所述Ti层的厚度为20nm，所述Al层的厚度为160nm，所述Ni层的厚度为55nm，所述Au层的厚度为45nm。
九、如图9所示，除去最顶部的所述AlGaN/GaN结构，以露出所述N_-GaN渡越层3，从而形成源极窗口。
十、如图10所示，通过干法等离子体刻蚀，对暴露的所述N_-GaN渡越层的顶部进行刻蚀，以形成源极凹槽e。
优选地，所述源极凹槽3的深度为0.5～0.8μm。更优选地，所述源极凹槽e的长度为2-8um。
通过设置所述源极凹槽e，并在所述源极凹槽3中形成源电极，增大了源电极与二维电子气的接触面积，减小了源极串联电阻，提升了器件的功率表现。
十一、如图11所示，在所述源极窗口和源极凹槽3上沉积源电极7。
优选地，所述源电极7采用Ti层、Al层、Ni层和Au层叠加而成。其中，所述Ti层的厚度为20nm，所述Al层的厚度为160nm，所述Ni层的厚度为55nm，所述Au层的厚度为45nm。
在本发明中，在沉积了所述源电极7后，进行金属退火。其中，所述金属退火为在870℃的N2气氛中进行30s的快速热退火。通过金属退火处理，能够对欧姆接触金属进行合金，从而完成源电极和漏电极的制作。
十二、如图12所示，整体沉积一层介质层8。
优选地，所述介质层为HfO2介质层或Si3N4介质层，且其厚度为30nm。
十三、如图13所示，在位于所述阶梯台阶c上方的所述介质层8上沉积栅电极9。
优选地，所述栅电极9采用Ni层和Au层叠加而成。其中，所述Ni层的厚度为45nm，所述Au层的厚度为200nm。
在本发明中，通过在AlGaN势垒层上生长所述介质层8，形成了MIS结构(金属一绝缘体一半导体结构)，代替了常规的肖特基栅，有效的减小了栅极漏电流，提高了栅压摆幅。
十四、制作互联引线。
在沉积完所述栅电极9之后，制作互联引线，即完成了整个具有绝缘栅高电子迁移率晶体管的制备。
优选地，所述互联引线采用Ti层和Au层叠加而成。其中，所述Ti层的厚度为20nm，所述Au层的厚度为200nm。
下面以几个具体的实施例来详细说明本发明的绝缘栅高电子迁移率晶体管及其制备方法，以便于本领域技术人员能够根据本发明的描述来实现本发明。
【实施例一】
该实施例的绝缘栅高电子迁移率晶体管的制备方法包括如下步骤：
步骤1.外延材料生长
1.1)在自支撑N+-GaN衬底1上，利用MOCVD工艺，生长3-30μm的高阻C掺杂GaN层2；
1.2)在高阻C掺杂GaN层2上，利用MOCVD工艺，生长1-3μm的N--GaN渡越层3。
步骤2.垂直结构实现
2.1)初步台阶处理
采用甩胶机3500转/min的转速下甩胶，得到光刻胶掩模；再采用NSR1755I7A光刻机进行曝光，形成只保留部分N--GaN渡越层3的窗口掩膜图形；
然后将做好掩模图形的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行刻蚀，除去多余的N--GaN渡越层3和高阻C掺杂GaN层2；
其中，保留的N--GaN渡越层3和高阻C掺杂GaN层2的台阶a的长度为10μm-15μm，同时两个初步台阶之间的间距为20μm-30μm。
2.2)阶梯型台阶处理
以5000转/min的转速在外延材料表面甩正胶，光刻胶型号为AZ6130，得到厚度为2.5μm的光刻胶掩模，再在温度为80℃的高温烘箱中烘10min，然后采用NSR1755I7A光刻机光刻获得栅槽的窗口掩膜图形；
接着，显影完成后，将栅极下方需要刻蚀掉的N--GaN渡越层3开出窗口图形，其余地方用光刻胶充当掩膜保护起来；
然后将做好掩模图形的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行刻蚀，除去栅极下方的N--GaN渡越层3，并且刻蚀掉部分的高阻C掺杂GaN层2；
其中，刻蚀掉N--GaN渡越层3和部分高阻C掺杂GaN层2的阶梯型台阶c的长度为5μm-8μm。
2.3)再生长实现AlGaN/GaN异质结构
首先在刻蚀完形成阶梯型台阶的基片上采用MOCVD工艺生长一层厚度为200nm-500nm的GaN沟道层4；
然后在生长完GaN沟道层4的基片上生长一层Al组分为15％,厚度为30nm的AlGaN势垒层5；
步骤3.漏电极制作
在材料背面进行漏极欧姆金属淀积，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行漏电极制作，漏金属依次选用Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为160nm，Ni厚度为55nm，Au厚度为45nm。
步骤4.源电极制作
4.1)源电极窗口制作
首先采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度为0.8μm；
接着在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，将最顶层要实现源极的AlGaN/GaN的异质结构暴露出来，其余地方保护起来；
最后将做好掩模图形的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行刻蚀，除去光刻后暴露在外的AlGaN/GaN的异质结构，形成源电极窗口；
4.2)源电极凹槽制作
首先采用甩胶机在基片正面以5000转/min的转速下甩胶，得到光刻胶掩模厚度为0.8μm；
接着在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，将最顶层要进行刻槽的N--GaN渡越层3暴露出来，其余地方保护起来；
最后将做好掩模图形的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行刻蚀，刻蚀掉0.5～0.8μm暴露在外的N--GaN渡越层3，形成凹槽结构。
4.3)源电极淀积
首先，在制备完具有漏极的源极窗口的AlGaN/GaN异质结构的阶梯型台阶的垂直结构基片正面采用甩胶机在5000转/min的转速下甩光刻胶，得到光刻胶掩模厚度0.8μm；
接着，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成源区域掩模图形；
然后，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行源漏电极制作，源金属依次选用Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为160nm，Ni厚度为55nm，Au厚度为45nm；源极欧姆接触金属蒸发完成后进行金属剥离，得到完整的源电极。
步骤5.欧姆金属退火
用RTP500快速热退火炉，在870℃的N2气氛中进行30s的快速热退火，对欧姆接触金属进行合金，完成源、漏电极的制作。
步骤6.介质层淀积
6.1)利用等离子体增强原子层沉积(PEALD)工艺在基片上淀积30nm的HfO2介质层
6.2)采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度为0.8μm；
接着，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成栅区域掩模图形；
接着，显影完成后，将源极上方需要刻蚀掉的介质层开出窗口图形，其余地方用光刻胶充当掩膜保护起来；
然后将做好掩模图形的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行刻蚀，除去源极金属上方的介质层，露出源极金属层。
步骤7.栅电极制作
首先，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度为0.8μm；
接着，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成栅区域掩模图形；
最后，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行栅金属的蒸发，栅金属依次选用Ni/Au，其中Ni厚度为45nm，Au厚度为200nm；蒸发完成后进行金属剥离，得到完整的栅电极。
步骤8.完成互联引线的制作。
先采用甩胶机在5000转/min的转速下甩正胶；再采用NSR1755I7A光刻机进行曝光，形成电极引线掩模图形；接着采用Ohmiker-50电子束蒸发台以0.3nm/s的蒸发速率对制作好掩模的基片进行引线电极金属蒸发，金属选用Ti厚度为20nm，Au厚度为200nm；最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。
【实施例二】
该实施例的绝缘栅高电子迁移率晶体管的制备方法包括如下步骤：
步骤1.外延材料生长
1.1)在自支撑N+-GaN衬底1上，利用MOCVD工艺，生长3-30μm的高阻C掺杂GaN层2；
1.2)在高阻C掺杂GaN层2，利用MOCVD工艺，生长1-3μm的N--GaN渡越层3。
步骤2.垂直结构实现
2.1)初步台阶处理
采用甩胶机3500转/min的转速下甩胶，得到光刻胶掩模；再采用NSR1755I7A光刻机进行曝光，形成只保留部分N--GaN渡越层3的窗口掩膜图形；
然后将做好掩模图形的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行刻蚀，除去多余的N--GaN渡越层3和高阻C掺杂GaN层2；
其中，保留的N--GaN渡越层3和高阻C掺杂GaN层的台阶a长度为10μm-15μm，同时两个初步台阶之间的间距为20μm-30μm。
2.2)阶梯型台阶处理
以5000转/min的转速在外延材料表面甩正胶，光刻胶型号为AZ6130，得到厚度为2.5μm的光刻胶掩模，再在温度为80℃的高温烘箱中烘10min，然后采用NSR1755I7A光刻机光刻获得栅槽的窗口掩膜图形；
接着，显影完成后，将栅极下方需要刻蚀掉的N--GaN渡越层3开出窗口图形，其余地方用光刻胶充当掩膜保护起来；
然后将做好掩模图形的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行刻蚀，除去栅极下方的N--GaN渡越层3，并且刻蚀掉部分的高阻C掺杂的GaN层2；
其中，刻蚀掉N--GaN渡越层3和部分高阻C掺杂的GaN层2的阶梯型台阶c的长度为5μm-8μm。
2.3)再生长实现AlGaN/GaN异质结构
首先在刻蚀完形成阶梯型台阶的基片上采用MOCVD工艺生长一层厚度为200nm-500nm的GaN沟道层4；
然后在生长完GaN沟道层4的基片上生长一层Al组分为15％,厚度为30nm的AlGaN势垒层5。
步骤3.漏电极制作
在材料背面进行漏极欧姆金属淀积，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行漏电极制作，漏金属依次选用Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为160nm，Ni厚度为55nm，Au厚度为45nm。
步骤4.源电极制作
4.1)源电极窗口制作
首先采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度为0.8μm；
接着在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，将最顶层要实现源极的AlGaN/GaN的异质结构暴露出来，其余地方保护起来；
最后将做好掩模图形的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行刻蚀，除去光刻后暴露在外的AlGaN/GaN的异质结构，形成源电极窗口；
4.2)源电极凹槽制作
首先采用甩胶机在基片正面以5000转/min的转速下甩胶，得到光刻胶掩模厚度为0.8μm；
接着在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，将最顶层要进行刻槽的N--GaN渡越层3暴露出来，其余地方保护起来；
最后将做好掩模图形的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行刻蚀，刻蚀掉0.5～0.8μm暴露在外的N--GaN渡越层3，形成凹槽结构。
4.3)源电极淀积
首先，在制备完具有漏极的源极窗口的AlGaN/GaN异质结构的阶梯型台阶的垂直结构基片正面采用甩胶机在5000转/min的转速下甩光刻胶，得到光刻胶掩模厚度0.8μm；
接着，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成源区域掩模图形；
然后，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行源漏电极制作，源金属依次选用Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为160nm，Ni厚度为55nm，Au厚度为45nm；源极欧姆接触金属蒸发完成后进行金属剥离，得到完整的源电极。
步骤5.欧姆金属退火
用RTP500快速热退火炉，在870℃的N2气氛中进行30s的快速热退火，对欧姆接触金属进行合金，完成源、漏电极的制作。
步骤6.介质层淀积
6.1)采用MOCVD工艺在基片上淀积30nm的Al2O3介质层8；
6.2)采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度为0.8μm；
接着，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成栅区域掩模图形；
接着，显影完成后，将源极上方需要刻蚀掉的介质层开出窗口图形，其余地方用光刻胶充当掩膜保护起来；
然后将做好掩模图形的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行刻蚀，除去源极金属上方的介质层，露出源极金属层，
步骤7.栅电极制作
首先，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度为0.8μm；
接着，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成栅区域掩模图形；
最后，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行栅金属的蒸发，栅金属依次选用Ni/Au，其中Ni厚度为45nm，Au厚度为200nm；蒸发完成后进行金属剥离，得到完整的栅电极。
步骤8.完成互联引线的制作。
先采用甩胶机在5000转/min的转速下甩正胶；再采用NSR1755I7A光刻机进行曝光，形成电极引线掩模图形；接着采用Ohmiker-50电子束蒸发台以0.3nm/s的蒸发速率对制作好掩模的基片进行引线电极金属蒸发，金属选用Ti厚度为20nm，Au厚度为200nm；最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。
【实施例三】
该实施例的具有垂直AlGaN/GaN结构的高电子迁移率晶体管的制备方法包括如下步骤：
步骤1.外延材料生长
1.1)在自支撑N+-GaN衬底1上，利用MOCVD工艺，生长3-30μm的高阻C掺杂GaN层2；
1.2)在高阻C掺杂GaN层2上，利用MOCVD工艺，生长1-3μm的N--GaN渡越层3。
步骤2.垂直结构实现
2.1)初步台阶处理
采用甩胶机3500转/min的转速下甩胶，得到光刻胶掩模；再采用NSR1755I7A光刻机进行曝光，形成只保留部分N--GaN渡越层3的窗口掩膜图形；
然后将做好掩模图形的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行刻蚀，除去多余的N--GaN渡越层3和高阻C掺杂GaN C层2；
其中，保留的N--GaN渡越层3和高阻C掺杂GaN层2的台阶a长度为10μm-15μm，同时两个初步台阶之间的间距为20μm-30μm。
2.2)阶梯型台阶处理
以5000转/min的转速在外延材料表面甩正胶，光刻胶型号为AZ6130，得到厚度为2.5μm的光刻胶掩模，再在温度为80℃的高温烘箱中烘10min，然后采用NSR1755I7A光刻机光刻获得栅槽的窗口掩膜图形；
接着，显影完成后，将栅极下方需要刻蚀掉的N--GaN渡越层3开出窗口图形，其余地方用光刻胶充当掩膜保护起来；
然后将做好掩模图形的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行刻蚀，除去栅极下方的N--GaN渡越层3，并且刻蚀掉部分的高阻C掺杂GaN层2；
其中，刻蚀掉N--GaN渡越层3和部分高阻C掺杂GaN层的阶梯型台阶c的长度为5μm-8μm。
2.3)再生长实现AlGaN/GaN异质结构
首先在刻蚀完形成阶梯型台阶的基片上采用MOCVD工艺生长一层厚度为200nm-500nm的GaN沟道层4；
然后在生长完GaN沟道层的基片上生长一层Al组分为15％,厚度为30nm的AlGaN势垒层5。
步骤3.漏电极6制作
在材料背面进行漏极欧姆金属淀积，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行漏电极制作，漏金属依次选用Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为160nm，Ni厚度为55nm，Au厚度为45nm。
步骤4.源电极7制作
4.1)源电极窗口制作
首先采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度为0.8μm；
接着在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，将最顶层要实现源极的AlGaN/GaN的异质结构暴露出来，其余地方保护起来；
最后将做好掩模图形的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行刻蚀，除去光刻后暴露在外的AlGaN/GaN的异质结构，形成源电极窗口；
4.2)源电极凹槽e制作
首先采用甩胶机在基片正面以5000转/min的转速下甩胶，得到光刻胶掩模厚度为0.8μm；
接着在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，将最顶层要进行刻槽的N--GaN渡越层3暴露出来，其余地方保护起来；
最后将做好掩模图形的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行刻蚀，刻蚀掉0.5～0.8μm暴露在外的N--GaN渡越层3，形成凹槽结构。
4.3)源电极淀积
首先，在制备完具有漏极的源极窗口的AlGaN/GaN异质结构的阶梯型台阶的垂直结构基片正面采用甩胶机在5000转/min的转速下甩光刻胶，得到光刻胶掩模厚度0.8μm；
接着，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成源区域掩模图形；
然后，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行源漏电极制作，源金属依次选用Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为160nm，Ni厚度为55nm，Au厚度为45nm；源极欧姆接触金属蒸发完成后进行金属剥离，得到完整的源电极。
步骤5.欧姆金属退火
用RTP500快速热退火炉，在870℃的N2气氛中进行30s的快速热退火，对欧姆接触金属进行合金，完成源、漏电极的制作。
步骤6.介质层淀积
6.1)采用MOCVD工艺在基片上淀积30nm的Si3N4介质层8；
6.2)采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度为0.8μm；
接着，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成栅区域掩模图形；
接着，显影完成后，将源极上方需要刻蚀掉的介质层开出窗口图形，其余地方用光刻胶充当掩膜保护起来；
然后将做好掩模图形的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行刻蚀，除去源极金属上方的介质层，露出源极金属层。
步骤7.栅电极9制作
首先，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度为0.8μm；
接着，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成栅区域掩模图形；
最后，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行栅金属的蒸发，栅金属依次选用Ni/Au，其中Ni厚度为45nm，Au厚度为200nm；蒸发完成后进行金属剥离，得到完整的栅电极。
步骤8.完成互联引线的制作。
先采用甩胶机在5000转/min的转速下甩正胶；再采用NSR1755I7A光刻机进行曝光，形成电极引线掩模图形；接着采用Ohmiker-50电子束蒸发台以0.3nm/s的蒸发速率对制作好掩模的基片进行引线电极金属蒸发，金属选用Ti厚度为20nm，Au厚度为200nm；最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。
本发明的绝缘栅高电子迁移率晶体管及其制备方法能够解决目前常规GaN基HEMT器件阈值电压小于0且耐压能力差的问题。
最后应当说明的是，以上实施例仅用以说明本发明的技术方案，而非对本发明保护范围的限制。本领域的技术人员，依据本发明的思想，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的实质和范围。

Claims (10)

1.一种绝缘栅高电子迁移率晶体管的制备方法，其特征在于，包括以下步骤：
1)、在自支撑N+-GaN衬底(1)上生长厚度为3-30um的C掺杂GaN层(2)；
2)、在所述C掺杂GaN层(2)上生长厚度为1-3um的N_-GaN渡越层(3)；
3)、通过干法等离子体刻蚀，去除掉部分所述N_-GaN渡越层(3)及位于其下方的所述C掺杂GaN层(2)，以形成两个台阶(a)并在所述两个台阶(a)之间形成凹槽(b)；
4)、通过干法等离子体刻蚀，对所述两个台阶(a)进行刻蚀，去除掉所述台阶(a)的部分所述N_-GaN渡越层(3)及位于其下方的部分所述C掺杂GaN层(2)，以形成阶梯台阶(c)；
5)、整体生长一层厚度为200nm-500nm的GaN沟道层(4)；
6)、在所述GaN沟道层(4)上生长一层Al组分为15-35％、厚度为10-30nm的AlGaN势垒层(5)，以形成AlGaN/GaN结构；
7)、在所述自支撑N+-GaN衬底(1)的背面沉积漏电极(6)；
8)、除去最顶部的所述AlGaN/GaN结构，以露出所述N_-GaN渡越层(3)，从而形成源极窗口；
9)、通过干法等离子体刻蚀，对暴露的所述N_-GaN渡越层(3)的顶部进行刻蚀，以形成源极凹槽(e)；
10)、在所述源极窗口和源极凹槽(e)上沉积源电极(7)；
11)、整体沉积一层介质层(8)；
12)、在位于所述阶梯台阶(c)上方的所述介质层(8)上沉积栅电极(9)；
13)、制作互联引线。
2.根据权利要1所述的绝缘栅高电子迁移率晶体管的制备方法，其特征在于，所述GaN沟道层(4)在垂直方向为极性面、水平方向为非极性面，所述AlGaN势垒层(5)的侧面为极性面c面，从而使得所述AlGaN/GaN结构在垂直方向具有二维电子气(d)。
3.根据权利要1所述的绝缘栅高电子迁移率晶体管的制备方法，其特征在于，所述台阶(a)的长度为10μm-15μm，两个所述台阶(a)之间的间距为20μm-30μm。
4.根据权利要1所述的绝缘栅高电子迁移率晶体管的制备方法，其特征在于，所述阶梯台阶(c)的长度为1μm-3μm或5-8μm。
5.根据权利要1所述的绝缘栅高电子迁移率晶体管的制备方法，其特征在于，所述源极凹槽(e)的深度为0.5～0.8μm。
6.根据权利要1所述的绝缘栅高电子迁移率晶体管的制备方法，其特征在于，所述漏电极(6)和源电极(7)均采用Ti层、Al层、Ni层和Au层叠加而成，其中，所述Ti层的厚度为20nm，所述Al层的厚度为160nm，所述Ni层的厚度为55nm，所述Au层的厚度为45nm。
7.根据权利要1所述的绝缘栅高电子迁移率晶体管的制备方法，其特征在于，在完成步骤10)之后，先进行金属退火，然后再进行步骤11)，其中，所述金属退火为在870℃的N2气氛中进行30s的快速热退火。
8.根据权利要1所述的绝缘栅高电子迁移率晶体管的制备方法，其特征在于，所述栅电极(8)采用Ni层和Au层叠加而成，其中，所述Ni层的厚度为45nm，所述Au层的厚度为200nm。
9.根据权利要1所述的绝缘栅高电子迁移率晶体管的制备方法，其特征在于，所述介质层为HfO2介质层或Si3N4介质层，且其厚度为30nm。
10.一种绝缘栅高电子迁移率晶体管，其特征在于，其采用权利要求1-9中任一项所述的制备方法制备而成。
CN202310074650.XA 2023-02-07 2023-02-07 一种绝缘栅高电子迁移率晶体管及其制备方法 Pending CN116092936A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310074650.XA CN116092936A (zh) 2023-02-07 2023-02-07 一种绝缘栅高电子迁移率晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310074650.XA CN116092936A (zh) 2023-02-07 2023-02-07 一种绝缘栅高电子迁移率晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN116092936A true CN116092936A (zh) 2023-05-09

Family

ID=86206041

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310074650.XA Pending CN116092936A (zh) 2023-02-07 2023-02-07 一种绝缘栅高电子迁移率晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN116092936A (zh)

Similar Documents

Publication Publication Date Title
CN102386223B (zh) GaN高阈值电压增强型MOSHFET器件及制备方法
CN108962977B (zh) 一种集成SBD的碳化硅沟槽型MOSFETs及其制备方法
CN109004017B (zh) 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法
KR20070001095A (ko) ＧａＮ계 반도체장치
US20210234030A1 (en) Heterojunction semiconductor device having high blocking capability
CN105336789A (zh) 一种高质量MIS结构的GaN基场效应晶体管及其制备方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN113013242A (zh) 基于n-GaN栅的p沟道GaN基异质结场效应晶体管
WO2019242100A1 (zh) 氧化镓垂直结构半导体电子器件及其制作方法
CN109950323B (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN116504805A (zh) 具有垂直AlGaN/GaN结构的高电子迁移率晶体管及其制备方法
CN210897283U (zh) 一种半导体器件
CN205564759U (zh) 一种新型增强型iii-v异质结场效应晶体管
CN111509042A (zh) 一种MIS结构GaN高电子迁移率晶体管及其制备方法
CN117457710A (zh) 基于p型Ga2O3的肖特基二极管及制备方法
CN117096177A (zh) 一种凹栅增强型氧化镓晶体管及其制备方法
WO2019242101A1 (zh) 氧化镓垂直结构半导体电子器件及其制作方法
CN105826369A (zh) 一种新型增强型iii-v异质结场效应晶体管
CN115692184A (zh) 基于选择性湿法腐蚀工艺的P-AlGaN栅增强型晶体管及制备方法
CN115458596A (zh) 基于Fin-JFET栅结构HEMT及其制作方法
CN116092936A (zh) 一种绝缘栅高电子迁移率晶体管及其制备方法
CN110676166B (zh) P-GaN帽层的FinFET增强型器件及制作方法
JP2004119820A (ja) 電界効果トランジスタおよびその製造方法
CN113066863A (zh) 一种基于铁电栅介质的增强型hemt器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination