CN116090385A - 一种匹配网络设计方法及其装置 - Google Patents
一种匹配网络设计方法及其装置 Download PDFInfo
- Publication number
- CN116090385A CN116090385A CN202310332656.2A CN202310332656A CN116090385A CN 116090385 A CN116090385 A CN 116090385A CN 202310332656 A CN202310332656 A CN 202310332656A CN 116090385 A CN116090385 A CN 116090385A
- Authority
- CN
- China
- Prior art keywords
- power amplifier
- impedance
- matching network
- branches
- paths
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013461 design Methods 0.000 title claims abstract description 71
- 238000000034 method Methods 0.000 title claims abstract description 44
- 230000003321 amplification Effects 0.000 claims abstract description 47
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 47
- 230000009466 transformation Effects 0.000 claims abstract description 11
- 238000006243 chemical reaction Methods 0.000 claims abstract description 8
- 238000004590 computer program Methods 0.000 claims description 10
- 238000004088 simulation Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 8
- 238000004422 calculation algorithm Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000021615 conjugation Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/337—Design optimisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
Abstract
本发明提供了一种匹配网络设计方法及其装置。匹配网络设计方法包括：基于N路功放支路的拓扑结构求解合路点呈现的负载阻抗；针对N路功放支路的匹配网络的任意值，计算出N路功放支路在合路点所呈现的输出阻抗以及合路点的负载阻抗，以及计算出N路功放支路的输出阻抗与合路点的负载阻抗于合路点的反射系数；将最小反射系数所对应的N路功放支路的匹配网络参数值作为N路功放支路的匹配网络的设计值；以及将最小反射系数所对应的负载阻抗通过诺顿变换转换至标准负载，转换参数作为合路支路的匹配网络的设计值。从而实现了设计出的支路匹配网络和合路匹配网络能够实现多个支路功放的最佳负载且实现整体系统的最大功率输出匹配。
Description
技术领域
本发明涉及电路设计领域，尤其涉及一种适用于多合一电路的匹配网络设计方法及其装置。
背景技术
通过合路来获得更高功率的输出是功放器件的常用方案。多路功放合路设计有几个关注点，其一是为每个管子提供最佳负载Zopt以保证最大功率输出；其二是多合一电路实现良好匹配，以保证最大功率传输；其三是将功放输出低阻转成标准50欧姆（多管并联的输出阻抗常常只有几欧姆，而器件界面一般为50欧姆），较高的阻抗变换比会导致带宽小且损耗较大的问题。此外，在设计前端就考虑到选择的电容、电感、走线和金丝等匹配元件在射频微波频段的寄生因素，一般难以简单找到最优解，电路实现难度较大。
主流合路方案是基于最简设计提供合路架构，将电源、信号走线尽可能走宽，电路结构尽可能简化以减少损耗，然后使用软件进行优化，尽可能将呈现给管子的阻抗逼近最佳负载点又兼顾输出端的回波损耗。但这种方法使得设计者对合路前后的匹配网络是否是满足最佳负载Zopt、是否已是最佳合路匹配以及最好的阻抗变换比缺乏理解，软件负责按照设定的算法和目标给出最优解，但设计师给定的初始解设定是否已经是最优架构是存在不确定性的。
为解决多合一电路的各个分支支路合路到合路支路的负载匹配问题，本发明基于一套假设的通用架构实现穷尽扫描评估，进而实现基于优化目标的最优负载匹配。
发明内容
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。
为了克服上述缺陷，本发明旨在提供一种匹配网络设计方法以实现多合一网络的匹配网络的设计，适用于N路功放支路合并为一路合路支路的电路结构，N为自然数，匹配网络设计方法包括：基于N路功放支路的拓扑结构求解合路点呈现的负载阻抗，该负载阻抗以该N路功放支路的匹配网络表示；针对该N路功放支路的匹配网络的任意值，计算出N路功放支路在合路点所呈现的输出阻抗以及合路点的负载阻抗；针对N路功放支路的匹配网络的任意值，计算出N路功放支路的输出阻抗与合路点的负载阻抗于合路点的反射系数；将最小反射系数所对应的N路功放支路的匹配网络参数值作为N路功放支路的匹配网络的设计值；以及将该最小反射系数所对应的负载阻抗通过诺顿变换转换至标准负载，转换参数作为合路支路的匹配网络的设计值。
一实施例中，基于N路功放支路的拓扑结构求解合路点呈现的负载阻抗包括：针对每一功放支路，以其余N-1路功放支路与合路支路构成的并联负载与自身的匹配网络串联，作为该功放支路上的功放管的负载；以及以每一功放支路上的功放的负载达到最佳负载为目标，求解合路点应呈现的负载阻抗。
一实施例中，匹配网络设计方法还包括：搭建每一路功放支路的匹配网络，第i路功放支路的匹配网络包括串联阻抗jAi，并联阻抗jBi，。
对应地，针对每一功放支路采用先连接串联阻抗再连接并联阻抗的电路结构，利用计算出合路点的负载阻抗，其中，Zopti为第i路功放支路的最佳负载，为合路支路在合路点的负载阻抗，Zoutl为第l路功放支路上的功放管的输出阻抗，k和l为正整数，，；利用计算出N路功放支路在合路点呈现的输出阻抗。
对应地，针对每一功放支路采用先连接并联阻抗再连接串联阻抗的电路结构，利用计算出合路点的负载阻抗，其中，Zopti为第i路功放支路的最佳负载，为合路支路在合路点的负载阻抗，l为正整数，；利用计算出N路功放支路在合路点呈现的输出阻抗，Zouti为第i路功放支路上的功放管的输出阻抗。
在一实施例中，N路功放支路的匹配网络相同，每一功放支路的匹配网络包括串联阻抗jA，并联阻抗jB。
对应地，针对每一功放支路采用先连接串联阻抗再连接并联阻抗的电路结构，利用计算出合路点的负载阻抗，其中，Zopt为每一路功放支路的最佳负载，为合路点的负载阻抗，Zout为每一路功放支路上的功放管的输出阻抗；利用计算出N路功放支路在合路点呈现的输出阻抗，其中Zs为N路功放支路在合路点呈现的输出阻抗。
对应地，针对每一功放支路采用先连接并联阻抗再连接串联阻抗的电路结构，利用计算出合路点的负载阻抗，其中，Zopt为每一路功放支路的最佳负载，为合路点的负载阻抗，Zout为每一路功放支路上的功放管的输出阻抗；利用计算出N路功放支路在合路点呈现的输出阻抗，其中Zs为N路功放支路在合路点呈现的输出阻抗。
在前述任一实施例中，匹配网络设计方法还包括：对N路功放支路上的功放管分别进行Load-pull仿真以获取对应支路的功放管的最佳负载Zopt及输出阻抗Zout。
在前述任一实施例中，匹配电路设计方法还包括：设置每一路功放支路的匹配网络的串联阻抗和并联阻抗的赋值区间和赋值步进，利用EXCEL罗列出N路功放支路的串联阻抗和并联阻抗的赋值组合。
对应地，针对N路功放支路的匹配网络的任意值，计算出N路功放支路在合路点所呈现的输出阻抗以及合路支路的负载阻抗包括：针对N路功放支路的每一赋值组合，计算出N路功放支路在合路点所呈现的输出阻抗以及该合路支路的负载阻抗。
对应地，针对N路功放支路的匹配网络的任意值，计算出N路功放支路在合路点的输出阻抗与合路点的负载阻抗的反射系数包括：针对N路功放支路的每一赋值组合，计算出N路功放支路在合路点的输出阻抗与合路点的负载阻抗的反射系数。
对应地，将最小反射系数所对应的N路功放支路的匹配网络值作为N路功放支路的匹配网络的设计值包括：将所有赋值组合中反射系数最小的赋值组合所对应的N路功放支路的串联阻抗和并联阻抗的赋值分别作为对应功放支路的串联阻抗和并联阻抗的设计值。
在前述任一实施例中，针对N路功放支路的匹配网络的任意值，计算出N路功放支路在合路点的输出阻抗与合路点的负载阻抗的反射系数包括：利用计算出合路点的输出阻抗与合路点负载阻抗的反射系数，其中，Zs为N路功放支路并联后在合路点呈现的输出阻抗，Zl为合路点的负载阻抗。
根据本发明的又一个方面，还提供了一种计算机存储介质，用于存储计算机程序，该计算机程序被执行时实现如前述任一实施例的匹配网络设计方法。
根据本发明的另一个方面，还提供了一种匹配网络设计装置。适用于N路功放支路合并为一路合路支路的电路结构，N为自然数。在一实施例中，匹配网络设计装置包括存储器和处理器。处理器被配置成：基于N路功放支路的拓扑结构求解合路点呈现的负载阻抗，该负载阻抗以N路功放支路的匹配网络表示；针对N路功放支路的匹配网络的任意值，计算出N路功放支路在合路点所呈现的输出阻抗以及合路点的负载阻抗；针对N路功放支路的匹配网络的任意值，计算出N路功放支路的输出阻抗与合路点的负载阻抗于合路点的反射系数；将最小反射系数所对应的N路功放支路的匹配网络参数值作为N路功放支路的匹配网络的设计值；以及将该最小反射系数所对应的负载阻抗通过诺顿变换转换至标准负载，转换参数作为合路支路的匹配网络的设计值。
一实施例中，处理器进一步被配置成：针对每一功放支路，以其余N-1路功放支路与合路支路构成的并联负载与自身的匹配网络串联，作为该功放支路上的功放管的负载；以及以每一功放支路上的功放的负载达到最佳负载为目标，求解合路点应呈现的负载阻抗。
一实施例中，处理器还被配置成：搭建每一路功放支路的匹配网络，第i路功放支路的匹配网络包括串联阻抗jAi，并联阻抗jBi，。
对应地，针对每一功放支路采用先连接串联阻抗再连接并联阻抗的电路结构，处理器进一步被配置成：利用计算出合路点的负载阻抗，其中，Zopti为第i路功放支路的最佳负载，为合路支路在合路点的负载阻抗，Zoutl为第l路功放支路上的功放管的输出阻抗，k和l为正整数，，；利用计算出N路功放支路在合路点呈现的输出阻抗，其中Zs为所述N路功放支路在合路点呈现的输出阻抗，Zouti为第i路功放支路上的功放管的输出阻抗。
对应地，针对每一功放支路采用先连接并联阻抗再连接串联阻抗的电路结构，处理器进一步被配置成：利用计算出合路点的负载阻抗，其中，Zopti为第i路功放支路的最佳负载，为合路支路在合路点的负载阻抗，Zoutl为第l路功放支路上的功放管的输出阻抗，k和l为正整数，，；利用计算出N路功放支路在合路点呈现的输出阻抗，其中Zs为所述N路功放支路在合路点呈现的输出阻抗，Zouti为第i路功放支路上的功放管的输出阻抗。
在一具体实施例中，处理器还被配置成：假设N路功放支路的匹配网络相同，搭建N路功放支路的匹配网络，每一功放支路的匹配网络包括串联阻抗jA，并联阻抗jB。
对应地，针对每一功放支路采用先连接串联阻抗再连接并联阻抗的电路结构，处理器进一步被配置成：利用计算出合路点的负载阻抗，其中，Zopt为每一路功放支路的最佳负载，为合路点的负载阻抗，Zout为每一路功放支路上的功放管的输出阻抗；利用计算出N路功放支路在合路点呈现的输出阻抗，其中Zs为N路功放支路在合路点呈现的输出阻抗。
对应地，针对每一功放支路采用先连接并联阻抗再连接串联阻抗的电路结构，处理器进一步被配置成：利用计算出合路点的负载阻抗，其中，Zopt为每一路功放支路的最佳负载，为合路点的负载阻抗，Zout为每一路功放支路上的功放管的输出阻抗；利用计算出N路功放支路在合路点呈现的输出阻抗，其中Zs为N路功放支路在合路点呈现的输出阻抗。
在前述任一实施例中，处理器还被配置成：对N路功放支路上的功放管分别进行Load-pull仿真以获取对应支路的功放管的最佳负载Zopt及输出阻抗Zout。
在前述任一实施例中，处理器还被配置成：设置每一路功放支路的匹配网络的串联阻抗和并联阻抗的赋值区间和赋值步进，利用EXCEL罗列出N路功放支路的串联阻抗和并联阻抗的赋值组合。
对应地，处理器进一步被配置成：针对N路功放支路的每一赋值组合，计算出N路功放支路在合路点所呈现的输出阻抗以及合路支路的负载阻抗。
对应地，处理器进一步被配置成：针对N路功放支路的每一赋值组合，计算出N路功放支路在合路点的输出阻抗与合路点的负载阻抗的反射系数。
对应地，处理器进一步被配置成：将所有赋值组合中反射系数最小的赋值组合所对应的N路功放支路的串联阻抗和并联阻抗的赋值分别作为对应功放支路的串联阻抗和并联阻抗的设计值。
在前述任一实施例中，处理器进一步被配置成：利用计算出合路点的输出阻抗与合路点负载阻抗的反射系数，其中，Zs为N路功放支路并联后在合路点呈现的输出阻抗，Zl为合路点的负载阻抗。
本发明通过对匹配网络的架构设计和参数定义，构造出了一种可实现任意阻抗匹配的匹配网络；通过对网络架构进行分析，建立了对于匹配网络的约束条件；通过构建复阻抗的反射系数的定义，确立匹配网络的收敛条件；并利用扫参方法可实现对匹配网络的多个参数之间的穷尽式扫描，从而确定出匹配网络和合路支路的最优设计。
附图说明
在结合以下附图阅读本公开的实施例的详细描述之后，更能够更好地理解本发明的上述特征和优点。
图1是根据本发明的一个方面绘示的一实施例中的多合一网络的架构示意框图；
图2是根据本发明的一个方面绘示的一实施例中的匹配负载设计方法的流程示意图；
图3是根据本发明的一个方面绘示的一实施例中的多合一网络的电路架构示意图；
图4是根据本发明的一个方面绘示的另一实施例中的多合一网络的电路架构示意图；
图5是根据本发明的一个方面绘示的又一实施例中的多合一网络的电路架构示意图；
图6是根据本发明的一个方面绘示的再一实施例中的多合一网络的电路架构示意图；
图7是根据本发明的另一个方面绘示的一实施例中的匹配负载设计装置的模块框图。
具体实施方式
给出以下描述以使得本领域技术人员能够实施和使用本发明并将其结合到具体应用背景中。各种变型、以及在不同应用中的各种使用对于本领域技术人员将是容易显见的，并且本文定义的一般性原理可适用于较宽范围的实施例。由此，本发明并不限于本文中给出的实施例，而是应被授予与本文中公开的原理和新颖性特征相一致的最广义的范围。
请读者注意与本说明书同时提交的且对公众查阅本说明书开放的所有文件及文献，且所有这样的文件及文献的内容以参考方式并入本文。除非另有直接说明，否则本说明书(包含任何所附权利要求、摘要和附图)中所揭示的所有特征皆可由用于达到相同、等效或类似目的的可替代特征来替换。因此，除非另有明确说明，否则所公开的每一个特征仅是一组等效或类似特征的一个示例。
注意，在使用到的情况下，进一步地、较优地、更进一步地和更优地是在前述实施例基础上进行另一实施例阐述的简单起头，该进一步地、较优地、更进一步地或更优地后带的内容与前述实施例的结合作为另一实施例的完整构成。在同一实施例后带的若干个进一步地、较优地、更进一步地或更优地设置之间可任意组合的组成又一实施例。
以下结合附图和具体实施例对本发明作详细描述。注意，以下结合附图和具体实施例描述的诸方面仅是示例性的，而不应被理解为对本发明的保护范围进行任何限制。
根据本发明的一个方面，提供了一种匹配网络设计方法，适用于N路功放支路合并为一路合路支路的电路结构，其中，N为自然数。
图1示出了N路功放支路合并为一路合路支路的电路结构示意图。如图1所示，第i路功放支路（）上包括功放管AMP_i和第i路匹配网络，N路功放支路合并于合路点C，合路支路上设置有合路匹配网络。每一路功放支路上，功放管的输出阻抗经匹配网络到合路点C形成对应支路的输出阻抗，N路功放支路的输出阻抗并联后在合路点C形成输出阻抗Zs；合路支路上，标准负载Z0反向经合路匹配网络后在合路点C形成负载阻抗，即负载阻抗经合路匹配网络匹配到标准负载Z0。
本发明该的匹配网络设计方法用于实现N路功放支路上的匹配网络和合路匹配网络的设计。
图2示出了一实施例中的匹配网络设计方法的流程示意图。如图2所示，匹配网络设计方法包括步骤S210-S250。
其中，步骤S210为：基于N路功放支路的拓扑结构求解合路点呈现的负载阻抗，其中，负载阻抗以N路功放支路的匹配网络表示。
每一路功放支路的拓扑结构包括功放管和匹配网络。图3和图5示出了匹配网络的通用架构，第i路匹配网络（）包括串联阻抗jAi和并联阻抗jBi，其中，A和B是待确定的匹配网络的参数。通过一串联的复阻抗和一并联的复阻抗，匹配网络可将功放管的输出阻抗匹配至任意阻抗点，因此该通用架构足以满足所需。
可以理解，虽然图3和图5分别绘示出了先串后并和先并后串的通用架构，但本领域的技术人员也可以绘示成T 型、π型或其他结构。不同架构的匹配网络的整体参数实际上的相同的，因此相互之间实际上可以通过诺顿变换来实现转换，因此虽然本发明以先串后并结构和先并后串结构作为示例用以对匹配网络参数的计算进行示意性说明，但并不限定匹配网络的实际电路架构。本领域的技术人员可参考本发明的示例架构来计算匹配网络的设计参数，再通过诺顿变换或合适的手段将计算出的参数转换为其他架构的参数，或者根据本发明的发明构思，采用其他匹配网络架构来进行计算，该些基于不同架构的匹配网络的设计方法均属于本发明的发明构思之内，涵盖于本发明的保护范围之内。
如图3或图5所示，任一功放管AMP_i的输出阻抗为Zouti，最佳负载为Zopti，匹配网络的串联阻抗为jAi，匹配网络的并联阻抗为jBi，N路功放支路在合路点C呈现的输出阻抗（从合路点看向功放管侧的源阻抗）为Zs，合路点C呈现的负载阻抗为；那么，功放管AMP_i的真实负载包含其他N-1路功放支路与合路支路并联后再与自身的匹配网络的串联。
则若要达到最佳负载的要求，图3所示的电路架构需满足下式（1）：
（1）
式（1）可转换为下式（2）：
（2）
若要达到最佳负载的要求，图5所示的电路架构需满足下式（3）：
（3）
式（3）可转换为下式（4）：
（4）
可以看出，对于任意第i路功放支路及其他N-1路功放支路给定的匹配网络和，可以找到一组对应的负载阻抗，以保证呈现给该路功放管的负载阻抗是对应的最佳负载Zopti。
进一步地，步骤S220为：针对N路功放支路的匹配网络的任意值，计算出N路功放支路分别在合路点所呈现的输出阻抗以及合路支路的负载阻抗。
假设第i路功放支路在合路点呈现的阻抗为，其中，mi为第i路功放支路的输出阻抗的实部，jni为第i路功放支路的输出阻抗的虚部，为从合路点向功放管侧看到的第i路功放支路的源阻抗，N路功放支路在合路点C合路后呈现的总阻抗为。
则对于图3所示的匹配网络的电路架构，第i路功放支路在合路点呈现的阻抗为可由式（5）表示：
（5）
则对于图3所示的匹配网络的电路架构，合路点的输出阻抗Zs可由式（6）表示：
（6）
则对于图5所示的匹配网络的电路架构，第i路功放支路在合路点呈现的阻抗为可由式（7）表示：
（7）
则对于图5所示的匹配网络的电路架构，合路点的输出阻抗Zs可由式（8）表示：
（8）
针对每一功放支路，给定对应的串联阻抗和并联阻抗中的A值和B值，再计算出所有功放支路在合路点呈现的输出阻抗和合路点的负载阻抗。其中，合路点的输出阻抗可利用前式（6）或（8）来计算，负载阻抗可利用前式（2）或（4）来计算。
较优地，步骤S220中，在给定串联阻抗值和并联阻抗值时，可根据可行性、需求性或常理性设定给定值的初始值和步进值，再根据串联阻抗和并联阻抗组合的初始值和步进值，计算出若干组串联阻抗和并联阻抗组合所对应的合路点的输出阻抗和负载阻抗。
较优地，可将每组数据关联的存储，以便于调用对应组的数据来计算反射系数。每组数据包括：每路匹配网络（共N路匹配网络）的串联阻抗和并联阻抗的设定值、合路点的输出阻抗以及合路点的负载阻抗。
常用地，可采用EXCEL数据表或数据矩阵等数据存储手段来存储这些设定值和对应的计算数据。
在计算出合路点的输出阻抗以及合路点的负载阻抗后，步骤S230为：针对该N路功放支路的匹配网络的任意值，计算出合路点的输出阻抗与合路点的负载阻抗的反射系数。
则针对每一组数据，计算出合路点的反射系数。
其中，定义复数阻抗的反射系数如下：
（9）
其中，为反射系数，Zl为从合路界面看向合路匹配网络方向的阻抗值即合路点的负载阻抗，Zs为从合路界面看向功放管侧的阻抗，一般被称为源阻抗。“”指源阻抗的共轭，以复数阻抗为例，。
则针对图3所示的电路架构，合路点的反射系数如下式（10）所示：
（10）
则针对图5所示的电路架构，合路点的反射系数如下式（11）所示：
（11）
其中，第i路功放管的最佳负载及输出阻抗可以是对应功放管AMP_i的仿真数据或实测数据。较优地，可通过现有的（例如ADS或EDA）或将有的仿真平台进行该N路功放管的Load-pull仿真来获取对应的最佳负载及输出阻抗。
Load-pull（负载拉移）是指通过改变输出端负载来测量被测系统的参数和属性的方法。本发明主要用来测量功放管的最佳负载和输出阻抗。
进一步地，针对每组数据，计算出N路功放支路的反射系数后，可将对应的N个反射系数并入对应组数据的数据矩阵或数据表中。
可以理解，步骤S220和步骤S230的目的在于穷尽式的计算不同的匹配网络参数的匹配效果，以便于确定出匹配效率最高的匹配网络。实现过程中，通常会在设置赋值区间和赋值步进后利用工具来计算。因此，步骤S220和步骤S230会产生大量数据组。
进一步地，步骤S240为：将最小反射系数所对应的N路功放支路的匹配网络值作对应N路功放支路的匹配网络的设计值。
对于步骤S230的每组数据，计算出该组数据对应的反射系数，比较每组数据对应的反射系数的大小，将反射系数最小的数据组对应的N路匹配网络的串联阻抗和并联阻抗确定为该N路功放支路的匹配网络的设计值。可以理解，该设计值一方面可使得每个功放管处于最佳负载状态，另一方面还使得N路功放支路的总输出损耗最小，实现合路支路的最佳功率传输。
步骤S250为：将最小反射系数所对应的负载阻抗通过诺顿变换转换至标准负载，转换参数作为合路支路的合路匹配网络的设计值。
合路支路上的合路匹配网络的目的在于实现负载阻抗与标准负载Z0的最大功率匹配，即标准负载Z0反向经过合路匹配网络转换在合路匹配网络的左侧（图3或图5所示）形成的负载阻抗x+jy与N路功放支路在合路点C形成的输出阻抗Zs实现良好的共轭匹配。
采用诺顿变换将与N路功放支路在合路点C形成的输出阻抗Zs实现共轭匹配的负载阻抗x+jy转换为标准负载Z0，其中的转换参数即为合路匹配网络的设计值。可以理解，合路匹配网络的网络架构可根据需要进行设置，仅需再将设计值对应的电路架构通过诺顿变换转换为对应的所需要的网络架构即可。
在一些实施例中，还可以对图3或图5所示的电路架构进行简化。可假设该N合一网络为同相合路网络且为最简网络。同相合路要求N个支路网络完全相同，即该N路匹配网络的网络参数A相同，网络参数B也相同。意义是为了达成最大的功率输出，希望各路功放支路在合路点C保持同相以达成最大的电压电流摆幅，此假设是合理的。最简网络则假设匹配网络的输出损耗最小。如图4或图6所示，N路功放管AMP_1~ AMP_N的最佳负载Zopt和输出阻抗Zout相同，每一路匹配网络的电路架构及参数也相同，因此每一功放支路在合路点所呈现的阻抗m+jn也相同。
对应地，针对图4所示的电路架构，式（1）可变换为：
；
式（2）可变换为：；
式（5）可变换为：；
式（6）可变换为：。
式（10）可变换为：
。
针对图6所示的电路架构，式（3）可变换为：
；
式（4）可变换为：；
式（7）可变换为：；
式（8）可变换为：。
式（11）可变换为：
。
本领域的技术人员可以理解，对于并联支路较多的复杂多合一网络，采用如图4或图6所示的架构来进行负载网络的设计是较为便利的。而对于网络架构较为简单（比例二合一网络或三合一网络）但功放管的参数和工作状态差别较大的多合一网络，则可采用每路支路单独设计的方案，计算量和复杂度会相较于简化模型高很多。本领域的技术人员可根据实际需要来选择对应的设计模型。
尽管为使解释简单化将上述方法图示并描述为一系列动作，但是应理解并领会，这些方法不受动作的次序所限，因为根据一个或多个实施例，一些动作可按不同次序发生和/或与来自本文中图示和描述或本文中未图示和描述但本领域技术人员可以理解的其他动作并发地发生。
根据本发明的另一个方面，还提供了一种匹配网络设计装置，以实现多合一网络的匹配网络的设计，适用于N路功放支路合并为一路合路支路的电路结构，N为自然数。
图7示出了一实施例中的匹配网络设计装置的模块示意框图。如图7所示，匹配网络设计装置包括存储器710和处理器720。
其中，存储器710用于存储计算机程序。
处理器720与存储器710连接，用于执行存储器710上存储的计算机程序，处理器720执行存储器710上的计算机程序时实现前述任一实施例中的匹配网络设计方法。
根据本发明的又一个方面，还提供了一种计算机存储介质，用于存储计算机程序，该计算机程序被执行时实现如前述任一实施例该的匹配网络设计方法。
本领域技术人员将可理解，信息、信号和数据可使用各种不同技术和技艺中的任何技术和技艺来表示。例如，以上描述通篇引述的数据、指令、命令、信息、信号、位（比特）、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光学粒子、或其任何组合来表示。
本领域技术人员将进一步领会，结合本文中所公开的实施例来描述的各种解说性逻辑板块、模块、电路、和算法步骤可实现为电子硬件、计算机软件、或这两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、框、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员对于每种特定应用可用不同的方式来实现所描述的功能性，但这样的实现决策不应被解读成导致脱离了本发明的范围。
结合本文所公开的实施例描述的各种解说性逻辑模块、和电路可用通用处理器、数字信号处理器（DSP）、专用集成电路（ASIC）、现场可编程门阵列（FPGA）或其它可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文所描述功能的任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，该处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协作的一个或多个微处理器、或任何其他此类配置。
结合本文中公开的实施例描述的方法或算法的步骤可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中体现。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读取和写入信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在用户终端中。
在一个或多个示例性实施例中，所描述的功能可在硬件、软件、固件或其任何组合中实现。如果在软件中实现为计算机程序产品，则各功能可以作为一条或更多条指令或代码存储在计算机可读介质上或藉其进行传送。计算机可读介质包括计算机存储介质和通信介质两者，其包括促成计算机程序从一地向另一地转移的任何介质。存储介质可以是能被计算机访问的任何可用介质。作为示例而非限定，这样的计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储或其它磁存储设备、或能被用来携带或存储指令或数据结构形式的合意程序代码且能被计算机访问的任何其它介质。任何连接也被正当地称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线（DSL）、或诸如红外、无线电、以及微波之类的无线技术从web网站、服务器、或其它远程源传送而来，则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电、以及微波之类的无线技术就被包括在介质的定义之中。如本文中所使用的盘（disk）和碟（disc）包括压缩碟（CD）、激光碟、光碟、数字多用碟（DVD）、软盘和蓝光碟，其中盘（disk）往往以磁的方式再现数据，而碟（disc）用激光以光学方式再现数据。上述的组合也应被包括在计算机可读介质的范围内。
提供之前的描述是为了使本领域中的任何技术人员均能够实践本文中所描述的各种方面。但是应该理解，本发明的保护范围应当以所附权利要求书为准，而不应被限定于以上所解说实施例的具体结构和组件。本领域技术人员在本发明的精神和范围内，可以对各实施例进行各种变动和修改，这些变动和修改也落在本发明的保护范围之内。
Claims (11)
1.一种匹配网络设计方法，适用于N路功放支路合并为一路合路支路的电路结构，N为自然数，其特征在于，所述匹配网络设计方法包括：
基于所述N路功放支路的拓扑结构求解合路点呈现的负载阻抗，所述负载阻抗以所述N路功放支路的匹配网络表示；
针对所述N路功放支路的匹配网络的任意值，计算出所述N路功放支路在合路点所呈现的输出阻抗以及所述合路点的负载阻抗；
针对所述N路功放支路的匹配网络的任意值，计算出所述N路功放支路的输出阻抗与所述合路点的负载阻抗于合路点的反射系数；
将最小反射系数所对应的N路功放支路的匹配网络参数值作为所述N路功放支路的匹配网络的设计值；以及
将所述最小反射系数所对应的负载阻抗通过诺顿变换转换至标准负载，转换参数作为所述合路支路的匹配网络的设计值。
2.如权利要求1所述的匹配网络设计方法，其特征在于，所述基于N路功放支路的拓扑结构求解合路点呈现的负载阻抗包括：
针对每一功放支路，以其余N-1路功放支路与合路支路构成的并联负载与自身的匹配网络串联，作为所述功放支路上的功放管的负载；以及
以每一功放支路上的功放的负载达到最佳负载为目标，求解合路点应呈现的负载阻抗。
3.如权利要求2所述的匹配网络设计方法，其特征在于，还包括：
搭建每一路功放支路的匹配网络，第i路功放支路的匹配网络包括串联阻抗jAi，并联阻抗jBi，；以及
所述求解合路点应呈现的负载阻抗包括：
针对第i路功放先连接串联阻抗jAi再连接并联阻抗jBi的电路结构，利用计算出所述合路点的负载阻抗；或
针对第i路功放先连接并联阻抗jBi再连接串联阻抗jAi的电路结构，利用计算出所述合路点的负载阻抗；
其中，Zopti为第i路功放支路的最佳负载，为所述合路支路在合路点的负载阻抗，Zoutl为第l路功放支路上的功放管的输出阻抗，k和l为正整数，，。
4.如权利要求3所述的匹配网络设计方法，其特征在于，还包括：
假设所述N路功放支路的匹配网络相同，搭建所述N路功放支路的匹配网络，每一功放支路的匹配网络包括串联阻抗jA，并联阻抗jB；以及
所述求解合路点应呈现的负载阻抗包括：
针对每一功放先连接串联阻抗jA再连接并联阻抗jB的电路结构，利用计算出所述合路点的负载阻抗；或
针对每一功放先连接并联阻抗jB再连接串联阻抗jA的电路结构，利用计算出所述合路点的负载阻抗；
其中，Zopt为每一路功放支路的最佳负载，为合路点的负载阻抗，Zout为每一路功放支路上的功放管的输出阻抗。
5.如权利要求3所述的匹配网络设计方法，其特征在于，所述针对N路功放支路的匹配网络的任意值，计算出N路功放支路分别在合路点所呈现的输出阻抗包括：
针对第i路功放先连接串联阻抗jAi再连接并联阻抗jBi的电路结构，利用计算出所述N路功放支路在合路点呈现的输出阻抗；或
针对第i路功放先连接并联阻抗jBi再连接串联阻抗jAi的电路结构，利用计算出所述N路功放支路在合路点呈现的输出阻抗；
其中Zs为所述N路功放支路在合路点呈现的输出阻抗，Zouti为第i路功放支路上的功放管的输出阻抗。
6.如权利要求5所述的匹配网络设计方法，其特征在于，假设所述N路功放支路的匹配网络相同，所述针对N路功放支路的匹配网络的任意值，计算出所述N路功放支路在合路点所呈现的输出阻抗包括：
针对每一功放先连接串联阻抗jA再连接并联阻抗jB的电路结构，利用计算出所述N路功放支路在合路点呈现的输出阻抗；或
针对每一功放先连接并联阻抗jB再连接串联阻抗jA的电路结构，利用计算出所述N路功放支路在合路点呈现的输出阻抗；
其中，Zout为N功放支路上的每一功放管的输出阻抗。
7.如权利要求3-6中任一项所述的匹配网络设计方法，其特征在于，还包括：
对所述N路功放支路上的功放管分别进行Load-pull仿真以获取对应支路的功放管的最佳负载Zopt及输出阻抗Zout。
8.如权利要求3-6中任一项所述的匹配电路设计方法，其特征在于，还包括：
设置每一路功放支路的匹配网络的串联阻抗和并联阻抗的赋值区间和赋值步进，利用EXCEL罗列出所述N路功放支路的串联阻抗和并联阻抗的赋值组合；
所述针对N路功放支路的匹配网络的任意值，计算出所述N路功放支路在合路点所呈现的输出阻抗以及所述合路支路的负载阻抗包括：
针对N路功放支路的每一赋值组合，计算出所述N路功放支路在合路点所呈现的输出阻抗以及所述合路支路的负载阻抗；
所述针对N路功放支路的匹配网络的任意值，计算出所述N路功放支路在合路点的输出阻抗与所述合路点的负载阻抗的反射系数包括：
针对N路功放支路的每一赋值组合，计算出所述N路功放支路在合路点的输出阻抗与所述合路点的负载阻抗的反射系数；以及
所述将最小反射系数所对应的N路功放支路的匹配网络值作为所述N路功放支路的匹配网络的设计值包括：
将所有赋值组合中反射系数最小的赋值组合所对应的N路功放支路的串联阻抗和并联阻抗的赋值分别作为对应功放支路的串联阻抗和并联阻抗的设计值。
9.如权利要求1所述的匹配网络设计方法，其特征在于，所述针对N路功放支路的匹配网络的任意值，计算出所述N路功放支路在合路点的输出阻抗与所述合路点的负载阻抗的反射系数包括：
利用计算出合路点的输出阻抗与合路点负载阻抗的反射系数，其中，为反射系数，Zs为所述N路功放支路并联后在合路点呈现的输出阻抗，Zl为合路点的负载阻抗。
10.一种匹配网络设计装置，其特征在于，包括：
存储器，用于存储计算机程序；以及
处理器，与所述存储器连接，所述处理器执行所述存储器上的计算机程序时实现如权利要求1-9中任一项所述的匹配网络设计方法。
11.一种计算机存储介质，用于存储计算机程序，所述计算机程序被执行时实现如权利要求1-9中任一项所述的匹配网络设计方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310332656.2A CN116090385B (zh) | 2023-03-31 | 2023-03-31 | 一种匹配网络设计方法及其装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310332656.2A CN116090385B (zh) | 2023-03-31 | 2023-03-31 | 一种匹配网络设计方法及其装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116090385A true CN116090385A (zh) | 2023-05-09 |
| CN116090385B CN116090385B (zh) | 2023-06-16 |
Family
ID=86204767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310332656.2A Active CN116090385B (zh) | 2023-03-31 | 2023-03-31 | 一种匹配网络设计方法及其装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116090385B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012110154A (ja) * | 2010-11-18 | 2012-06-07 | Toshiba Corp | 無線電力伝送装置 |
| WO2016180130A1 (zh) * | 2015-07-17 | 2016-11-17 | 中兴通讯股份有限公司 | 功放电路及其负载阻抗调制方法 |
| CN111416578A (zh) * | 2020-05-20 | 2020-07-14 | 优镓科技(北京)有限公司 | 基于低Q输出网络的宽带集成Doherty功率放大器 |
| CN112491365A (zh) * | 2020-12-29 | 2021-03-12 | 南京米乐为微电子科技有限公司 | 一种基于单并联谐振块的宽带Doherty功率放大器 |
| CN113014215A (zh) * | 2021-04-12 | 2021-06-22 | 西安交通大学 | 一种射频堆叠式功率放大器设计方法及系统 |
| CN114551208A (zh) * | 2022-02-24 | 2022-05-27 | 华中科技大学 | 一种等离子体与外电路的阻抗匹配方法及阻抗匹配系统 |
| CN115001406A (zh) * | 2022-06-16 | 2022-09-02 | 杭州电子科技大学富阳电子信息研究院有限公司 | 一种双频大回退Doherty功率放大器及其设计方法 |
| CN115833758A (zh) * | 2022-12-02 | 2023-03-21 | 杭州电子科技大学富阳电子信息研究院有限公司 | 一种基于电抗补偿结构的宽带Doherty功率放大器 |
-
2023
- 2023-03-31 CN CN202310332656.2A patent/CN116090385B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012110154A (ja) * | 2010-11-18 | 2012-06-07 | Toshiba Corp | 無線電力伝送装置 |
| WO2016180130A1 (zh) * | 2015-07-17 | 2016-11-17 | 中兴通讯股份有限公司 | 功放电路及其负载阻抗调制方法 |
| CN111416578A (zh) * | 2020-05-20 | 2020-07-14 | 优镓科技(北京)有限公司 | 基于低Q输出网络的宽带集成Doherty功率放大器 |
| CN112491365A (zh) * | 2020-12-29 | 2021-03-12 | 南京米乐为微电子科技有限公司 | 一种基于单并联谐振块的宽带Doherty功率放大器 |
| CN113014215A (zh) * | 2021-04-12 | 2021-06-22 | 西安交通大学 | 一种射频堆叠式功率放大器设计方法及系统 |
| CN114551208A (zh) * | 2022-02-24 | 2022-05-27 | 华中科技大学 | 一种等离子体与外电路的阻抗匹配方法及阻抗匹配系统 |
| CN115001406A (zh) * | 2022-06-16 | 2022-09-02 | 杭州电子科技大学富阳电子信息研究院有限公司 | 一种双频大回退Doherty功率放大器及其设计方法 |
| CN115833758A (zh) * | 2022-12-02 | 2023-03-21 | 杭州电子科技大学富阳电子信息研究院有限公司 | 一种基于电抗补偿结构的宽带Doherty功率放大器 |
Non-Patent Citations (2)
| Title |
|---|
| HUA WANG ET AL: "A CMOS broadband power amplifier with a transformer -based high-order output matching network", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》, vol. 45, no. 12, pages 2709 - 2722 * |
| 肖新川: "GaN微波宽带功率放大器的设计与实现", 《中国优秀硕士学位论文全文数据库 信息科技辑》, no. 3, pages 1 - 81 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116090385B (zh) | 2023-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103141024B (zh) | 依据庞加莱反射系数圆确定匹配网络的方法 | |
| Karjalainen et al. | Wave digital simulation of a vacuum-tube amplifier | |
| CN113037223A (zh) | 一种具有二次谐波抑制的宽带差分射频功率放大器 | |
| CN107592181A (zh) | 一种Polar码编码方法及装置 | |
| CN107465416A (zh) | 用于确定负载阻抗的通信设备和方法 | |
| CN108417957B (zh) | 一种负群时延Gysel功分器及其设计方法 | |
| CN104917472A (zh) | 功放电路、功率放大装置及其宽带匹配方法 | |
| CN116090385B (zh) | 一种匹配网络设计方法及其装置 | |
| CN116050335B (zh) | 一种匹配电路设计方法及其装置 | |
| TW200405366A (en) | 3-Line balun transformer | |
| CN109495136A (zh) | 一种车载电力线通信自适应阻抗匹配方法 | |
| CN110719122A (zh) | 一种基于改进pso算法的自动阻抗匹配方法 | |
| CN113285682A (zh) | 一种覆盖vlf-vhf频段的宽带功率放大器设计方法 | |
| Kilinc et al. | Broadband performance assessment of a microwave power transistor employing the real frequency technique | |
| CN206116581U (zh) | 功分器及其组件 | |
| CN109871580A (zh) | 一种基于简化实频方法的放大器匹配网络设计方法 | |
| Zhang et al. | Modeling and Design of High-Power Non-Isolating RF Power Combiners based on Transmission Lines | |
| JP2007235363A (ja) | 特性決定方法，コモンモードフィルタおよび通信システム | |
| CN116258109A (zh) | 高效率的宽带水声换能器匹配拓扑结构库实现方法及系统 | |
| CN116341470B (zh) | 一种连接结构的散射参数测量方法、设计方法及仿真方法 | |
| CN100334811C (zh) | 一种射频信号匹配衰减网络的一级设计方法 | |
| CN111800193B (zh) | 一种基于多芯少模光纤传输的信号的处理方法及装置 | |
| CN113675597A (zh) | 一种改善匹配效果的宽带偶极天线及其附加匹配网络结构参数确定方法 | |
| Gurrala et al. | An intuitive approach to fit a frequency dependent equivalent circuit for transmission line models | |
| CN110545080A (zh) | 一种基于微带的微波宽带功率均衡器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 211100 9 Jiangning Road, Jiangning economic and Technological Development Zone, Nanjing, China Patentee after: Nanjing Milewei Microelectronics Technology Co.,Ltd. Country or region after: China Address before: 211100 9 Jiangning Road, Jiangning economic and Technological Development Zone, Nanjing, China Patentee before: NANJING MILEWEI Corp. Country or region before: China |
|
| CP03 | Change of name, title or address |