CN116073800A - 象限交替切换式相位内插器与相位调整方法 - Google Patents

象限交替切换式相位内插器与相位调整方法 Download PDF

Info

Publication number
CN116073800A
CN116073800A CN202210423043.5A CN202210423043A CN116073800A CN 116073800 A CN116073800 A CN 116073800A CN 202210423043 A CN202210423043 A CN 202210423043A CN 116073800 A CN116073800 A CN 116073800A
Authority
CN
China
Prior art keywords
phase
signal
quadrant
bit
frequency signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210423043.5A
Other languages
English (en)
Inventor
刘耀嘉
李元胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN116073800A publication Critical patent/CN116073800A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
    • H03K5/15093—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using devices arranged in a shift register

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

象限交替切换式相位内插器包含第一与第二多任务器电路、相位内插器电路系统以及控制器电路系统。第一多任务器电路响应象限控制码中的第一与第三位输出第一与第二频率信号中的一个为第一信号。第二多任务器电路，为响应象限控制码中的第二与第四位，输出第三与第四频率信号中的一个为第二信号，其中第一、第三、第二与第四频率信号的相位依序相差90度。相位内插器电路系统响应第一、第二信号以及多个相位控制位产生输出频率信号。控制器电路系统对该多个相位控制位进行位移位以调整该输出频率信号的相位。

Description

象限交替切换式相位内插器与相位调整方法
技术领域
本发明申请是关于相位内插器，尤其是关于适合高速应用的象限交替切换式相位内插器与相位调整方法。
背景技术
传统的相位内插器的硬件复杂度通常较高。如此一来，将导致硬件面积与功率消耗过大，更可能形成较大的寄生电容，使得相位的更新速率受到限制。象限切换式相位内插器被提出来改善上述问题。然而，现有的象限切换式相位内插器是使用多个四对多任务器以及多个相位缓冲器来切换相位所对应的象限。在现有的象限切换式相位内插器中，当相位的当前象限要切换至次一象限时，上述这四对多任务器中每一者的输出都要进行切换，且这些相位缓冲器所对应的权重也需要全部调整，使得象限切换式相位内插器输出的频率信号上会产生明显抖动，或是使频率信号消失。如此一来，将影响系统中接收有频率信号的其他电路的操作。
发明内容
于一些实施方案中，象限交替切换式相位内插器包含第一多任务器电路、第二多任务器电路、相位内插器电路系统以及控制器电路系统。第一多任务器电路，用以响应象限控制码中的第一位与第三位，输出第一频率信号与第二频率信号中的一个为第一信号，其中该第一频率信号与该第二频率信号的相位相差180度。第二多任务器电路，用以响应该象限控制码中的第二位与第四位，输出第三频率信号与第四频率信号中的一个为第二信号，其中该第三频率信号与该第四频率信号的相位相差180度，且该第一频率信号与该第三频率信号的相位相差90度。相位内插器电路系统，用以响应该第一信号、该第二信号以及多个相位控制位，产生输出频率信号。控制器电路系统，用以输出该象限控制码以及该多个相位控制位，并用以对该多个相位控制位进行位移位以调整该输出频率信号的相位。
于一些实施方案中，相位调整方法包含下列操作：输出象限控制码以及多个相位控制位，并对该多个相位控制位进行位移位以调整输出频率信号的相位；响应该象限控制码中的第一位与第三位，输出第一频率信号与第二频率信号中的一个为第一信号，其中该第一频率信号与该第二频率信号的相位相差180度；响应该象限控制码中的第二位与第四位，输出第三频率信号与第四频率信号中的一个为第二信号，其中该第三频率信号与该第四频率信号的相位相差180度，且该第一频率信号与该第三频率信号的相位相差90度；以及响应该第一信号、该第二信号以及该多个相位控制位产生该输出频率信号。
附图说明
有关本发明的特征、实际操作与功效，将结合附图作实施例详细说明如下。
图1为根据本发明一些实施例绘制一种象限切换式相位内插器的示意图；
图2为根据本发明一些实施例绘制图1中的输出频率信号的相位、多个相位控制位以及象限控制码中的多个位之间的对应关系的示意图；
图3A为根据本发明一些实施例绘制图1的控制器电路系统的示意图；
图3B为根据本发明一些实施例中绘制图3A中部分信号的时序图；
图4A为根据本发明一些实施例绘制图1中的多个多任务器电路的示意图；
图4B为根据本发明一些实施例绘制图1中的相位内插器电路系统的示意图；
图5为根据本发明一些实施例绘制一种象限切换式相位内插器的示意图；以及
图6为根据本发明一些实施例绘制一种相位调整方法的流程图。
符号说明
100：象限交替切换式相位内插器
110,120,511,512：多任务器电路
130：相位内插器电路系统
132,134：电路部分
132[0]～132[31],134[0]～134[31]：反相器电路
140：控制器电路系统
310～314,322：逻辑闸电路
320：周期调整电路
321,331：正反器电路
330：状态预测电路
332、351,352、410、411、420、421：反相器电路
340、350：移位寄存器电路
500：象限交替切换式相位内插器
510：同步电路
513、514：闩锁器电路
600：相位调整方法
CK[0]～CK[3]、CLK：频率信号
CKO：输出频率信号
DN、UP：相位调整信号
PH[0:3]：象限控制码
PH[0]’：第一位
PH[1]：第二位
PH[2]：第三位
PH[3]：第四位
PH[0]'～PH[3]':位PS：状态信号
PT：移位触发信号
PU：产生更新信号
S1～S9：信号
S610、S620、S630、S640：操作
SC1、SC2：切换信号
ST[0]～ST[31]、ST[0]'～ST[31]'、ST[0:31]：相位控制位
T1、T2：致能期间
具体实施方式
本文所使用的所有词汇具有其通常的含义。上述词汇在普遍常用字典中的定义，在本发明的内容中包含任一在此讨论的词汇的使用例子仅为示例，不应限制到本发明之范围与含义。同样地，本发明不仅以于此说明书所示出的各种实施例为限。
关于本文中所使用的“耦接”或“连接”，均可指二或多个组件相互直接作实体或电性接触，或是相互间接作实体或电性接触，也可指二或多个组件相互操作或动作。如本文所用，用语“电路系统(circuitry)”可为由至少一个电路(circuit)所形成的单一系统，且用语“电路”可为由至少一个晶体管和/或至少一个主被动组件按一定方式连接以处理信号的装置。
如本文所用，用语“和/或”包含了列出的关联项目中的一个或多个的任何组合。在本文中，使用第一、第二与第三等等词汇，是用于描述并辨别各个组件。因此，在本文中的第一组件也可被称为第二组件，而不脱离本发明的本意。为易于理解，于各图式中的类似组件将被指定为相同标号。
图1为根据本发明一些实施例绘制一种象限交替切换式相位内插器100的示意图。象限交替切换式相位内插器100包含多任务器电路110、多任务器电路120、相位内插器电路系统130以及控制器电路系统140。
多任务器电路110用以响应象限控制码PH[0:3]的第一位PH[0](后简称为位PH[0])以及第三位PH[2](后简称为位PH[2])输出频率信号CK[0]以及频率信号CK[2]中的一个为信号S1。多任务器电路120用以响应象限控制码中的第二位PH[1](后简称为位PH[1])以及第四位PH[3](后简称为位PH[3])输出频率信号CK[1]以及频率信号CK[3]中的一个为信号S2。于一些实施例中，频率信号CK[0]与频率信号CK[2]的相位相差180度，频率信号CK[1]与频率信号CK[3]的相位相差180度，且频率信号CK[0]与频率信号CK[1]的相位相差90度。例如，频率信号CK[0]的相位为0度，频率信号CK[1]的相位为90度，频率信号CK[2]的相位为180度，频率信号CK[3]的相位为270度。
通过上述设置方式，信号S1与信号S2可交替地被切换，以控制输出频率信号CKO的相位所对应的象限。例如，若输出频率信号CKO的相位为第一象限，多任务器电路110可输出频率信号CK[0]为信号S1，且多任务器电路120可输出频率信号CK[1]为信号S2。如此，输出频率信号CKO的相位将在0度至90度之间(对应于第一象限)。若输出频率信号CKO的相位为第二象限，多任务器电路110可改输出频率信号CK[2]为信号S1，且多任务器电路120可维持输出频率信号CK[1]为信号S2。如此，输出频率信号CKO的相位将在90度至180度之间(对应于第二象限)。
如后所述，基于控制器电路系统140的控制，在输出频率信号CKO的相位自当前象限切换至次一象限时，多任务器电路110与多任务器电路120中仅有一者之输出(例如为信号S1或信号S2)有被切换。如此，可以降低相位切换所产生的突波，以提高象限切换的平顺度。关于此处之操作将参照图2进行说明。
相位内插器电路系统130用以响应信号S1、信号S2以及多个相位控制位ST[0]～ST[31]产生输出频率信号CKO。例如，相位内插器电路系统130包含电路部分132以及电路部分134。电路部分132的输出端耦接至电路部分134的输出端以产生输出频率信号CKO。电路部分132响应信号S1与多个相位控制位ST[0]～ST[31]产生输出频率信号CKO。电路部分134响应信号S2与多个相位控制位ST[0]'～ST[31]'产生输出频率信号CKO。多个相位控制位ST[0]～ST[31]与多个相位控制位ST[0]'～ST[31]'具有互相相反的逻辑值。例如，若相位控制位ST[0]具有逻辑值0，相位控制位ST[0]'具有逻辑值1。或者，若相位控制位ST[0]具有逻辑值1，相位控制位ST[0]'具有逻辑值0。
控制器电路系统140用以输出象限控制码PH[0:3]、多个相位控制位ST[0]～ST[31]以及多个相位控制位ST[0]'～ST[31]'。于一些实施例中，控制器电路系统140可用以对多个相位控制位ST[0]～ST[31](和/或多个相位控制位ST[0]'～ST[31]')进行位移位，以调整输出频率信号CKO的相位。于一些实施例中，如图2所示，控制器电路系统140可用以依序将多个相位控制位ST[0]～ST[31]中每一者自第一逻辑值(例如为逻辑值0)切换至第二逻辑值(例如为逻辑值1)，以调整输出频率信号CKO的相位。类似地，控制器电路系统140可用以对象限控制码PH[0:3]中的多个位PH[0]～PH[3]进行位移位，以将输出频率信号CKO的相位自当前象限切换到次一象限。
相较于未使用象限切换的一般相位内插器，象限交替切换式相位内插器100所需要的相位控制位数量可以降低。例如，针对128个相位，象限交替切换式相位内插器100可利用31个相位控制位进行切换，而未使用象限切换的一般相位内插器需使用128个相位控制位进行切换。如此一来，可以降低控制器电路系统140的硬件复杂度，以具有更高的相位更新速度。
图2为根据本发明一些实施例绘制图1中的输出频率信号CKO的相位、多个相位控制位ST[0]～ST[31]以及象限控制码PH[0:3]中的多个位PH[0]～PH[3]之间的对应关系的示意图。
如图2所示，输出频率信号CKO的相位可以分为四个象限。当象限控制码PH[0:3]为1100(即位PH[0]与位PH[1]为逻辑值1，且位PH[2]与位PH[3]为逻辑值0)时，输出频率信号CKO的相位落入第一象限。在第一象限中，输出频率信号CKO的相位可为0至90度。于此条件下，当多个相位控制位ST[0]～ST[31](标示为ST[0:31])中每一者皆为逻辑值0时，输出频率信号CKO的相位为0度。当多个相位控制位ST[0]～ST[31]中每一者皆为逻辑值1时，输出频率信号CKO的相位为90度。
当象限控制码PH[0:3]为1100时，控制器电路系统140可依序将多个相位控制位ST[0]～ST[31](图中标示为ST[0:31])由多个逻辑值0切换至多个逻辑值1，以将输出频率信号CKO的相位自0度调整到90度。例如，自多个相位控制位ST[0]～ST[31]中的第一相位控制位ST[0]开始，控制器电路系统140可依序将多个相位控制位ST[0]～ST[31]更新为逻辑值1。换句话说，控制器电路系统140可依序将多个逻辑值1自第一相位控制位ST[0]移入至最后相位控制位ST[31](即前述的位移位)，直到多个相位控制位ST[0]～ST[31]中每一者皆具有逻辑值1。在上述的切换过程中，输出频率信号CKO的相位将逐渐地自0度调整到90度。或者，控制器电路系统140可依序将多个逻辑值0自最后相位控制位ST[31]移入至最后相位控制位ST[0](即前述的位移位)，直到多个相位控制位ST[0]～ST[31]中每一者皆具有逻辑值0。在上述的切换过程中，输出频率信号CKO的相位将逐渐地自90度调整到0度。
当象限控制码PH[0:3]为0110(即位PH[1]与位PH[2]为逻辑值1，且位PH[0]与位PH[3]为逻辑值0)时，输出频率信号CKO的相位落入第二象限。在第二象限中，输出频率信号CKO的相位为90至180度。于此条件下，当多个相位控制位ST[0]～ST[31]中每一者皆为逻辑值0时，输出频率信号CKO的相位为180度。类似地，控制器电路系统140可依序将多个相位控制位ST[0]～ST[31]由多个逻辑值1切换至多个逻辑值0，以将输出频率信号CKO的相位自90度调整到180度。例如，自多个相位控制位ST[0]～ST[31]中的第一相位控制位ST[0]开始，控制器电路系统140可依序将多个相位控制位ST[0]～ST[31]更新为逻辑值0。换句话说，控制器电路系统140可依序将多个逻辑值0自第一相位控制位ST[0]移入至最后相位控制位ST[31](即前述的位移位)，直到多个相位控制位ST[0]～ST[31]中每一者皆具有逻辑值0。在上述的切换过程中，输出频率信号CKO的相位将逐渐地自90度调整到180度。或者，控制器电路系统140可依序将多个逻辑值1依序自最后相位控制位ST[31]移入至最后相位控制位ST[0](即前述的位移位)，直到多个相位控制位ST[0]～ST[31]中每一者皆具有逻辑值1。在上述的切换过程中，输出频率信号CKO的相位将逐渐地自180度调整到90度。
当象限控制码PH[0:3]为0011(即位PH[0]与位PH[1]为逻辑值1，且位PH[2]与位PH[3]为逻辑值0)时，输出频率信号CKO的相位落入第三象限。在第三象限中，输出频率信号CKO的相位为180至270度。于此条件下，当多个相位控制位ST[0]～ST[31]中每一者皆为逻辑值1时，输出频率信号CKO的相位为270度。基于类似的操作，控制器电路系统140可依序将多个相位控制位ST[0]～ST[31]由多个逻辑值0切换至多个逻辑值1，以将输出频率信号CKO的相位自180度调整到270度。或者，控制器电路系统140可依序将多个相位控制位ST[0]～ST[31]由多个逻辑值1切换至多个逻辑值0，以将输出频率信号CKO的相位自270度调整到180度。
当象限控制码PH[0:3]为1001(即位PH[0]与位PH[3]为逻辑值1，且位PH[1]与位PH[2]为逻辑值0)时，输出频率信号CKO的相位落入第四象限。在第四象限中，输出频率信号CKO的相位为270至360度(即为0度)。于此条件下，当多个相位控制位ST[0]～ST[31]中每一者皆为逻辑值0时，输出频率信号CKO的相位为0度。基于类似的操作，控制器电路系统140可依序将多个相位控制位ST[0]～ST[31]由多个逻辑值1切换至多个逻辑值0，以将输出频率信号CKO的相位自270度调整到0度。或者，控制器电路系统140可依序将多个相位控制位ST[0]～ST[31]由多个逻辑值0切换至多个逻辑值1，以将输出频率信号CKO的相位自0度调整到270度。
基于图2可理解，控制器电路系统140可用以对象限控制码PH[0:3]进行位移位，以将输出频率信号CKO的相位由当前象限切换到次一象限。在一次的位移位中，多个位PH[0]～PH[3]中有变动的位个数为2。举例而言，控制器电路系统140可对多个位PH[0]～PH[3]进行右移位，以将象限控制码PH[0:3]自1100切换至0110。如此，输出频率信号CKO的相位可由第一象限切换到第二象限，其中位PH[0]以及位PH[2]有变动，而位PH[1]以及位PH[3]没有变动。换言之，在此切换过程中，图1的多任务器电路110响应于位PH[0]以及位PH[2]改为输出频率信号CK[2]为信号S1，而多任务器电路120响应于位PH[1]以及位PH[3]持续输出频率信号CK[1]为信号S2。如此一来，只会有一组多任务器电路的输出有被切换，可以降低切换过程中所产生的突波，以提高象限切换的平顺度。
类似地，基于图2可理解，控制器电路系统140可用以对多个相位控制位ST[0]～ST[31]进行位移位，以调整输出频率信号CKO的相位。在一次的位移位中，多个相位控制位ST[0]～ST[31]中有变动的位个数为1。举例而言，控制器电路系统140可将多个相位控制位ST[0]～ST[31]由000…000调整至100…000，其中仅有位ST[0]被变动。如此，可降低相位内插器电路系统130中的电路切换次数，以提高相位切换的平顺度与速度。上述关于在一次位移位中的位变动个数用于示例，且本发明并不以此为限。该位变动个数可以根据不同的实际需求被调整。
图3A为根据本发明一些实施例绘制图1的控制器电路系统140的示意图。控制器电路系统140包含多个逻辑闸电路310～314、周期调整电路320、状态预测电路330、移位寄存器电路340以及移位寄存器电路350。多个逻辑闸电路310～314可用以根据状态信号PS、多个相位控制位ST[0]～ST[31]中的第一相位控制位ST[0]与最后相位控制位ST[31]、相位调整信号UP以及相位调整信号DN产生更新信号PU。状态信号PS用以指示输出频率信号CKO的相位所对应的当前象限。相位调整信号UP用于指示输出频率信号CKO的相位将沿着图2中的逆时钟方向调整。相位调整信号DN用于指示将输出频率信号CKO的相位将沿着图2中的顺时钟方向调整。于一些实施例中，相位调整信号UP与相位调整信号DN具有相反逻辑值。
详细而言，逻辑闸电路310用以根据最后相位控制位ST[31]以及状态信号PS产生信号S3。于一些实施例中，逻辑闸电路310可为互斥或(XOR)闸电路。逻辑闸电路311用以根据第一相位控制位ST[0]以及状态信号PS产生信号S4。于一些实施例中，逻辑闸电路311可为反互斥或(XNOR)闸电路。逻辑闸电路312用以根据信号S3以及相位调整信号UP产生信号S5。逻辑闸电路313用以根据信号S4以及相位调整信号DN产生信号S6。于一些实施例中，逻辑闸电路312与逻辑闸电路313中每一者可为及(AND)闸电路。逻辑闸电路314用以根据信号S5与信号S6产生更新信号PU。于一些实施例中，逻辑闸电路314可为或(OR)闸电路。上述关于多个逻辑闸电路310～314的种类用于示例，且本发明并不以此为限。各种可实施相似操作的逻辑闸皆为本发明所涵盖的范围。
周期调整电路320用以根据频率信号CLK与更新信号PU产生移位触发信号PT。于一些实施例中，周期调整电路320用于产生具有一默认期间的移位触发信号PT，其中该默认期间为相位调整信号UP(或相位调整信号DN)的致能(active)期间的一半。如此一来，状态预测电路330可在该致能期间中根据移位触发信号PT的转态边缘(例如为上升边缘)触发，以更新状态信号PS。于一些实施例中，周期调整电路320包含正反器电路321以及逻辑闸电路322。正反器电路321用以根据频率信号CLK输出更新信号PU为信号S7。逻辑闸电路322根据信号S7以及频率信号CLK产生移位触发信号PT。于一些实施例中，正反器电路321可为D型正反器电路，且逻辑闸电路322可为与门电路，但本发明并不以此为限。
状态预测电路330用以根据移位触发信号PT更新状态信号PS。状态预测电路330可用以在输出频率信号CKO的相位自当前象限切换到次一象限前预测该相位的象限切换方向。详细而言，状态预测电路330包含正反器电路331以及反相器电路332。正反器电路331用以根据移位触发信号PT将状态信号PS'输出为状态信号PS。反相器电路332用以根据状态信号PS输出状态信号PS'。于一些实施例中，正反器电路331可为D型正反器电路，但本发明并不以此为限。
于此例中，若当前相位对应到图2的第一象限与第三象限，状态信号PS为逻辑值0。若当前相位对应到图2的第二象限与第四象限，状态信号PS为逻辑值1。由于第一象限至第四象限为多个连续象限，当输出频率信号CKO的相位由第一象限(或第三象限)切换至第二象限或是第四象限，状态信号PS为自逻辑值0切换至逻辑值1。类似地，当输出频率信号CKO的相位由第二象限(或第四象限)切换至第一象限或是第三象限，状态信号PS为自逻辑值0切换为逻辑值1。换言之，反相器电路332可根据当前的状态信号PS预先产生对应于次一象限的状态信号PS'，以更新状态信号PS。等效来说，在下次象限切换前，控制器电路系统140可通过状态信号PS以及反相器电路332来预测象限切换的方向。
移位寄存器电路340用以储存象限控制码PH[0:3]。于一些实施例中，移位寄存器电路340可根据相位调整信号UP以及相位调整信号DN中至少一者以及移位触发信号PT对象限控制码PH[0:3]进行位移位。若相位调整信号UP为逻辑值1(即相位调整信号UP为逻辑值0)，代表输出频率信号CKO的相位是按照逆时钟方向调整。于此条件下，移位寄存器电路340可在移位触发信号PT具有默认位准时对多个象限控制位PH[0]～PH[3]进行右移位。或者，相位调整信号DN为逻辑值1(即相位调整信号UP为逻辑值0)，代表输出频率信号CKO的相位是按照顺时钟方向调整。于此条件下，移位寄存器电路340可在移位触发信号PT具有默认位准时对象限控制码PH[0:3]进行左移位。于一些实施例中，移位寄存器电路340也可根据移位触发信号PT以及与相位调整信号UP与相位调整信号DN中至少一者有关联的信号(例如为信号S5和/或信号S6)对象限控制码PH[0:3]进行位移位，但本发明并不以此为限。
移位寄存器电路350用以储存多个相位控制位ST[0]～ST[31]。于一些实施例中，移位寄存器电路350可根据相位调整信号UP以及相位调整信号DN中至少一者、状态信号PS以及频率信号CLK对多个相位控制位ST[0]～ST[31]进行位移位，以调整多个相位控制位ST[0]～ST[31]。于此例中，多个相位控制位ST[0]～ST[31]中每一者默认为逻辑值0。若相位调整信号UP为逻辑值1且状态信号PS为逻辑值1，代表输出频率信号CKO的相位是按照逆时钟方向调整且当前象限为第一象限或第三象限。于此条件下，移位寄存器电路350被频率信号CLK触发而通过内部的反相器电路351依序将多个逻辑值1自第一相位控制位ST[0]移入至最后相位控制位ST[31]，以逐渐调整多个相位控制位ST[0]～ST[31]。或者，若相位调整信号UP为逻辑值0且状态信号PS为逻辑值1，代表输出频率信号CKO的相位是按照顺时钟方向调整且当前象限为第一象限或第三象限。于此条件下，移位寄存器电路350被频率信号CLK触发而通过内部的反相器电路352依序将多个逻辑值0自最后相位控制位ST[31]移入至第一相位控制位ST[0]，以逐渐调整多个相位控制位ST[0]～ST[31]。其他象限的操作可依此类推，因此于此不再重复赘述。
图3B为根据本发明一些实施例中绘制图3A中部分信号的时序图。于此例中，输出频率信号CKO的相位位于第一象限，因此象限控制码PH[0:3]为1100，且状态信号PS(未示出)为逻辑值0。在相位调整信号UP的致能期间T1中，最后相位控制位ST[31]具有逻辑值1。于此条件下，代表输出频率信号CKO的相位为90度，并即将进入第二象限。响应状态信号PS与最后相位控制位ST[31]，逻辑闸电路310输出具有逻辑值1(对应于高位准)的信号S3，并使得逻辑闸电路314输出具有高位准的更新信号PU。在相位调整信号UP的致能期间T2中，周期调整电路320响应具有高位准的频率信号CLK输出具有高位准的移位触发信号PT。响应于此移位触发信号PT，移位寄存器电路340可对象限控制码PH[0:3]进行位移位，以调整输出频率信号CKO的相位至第二象限。另外，响应于此移位触发信号PT，状态预测电路330可更新状态信号PS(未示出)为逻辑值1。
图4A为根据本发明一些实施例绘制图1中的多任务器电路110与多任务器电路120的示意图。于一些实施例中，多任务器电路110、多任务器电路120以及相位内插器电路系统130中每一者可为以反相器为基础(inverter-based)的数字电路。相较于使用电流模式的逻辑电路，此种设置方式可降低电路数量与面积以及内部寄生电容，并避免直流共模信号的抖动对输出频率信号CKO造成影响。如此一来，可降低象限交替切换式相位内插器100的功率消耗与电路面积，并同时提高多任务器电路110以及多任务器电路120的带宽。
详细而言，多任务器电路110包含反相器电路410以及反相器电路411。反相器电路410以及反相器电路411中每一者的输出端彼此耦接，以输出信号S1。反相器电路410用以根据位PH[0]以及位PH[0]'启动，以根据频率信号CK[0]输出信号S1。反相器电路411用以根据位PH[2]以及位PH[2]'致能，以根据频率信号CK[2]输出信号S1。类似地，多任务器电路120包含反相器电路420以及反相器电路421。反相器电路420以及反相器电路421中每一者的输出端彼此耦接，以输出信号S2。反相器电路420用以根据位PH[1]以及位PH[1]'致能，以根据频率信号CK[1]输出信号S2。反相器电路421用以根据位PH[3]以及位PH[3]'启动，以根据频率信号CK[3]输出信号S3。多个位PH[0]～PH[3]中的对应者与多个位PH[0]'～PH[3]'中的对应者具有相反逻辑值。例如，位PH[0]为逻辑值1时，位PH[0]'为逻辑值0；反之亦然。
图4B为根据本发明一些实施例绘制图1中的相位内插器电路系统130的示意图。电路部分132包含多个反相器电路132[0]～132[31]，且电路部分134包含多个反相器电路134[0]～134[31]。多个反相器电路132[0]～132[31]与134[0]～134[31]中每一者的输出端彼此耦接，以产生输出频率信号CKO。
多个反相器电路132[0]～132[31]中每一者根据多个相位控制位ST[0]～ST[31]中的对应者以及多个相位控制位ST[0]'～ST[31]'中的对应者致能，以根据信号S1产生输出频率信号CKO。例如，反相器电路132[0]根据相位控制位ST[0]以及相位控制位ST[0]'致能，以产生输出频率信号CKO。依此类推，反相器电路132[31]根据相位控制位ST[31]以及相位控制位ST[31]'致能，以产生输出频率信号CKO。
类似地，多个反相器电路134[0]～134[31]中每一者根据多个相位控制位ST[0]'～ST[31]'中的对应者以及多个相位控制位ST[0]～ST[31]中的对应者致能，以根据信号S2产生输出频率信号CKO。例如，反相器电路134[0]根据相位控制位ST[0]'以及相位控制位ST[0]致能，以产生输出频率信号CKO。依此类推，反相器电路134[31]根据相位控制位ST[31]'以及相位控制位ST[31]致能，以产生输出频率信号CKO。
图5为根据本发明一些实施例绘制一种象限交替切换式相位内插器500的示意图。相较于图1，于此例中，象限交替切换式相位内插器500更包含同步电路510。同步电路510可用以根据第一同步信号S8将位PH[0]以及位PH[2]输出给多任务器电路110，并根据第二同步信号S9将位PH[1]以及位PH[3]输出给多任务器电路120。第一同步信号S8或第二同步信号S9为在输出频率信号CKO的相位被切换前具有相位领先输出频率信号CKO的当前相位90度之信号。
通过同步电路510，可使多个频率信号CK[0]～CK[3]与控制器电路系统140之操作同步。如此一来，可以避免信号S1(或信号S2)在一些特定的条件下(例如为当象限切换的时间点接近于输出频率信号CKO的上升边缘)出现不正确的波形变化。
详细而言，同步电路510包含多任务器电路511、多任务器电路512、闩锁器电路513以及闩锁器电路514。多任务器电路511用以根据切换信号SC1将频率信号CK[0]与频率信号CK[2]中的一个输出为第一同步信号S8。若输出频率信号CKO的相位为第一象限或第二象限，切换信号SC1具有逻辑值0。若输出频率信号CKO的相位为第三象限或第四象限，切换信号SC1具有逻辑值1。多任务器电路512用以根据切换信号SC2将频率信号CK[1]与频率信号CK[3]中的一个输出为第二同步信号S9。若输出频率信号CKO的相位为第二象限或第三象限，切换信号SC2有逻辑值0。若输出频率信号CKO的相位为第一象限或第四象限，切换信号SC2具有逻辑值1。
闩锁器电路513用以根据第一同步信号S8将位PH[0]以及位PH[2]输出给多任务器电路110，其中第一同步信号S8输入至闩锁器电路513的反相输入端。闩锁器电路514用以根据第二同步信号S9将位PH[1]以及位PH[3]输出给多任务器电路120，其中第二同步信号S9输入至闩锁器电路514的反相输入端。
举例而言，若欲自第一象限切换至第二象限，代表输出频率信号CKO的当前相位为90度。于此条件下，多任务器电路511会选择输出频率信号CK[0](即具有相位领先输出频率信号CKO为90度的信号)为第一同步信号S8，并传输第一同步信号S8至闩锁器电路513的反相输入端。如此，多任务器电路110可响应于位PH[0]以及位PH[2]在一特定时间点进行切换，且该特定时间点不同于与输出频率信号CKO的当前相位相差(领先或落后)90度的时间点。换言之，在此例中，多任务器电路110不会在对应于输出频率信号CKO的当前相位相差(领先或落后)90度的时间点进行切换。
或者，若欲自第二象限切换至第三象限，代表输出频率信号CKO的当前相位为180度。于此条件下，多任务器电路512会选择输出频率信号CK[1](即具有相位领先输出频率信号CKO为90度的信号)为第二同步信号S9，并传输第二同步信号S9到闩锁器电路514的反相输入端。如此，多任务器电路120可响应于位PH[1]以及位PH[3]在一特定时间点进行切换，且该特定时间点不同于与输出频率信号CKO的当前相位相差(领先或落后)90度的时间点。换言之，在此例中，多任务器电路120不会在对应于输出频率信号CKO的当前相位相差(领先或落后)90度的时间点进行切换。
上述关于同步电路510的设置方式用于示例，且本发明并不以此为限。可用于提升信号波形准确度的同步电路510皆为本发明所涵盖的范围。
图6为根据本发明一些实施例绘制一种相位调整方法600的流程图。于操作S610，输出象限控制码以及多个相位控制位，并对多个相位控制位进行位移位以调整输出频率信号的相位。于操作S620，响应该象限控制码中的第一位与第三位输出第一频率信号与第二频率信号中的一个为第一信号，其中第一频率信号与第二频率信号的相位相差180度。于操作S630，响应该象限控制码中的第二位与第四位输出第三频率信号与第四频率信号中的一个为第二信号，其中第三频率信号与第四频率信号的相位相差180度，且第一频率信号与第三频率信号的相位相差90度。于操作S640，响应第一信号、第二信号以及多个相位控制位产生该输出频率信号。
上述多个操作之说明可参照前述各个实施例，因此不重复赘述。上述相位调整方法600的多个操作仅为示例，并非限定需依照此示例中的顺序执行。在不违背本发明的各实施例的操作方式与范围下，在相位调整方法600下的各种操作当可适当地增加、替换、省略或以不同顺序执行(例如可以是同时执行或是部分同时执行)。
综上所述，本发明一些实施例中的象限交替切换式相位内插器以及相位调整方法可利用两组2对1的多任务器电路来交替地切换象限并通过位移位来调整相位。此外，还可利用以反相器为基础的数字电路来进行实施多任务器电路与内插电路。藉此，可以有效地降低电路面积与功率消耗，并提升多任务器电路的带宽。如此一来，可使象限交替切换式相位内插器更适合应用于高速应用。
虽然本发明的实施例如上所述，然而这些实施例并非用于限定本发明，本技术领域的普通技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范畴，换言之，本发明的专利保护范围须视本申请的权利要求书所界定的范围为准。

Claims (10)

1.一种象限交替切换式相位内插器，其特征在于，所述象限交替切换式相位内插器包含：
第一多任务器电路，用以输出第一频率信号与第二频率信号中的一个为第一信号，响应象限控制码中的第一位与第三位，其中所述第一频率信号与所述第二频率信号的相位相差180度；
第二多任务器电路，用以输出第三频率信号与第四频率信号中的一个为第二信号，响应所述象限控制码中的第二位与第四位，其中所述第三频率信号与所述第四频率信号的相位相差180度，且所述第一频率信号与所述第三频率信号的相位相差90度；
相位内插器电路系统，用以产生输出频率信号，响应所述第一信号、所述第二信号以及多个相位控制位；以及
控制器电路系统，用以输出所述象限控制码以及所述多个相位控制位，并用以对所述多个相位控制位进行位移位以调整所述输出频率信号的相位。
2.如权利要求1所述的象限交替切换式相位内插器，其特征在于，所述第一信号与所述第二信号交替地被切换，以控制所述相位所对应的象限。
3.如权利要求1所述的象限交替切换式相位内插器，其特征在于，当所述相位自第一象限切换至第二象限时，所述第一多任务器电路响应所述第一位与所述第三位，且输出所述第一频率信号与所述第二频率信号中之另一个为所述第一信号；以及所述第二多任务器电路响应所述第二位与所述第四位，且维持输出所述第三频率信号与所述第四频率信号中的一个为所述第二信号。
4.如权利要求1所述的象限交替切换式相位内插器，其特征在于，在所述相位自第一象限切换至第二象限前，所述控制器电路系统更用以预测所述相位的象限切换方向。
5.如权利要求1所述的象限交替切换式相位内插器，其特征在于，所述控制器电路系统包含：
多个逻辑闸电路，用以根据第一状态信号、所述多个相位控制位中的第一相位控制位以及最后相位控制位、第一相位调整信号与第二相位调整信号产生更新信号；
周期调整电路，用以根据频率信号以及所述更新信号产生移位触发信号；
状态预测电路，用以根据所述移位触发信号更新所述第一状态信号；
第一移位寄存器电路，用以储存所述象限控制码，并用以根据所述第一相位调整信号与所述第二相位调整信号中至少一者以及所述移位触发信号对所述象限控制码进行位移位；以及
第二移位寄存器电路，用以储存所述多个相位控制位，并用以根据所述第一相位调整信号与所述第二相位调整信号中至少一者、所述第一状态信号以及所述频率信号对所述多个相位控制位进行位移位。
6.如权利要求1所述的象限交替切换式相位内插器，其特征在于，所述控制器电路系统用以依序将所述多个相位控制位中每一者自第一逻辑值切换至第二逻辑值，以调整所述相位。
7.如权利要求1所述的象限交替切换式相位内插器，其特征在于，所述多个相位控制位在所述位移位中的位变动个数为1。
8.如权利要求1所述的象限交替切换式相位内插器，其特征在于，所述控制器电路系统用以对所述象限控制码进行位移位，以将所述相位自第一象限切换至第二象限。
9.如权利要求1所述的象限交替切换式相位内插器，其特征在于，所述象限交替切换式相位内插器还包含：
同步电路，用以根据第一同步信号将所述第一位以及所述第三位输出至所述第一多任务器电路，并根据第二同步信号将所述第二位以及所述第四位输出至所述第二多任务器电路，
其中所述第一同步信号或所述第二同步信号为具有相位领先所述输出频率信号的当前相位90度的信号。
10.一种相位调整方法，其特征在于，所述相位调整方法包含：
输出象限控制码以及多个相位控制位，并对所述多个相位控制位进行位移位以调整输出频率信号的相位；
响应所述象限控制码中的第一位与第三位，输出第一频率信号与第二频率信号中的一个为第一信号，其中所述第一频率信号与所述第二频率信号的相位相差180度；
响应所述象限控制码中的第二位与第四位，输出第三频率信号与第四频率信号中的一个为第二信号，其中所述第三频率信号与所述第四频率信号的相位相差180度，且所述第一频率信号与所述第三频率信号的相位相差90度；以及
响应所述第一信号、所述第二信号以及所述多个相位控制位产生所述输出频率信号。
CN202210423043.5A 2021-10-29 2022-04-21 象限交替切换式相位内插器与相位调整方法 Pending CN116073800A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110140265 2021-10-29
TW110140265A TWI798902B (zh) 2021-10-29 2021-10-29 象限交替切換式相位內插器與相位調整方法

Publications (1)

Publication Number Publication Date
CN116073800A true CN116073800A (zh) 2023-05-05

Family

ID=86145323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210423043.5A Pending CN116073800A (zh) 2021-10-29 2022-04-21 象限交替切换式相位内插器与相位调整方法

Country Status (3)

Country Link
US (1) US11955976B2 (zh)
CN (1) CN116073800A (zh)
TW (1) TWI798902B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004038100B3 (de) * 2004-08-05 2006-04-13 Texas Instruments Deutschland Gmbh Erzeugung eines Takts mit gespreiztem Frequenzspektrum
US7389931B2 (en) * 2006-05-17 2008-06-24 Printronix, Inc. Beam-forming aperture for barcode applications
WO2013095431A1 (en) * 2011-12-21 2013-06-27 Intel Corporation Low power digital phase interpolator
US8742807B1 (en) * 2012-05-24 2014-06-03 Ambarella, Inc. Low supply voltage analog phase interpolator
US8947147B1 (en) * 2013-08-29 2015-02-03 Broadcom Corporation Apparatus for high rotation rate low I/O count phase interpolator
KR102501200B1 (ko) * 2016-02-15 2023-02-21 에스케이하이닉스 주식회사 클럭 데이터 복구 회로, 클럭 데이터 복구 방법 및 그를 포함하는 집적 회로
US11121851B2 (en) * 2019-12-28 2021-09-14 Texas Instruments Incorporated Differential sensing circuit for clock skew calibration relative to reference clock

Also Published As

Publication number Publication date
TWI798902B (zh) 2023-04-11
TW202318805A (zh) 2023-05-01
US11955976B2 (en) 2024-04-09
US20230136927A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
US5945862A (en) Circuitry for the delay adjustment of a clock signal
US7449927B2 (en) Delay locked loop circuit
EP0351779B1 (en) Phase adjusting circuit
TWI589123B (zh) 相位混合電路、及包括相位混合電路的半導體設備和半導體系統
JP5471509B2 (ja) パラレル−シリアル変換器
US7825712B2 (en) Multi-phase clock signal generating circuit having improved phase difference and a controlling method thereof
US7710171B2 (en) Delayed locked loop circuit
CN111435602A (zh) 与时钟信号同步的信号生成电路及使用其的半导体装置
KR100679261B1 (ko) 위상 인터폴레이션 회로 및 그에 따른 위상 인터폴레이션신호의 발생방법
JP2010213308A (ja) 遅延固定ループ回路の遅延ライン部及び遅延固定ループ回路におけるクロック信号の遅延固定方法
CN107046416B (zh) 占空比校正电路
US9018990B2 (en) Duty cycle tuning circuit and method thereof
KR100525096B1 (ko) Ｄｌｌ 회로
US8729943B2 (en) Phase interpolating apparatus and method
CN115149943B (zh) 分频电路
CN116073800A (zh) 象限交替切换式相位内插器与相位调整方法
JP2008067400A (ja) 信号伝送システム
EP1626501B1 (en) Variable division method and variable divider
CN112953530B (zh) 除频器电路
JP5609287B2 (ja) 遅延回路
CN113644900B (zh) 内插电路以及马达驱动电路
US11616502B2 (en) Phase interpolator and clock signal selector thereof
JP2008066940A (ja) クロック選択回路及びそれを備えたクロックデータリカバリ回路
KR20110043988A (ko) 넓은 주파수 범위에 걸쳐서 동작되고 소비 전류를 줄일 수 있는 지연 동기 루프를 갖는 반도체 메모리 장치
KR100295638B1 (ko) 디디알에스디램용 부지연회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination