CN116069701A - 一种pcie资源识别方法、装置、设备及存储介质 - Google Patents

一种pcie资源识别方法、装置、设备及存储介质 Download PDF

Info

Publication number
CN116069701A
CN116069701A CN202310140856.8A CN202310140856A CN116069701A CN 116069701 A CN116069701 A CN 116069701A CN 202310140856 A CN202310140856 A CN 202310140856A CN 116069701 A CN116069701 A CN 116069701A
Authority
CN
China
Prior art keywords
target
pcie
signal
cpu
mcio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310140856.8A
Other languages
English (en)
Inventor
王永欢
夏嵩
胡远明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nettrix Information Industry Beijing Co Ltd
Original Assignee
Nettrix Information Industry Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nettrix Information Industry Beijing Co Ltd filed Critical Nettrix Information Industry Beijing Co Ltd
Priority to CN202310140856.8A priority Critical patent/CN116069701A/zh
Publication of CN116069701A publication Critical patent/CN116069701A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Stored Programmes (AREA)

Abstract

本发明公开了一种PCIE资源识别方法、装置、设备及存储介质，包括：检测到主板中的目标CPU与扩展板PCIE Riser连接之后，通过目标CPU将目标CPU选择信号，传输至PCIE Riser；通过PCIE Riser中的信号输入端口接收目标CPU选择信号，并根据信号输入端口，获取PCIE Riser中与目标CPU对应的目标卡槽信息；根据目标CPU选择信号，确定目标CPU中PCIE信号输出端口与目标卡槽信息之间的映射关系，并将映射关系作为目标CPU对应的PCIE资源识别结果。本发明实施例的技术方案可以减少PCIE资源识别过程消耗的人力物力资源，提高PCIE资源识别结果的准确性。

Description

一种PCIE资源识别方法、装置、设备及存储介质
技术领域
本发明涉及计算机技术领域，尤其涉及一种PCIE资源识别方法、装置、设备及存储介质。
背景技术
随着服务器计算力的高速发展，服务器主板中的CPU通常会将高速串行计算机扩展总线(Peripheral Component Interconnect Express，PCIE)信号，通过PCIE信号输出端口(PCIE Port)、Cable总线以及信号输入端口，传输至扩展板(PCIE Riser)上的卡槽(PCIESlot)中，以通过PCIE Riser支持更多的PCIE设备。
图1a是现有技术中服务器主板CPU与PCIE Riser连接的示意图，其中，PCIE Riser中可以配置多个卡槽。在这种场景下，服务器需要获取CPU中PCIE Port，与对应PCIE Slot之间的映射关系，并将此映射关系作为所述CPU对应的PCIE资源识别结果，然后根据该资源识别结果进行相应的数据处理。现有技术中，CPU与PCIE Riser连接之后，需要通过人工方式获取PCIE Port与对应PCIE Slot之间的映射关系，然后根据所述映射关系对跳帽或拨码开关执行相应的操作，以使服务器根据跳帽或拨码开关的触发信号，确定PCIE资源识别结果。
但是，随着主板上CPU数量的增多，以及CPU与PCIE Riser之间的连接方式增多，服务器中需要配置的跳帽或拨码开关数量也会随之增多，由此导致PCIE资源识别过程难度较高，人力物力资源消耗较大，并且PCIE资源识别结果准确性较低。
发明内容
本发明提供了一种PCIE资源识别方法、装置、设备及存储介质，可以减少PCIE资源识别过程消耗的人力物力资源，提高PCIE资源识别结果的准确性。
根据本发明的一方面，提供了一种PCIE资源识别方法，应用于服务器中，包括：
检测到主板中的目标CPU与扩展板PCIE Riser连接之后，通过所述目标CPU将目标CPU选择信号，传输至PCIE Riser；
其中，所述主板中预先部署了多个CPU，各所述CPU通过对应的PCIE信号输出端口与PCIE Riser连接；
通过所述PCIE Riser中的信号输入端口接收目标CPU选择信号，并根据所述信号输入端口，获取PCIE Riser中与目标CPU对应的目标卡槽信息；
根据所述目标CPU选择信号，确定目标CPU中PCIE信号输出端口与目标卡槽信息之间的映射关系，并将所述映射关系作为目标CPU对应的PCIE资源识别结果。
可选的，所述主板中预先部署了多个主板连接器MCIO，所述PCIE Riser中预先部署了多个扩展连接器MCIO；所述目标CPU通过目标主板MCIO以及目标扩展MCIO与PCIERiser连接；
通过所述目标CPU将目标CPU选择信号，传输至PCIE Riser，包括：
通过所述目标主板MCIO，将目标CPU选择信号传输至目标扩展MCIO；
通过所述PCIE Riser中的信号输入端口接收目标CPU选择信号，并根据所述信号输入端口，获取PCIE Riser中与目标CPU对应的目标卡槽信息，包括：
通过所述目标扩展MCIO接收目标CPU选择信号，并根据所述目标扩展MCIO，获取PCIE Riser中与目标CPU对应的目标卡槽信息。
可选的，通过所述目标主板MCIO，将目标CPU选择信号传输至目标扩展MCIO，包括：
通过所述目标主板MCIO，将目标CPU选择信号，以及所述目标主板MCIO对应的目标地址信号，传输至目标扩展MCIO；
通过所述目标扩展MCIO接收目标CPU选择信号，包括：
通过所述目标扩展MCIO，接收目标CPU选择信号以及所述目标主板MCIO对应的目标地址信号。
可选的，所述PCIE信号输出端口中包括多个信号输出管脚；
根据所述目标CPU选择信号，确定目标CPU中PCIE信号输出端口与目标卡槽信息之间的映射关系，并将所述映射关系作为目标CPU对应的PCIE资源识别结果，包括：
根据所述目标CPU选择信号以及所述目标主板MCIO对应的目标地址信号，确定目标CPU中的目标信号输出管脚；
建立所述目标信号输出管脚与目标卡槽信息之间的映射关系，并将所述映射关系作为目标CPU对应的PCIE资源识别结果。
可选的，根据所述目标CPU选择信号以及所述目标主板MCIO对应的目标地址信号，确定目标CPU中的目标信号输出管脚，包括：
在预设的资源映射表中，获取与所述目标CPU选择信号以及目标地址信号对应的目标信号输出管脚；
其中，所述资源映射表中预先存储了不同CPU选择信号、不同主板MCIO地址信号以及信号输出管脚之间的映射关系。
可选的，根据所述目标CPU选择信号以及所述目标主板MCIO对应的目标地址信号，确定目标CPU中的目标信号输出管脚，包括：
通过目标扩展MCIO，将所述目标CPU选择信号以及目标地址信号，传输至服务器中的基板管理控制器BMC；
通过所述BMC，根据所述目标CPU选择信号以及目标地址信号，确定目标CPU中的目标信号输出管脚。
可选的，通过目标扩展MCIO，将所述目标CPU选择信号以及目标地址信号，传输至服务器中的基板管理控制器BMC，包括：
通过目标扩展MCIO，将所述目标CPU选择信号以及目标地址信号，传输至PCIERiser中的信号转换器；
通过所述信号转换器，将所述目标CPU选择信号以及目标地址信号转换为内部集成电路信号，并将所述内部集成电路信号传输至BMC。
根据本发明的另一方面，提供了一种PCIE资源识别装置，应用于服务器中，所述装置包括：
信号传输模块，用于检测到主板中的目标CPU与扩展板PCIE Riser连接之后，通过所述目标CPU将目标CPU选择信号，传输至PCIE Riser；
其中，所述主板中预先部署了多个CPU，各所述CPU通过对应的PCIE信号输出端口与PCIE Riser连接；
卡槽信息获取模块，用于通过所述PCIE Riser中的信号输入端口接收目标CPU选择信号，并根据所述信号输入端口，获取PCIE Riser中与目标CPU对应的目标卡槽信息；
资源识别模块，用于根据所述目标CPU选择信号，确定目标CPU中PCIE信号输出端口与目标卡槽信息之间的映射关系，并将所述映射关系作为目标CPU对应的PCIE资源识别结果。
根据本发明的另一方面，提供了一种电子设备，所述电子设备包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行本发明任一实施例所述的PCIE资源识别方法。
根据本发明的另一方面，提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现本发明任一实施例所述的PCIE资源识别方法。
本发明实施例提供的技术方案，通过检测到主板中的目标CPU与扩展板PCIERiser连接之后，通过所述目标CPU将目标CPU选择信号，传输至PCIE Riser，通过所述PCIERiser中的信号输入端口接收目标CPU选择信号，并根据所述信号输入端口，获取PCIERiser中与目标CPU对应的目标卡槽信息，根据所述目标CPU选择信号，确定目标CPU中PCIE信号输出端口与目标卡槽信息之间的映射关系，并将所述映射关系作为目标CPU对应的PCIE资源识别结果的技术手段，可以减少PCIE资源识别过程消耗的人力物力资源，提高PCIE资源识别结果的准确性，提高PCIE资源识别效率，提高PCIE资源识别结果的精准度，便于服务器根据资源识别结果进行后续的数据处理，便于BMC根据资源识别结果对服务器的状态进行监控，提高服务器的性能，降低信号传输成本，提高信号传输结果的可靠性。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a是现有技术中服务器主板CPU与PCIE Riser连接的结构示意图；
图1b是根据本发明实施例提供的一种PCIE资源识别方法的流程图；
图1c是根据本发明实施例提供的一种服务器主板CPU与PCIE Riser连接的结构示意图；
图2a是根据本发明实施例提供的另一种PCIE资源识别方法的流程图；
图2b是根据本发明实施例提供的另一种服务器主板CPU与PCIE Riser连接的结构示意图；
图3a是根据本发明实施例提供的另一种PCIE资源识别方法的流程图；
图3b是根据本发明实施例提供的另一种服务器主板CPU与PCIE Riser连接的结构示意图；
图4是根据本发明实施例提供的一种PCIE资源识别装置的结构示意图；
图5是实现本发明实施例的PCIE资源识别方法的电子设备的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
图1b为本发明实施例提供的一种PCIE资源识别方法的流程图，本实施例可适用于对服务器中CPU的PCIE资源进行识别情况，该方法可以由PCIE资源识别装置来执行，该PCIE资源识别装置可以采用硬件和/或软件的形式实现，该PCIE资源识别装置可配置于服务器中。如图1b所示，该方法包括：
步骤110、检测到主板中的目标CPU与扩展板PCIE Riser连接之后，通过所述目标CPU将目标CPU选择信号，传输至PCIE Riser。
在本实施例中，主板可以为服务器中的主机板，所述主板中预先部署了多个CPU，各所述CPU可以通过对应的PCIE信号输出端口(也即PCIE Port)与PCIE Riser连接。可选的，每个CPU与PCIE Riser连接之后，可以触发预设的指示信号，以使服务器通过指示信号对所述CPU的PCIE资源进行识别。
在此步骤中，可选的，如果服务器检测到目标CPU触发的指示信号，则可以确定该目标CPU与PCIE Riser完成连接，并控制该目标CPU将目标CPU选择信号，传输至PCIERiser。
其中，所述目标CPU选择信号可以为目标CPU对应的标识信号。具体的，所述目标CPU选择信号可以由两位二进制数表示，例如00、01、10或者11。
步骤120、通过所述PCIE Riser中的信号输入端口接收目标CPU选择信号，并根据所述信号输入端口，获取PCIE Riser中与目标CPU对应的目标卡槽信息。
在本实施例中，可选的，通过PCIE Riser中的信号输入端口接收到目标CPU选择信号后，可以获取所述信号输入端口的端口信息(例如端口标识或ID等)，然后根据预先存储的PCIE Riser中不同信号输入端口与卡槽(PCIE Slot)之间的对应关系，确定与该信号输入端口匹配的卡槽信息，并将所述卡槽信息作为目标CPU对应的目标卡槽信息。
步骤130、根据所述目标CPU选择信号，确定目标CPU中PCIE信号输出端口与目标卡槽信息之间的映射关系，并将所述映射关系作为目标CPU对应的PCIE资源识别结果。
在本实施例中，可选的，主板中每个CPU可以预先配置一个特定的PCIE信号输出端口。服务器可以根据目标CPU选择信号，确定该目标CPU对应的PCIE信号输出端口信息(包括端口标识或ID等)，然后建立该端口信息与目标卡槽信息之间的映射关系，并将所述映射关系作为目标CPU对应的PCIE资源识别结果。
在本实施例中，通过PCIE Riser中的信号输入端口确定目标CPU对应的目标卡槽信息，并根据目标CPU选择信号，确定目标CPU对应的PCIE信号输出端口，可以使服务器自动确定目标CPU中PCIE Port，与PCIE Riser中PCIE Slot之间的映射关系，无需通过人工方式对跳帽或拨码开关执行相应的操作，由此可以实现CPU的PCIE资源自动识别，减少PCIE资源识别过程消耗的人力物力资源，提高PCIE资源识别结果的准确性。
本发明实施例提供的技术方案，通过检测到主板中的目标CPU与扩展板PCIERiser连接之后，通过所述目标CPU将目标CPU选择信号，传输至PCIE Riser，通过所述PCIERiser中的信号输入端口接收目标CPU选择信号，并根据所述信号输入端口，获取PCIERiser中与目标CPU对应的目标卡槽信息，根据所述目标CPU选择信号，确定目标CPU中PCIE信号输出端口与目标卡槽信息之间的映射关系，并将所述映射关系作为目标CPU对应的PCIE资源识别结果的技术手段，可以减少PCIE资源识别过程消耗的人力物力资源，提高PCIE资源识别结果的准确性。
在上述实施例的基础上，所述主板中预先部署了多个主板连接器(Mini CoolEdge Input/Output，MCIO)，所述PCIE Riser中预先部署了多个扩展MCIO；所述目标CPU通过目标主板MCIO以及目标扩展MCIO与PCIE Riser连接。
其中，主板MCIO可以为服务器主板上部署的PCIE信号连接器，扩展MCIO可以为PCIE Riser上部署的PCIE信号连接器。目标主板MCIO可以为主板上与目标CPU连接的MCIO，目标扩展MCIO可以为PCIE Riser上与目标主板MCIO连接的MCIO。
在一个具体的实施例中，图1c可以为本实施例中一种服务器主板CPU与PCIERiser连接的示意图，如图1c所示，CPU可以将PCIE信号经由主板MCIO、扩展MCIO以及Cable总线，传输至PCIE Riser上的卡槽中。可选的，CPU中的PCIE Port最多可以支持16位PCIE信号，MCIO可以支持8位PCIE信号，当PCIE Port输出的信号位数超过8位时，可以将PCIE Port与多个MCIO进行连接。
在一个具体的实施方式中，通过所述目标CPU将目标CPU选择信号，传输至PCIERiser，包括：通过所述目标主板MCIO，将目标CPU选择信号传输至目标扩展MCIO；通过所述PCIE Riser中的信号输入端口接收目标CPU选择信号，并根据所述信号输入端口，获取PCIERiser中与目标CPU对应的目标卡槽信息，包括：通过所述目标扩展MCIO接收目标CPU选择信号，并根据所述目标扩展MCIO，获取PCIE Riser中与目标CPU对应的目标卡槽信息。
在本实施例中，可选的，PCIE Riser中每个扩展MCIO可以与每个卡槽一一对应，通过目标扩展MCIO接收到目标CPU选择信号后，可以根据预先存储的各扩展MCIO与卡槽之间的对应关系，确定与该目标扩展MCIO对应的卡槽信息，并将所述卡槽信息作为目标CPU对应的目标卡槽信息。
这样设置的好处在于，由于MCIO具备信号传输效率高且传输结果可靠性高的优点，通过MCIO传输CPU的PCIE信号以及CPU选择信号，一方面可以提高PCIE信号的传输效率，另一方面可以提高PCIE资源识别效率，以及PCIE资源识别结果的准确性。
图2a为本发明实施例提供的另一种PCIE资源识别方法的流程图，如图2a所示，该方法包括：
步骤210、检测到主板中的目标CPU与扩展板PCIE Riser连接之后，通过所述目标主板MCIO，将目标CPU选择信号，以及所述目标主板MCIO对应的目标地址信号，传输至目标扩展MCIO。
在本实施例中，可选的，主板中每个CPU可以预先配置多个PCIE信号输出端口，每个PCIE信号输出端口中包括多个信号输出管脚。在检测到目标CPU与扩展板PCIE Riser连接之后，可以通过目标CPU将目标CPU选择信号传输至目标主板MCIO，并由目标主板MCIO将目标CPU选择信号，以及目标主板MCIO对应的目标地址信号，传输至目标扩展MCIO。
其中，所述目标地址信号可以为目标主板MCIO对应的标识信号。具体的，所述目标地址信号可以由三位二进制数表示，例如000、001、010、011或100等。
步骤220、通过所述目标扩展MCIO，接收目标CPU选择信号以及所述目标主板MCIO对应的目标地址信号，并根据所述目标扩展MCIO，获取PCIE Riser中与目标CPU对应的目标卡槽信息。
在本实施例中，每个主板MCIO可以对应CPU中多个特定信号输出管脚，通过目标主板MCIO将CPU选择信号以及目标地址信号，共同传输至目标扩展MCIO，可以使服务器准确获取目标CPU输出PCIE信号的管脚信息，由此提高PCIE资源识别结果的精准度。
步骤230、根据所述目标CPU选择信号以及所述目标主板MCIO对应的目标地址信号，确定目标CPU中的目标信号输出管脚。
在本实施例中，可选的，可以根据目标CPU选择信号定位与PCIE Riser连接的目标CPU，然后根据目标地址信号，以及不同主板MCIO与信号输出管脚之间的对应关系，确定目标CPU中用于输出PCIE信号的管脚(也即目标信号输出管脚)。
在一个具体的实施例中，图2b可以为本实施例中一种服务器主板CPU与PCIERiser连接的结构示意图，如图2b所示，主板上可以部署多个CPU(例如CPU0、CPU1、CPU2等)，每个CPU上可以配置多个PCIE Port，每个PCIE Port中可以包括16个信号输出管脚(图2b中未示出)，这16个信号输出管脚可以为Lane0、Lane1、Lane2、Lane3……Lane15。
在本实施例的一个实施方式中，根据所述目标CPU选择信号以及所述目标主板MCIO对应的目标地址信号，确定目标CPU中的目标信号输出管脚，包括：在预设的资源映射表中，获取与所述目标CPU选择信号以及目标地址信号对应的目标信号输出管脚；其中，所述资源映射表中预先存储了不同CPU选择信号、不同主板MCIO地址信号以及信号输出管脚之间的映射关系。
在一个具体的实施例中，所述资源映射表可以如表1所示，表1中CPU_SEL表示CPU选择信号，MCIO_ADD表示MCIO的地址信号，PCIe Port表示信号输出管脚。以图2b中的结构图为例，假设目标CPU选择信号为01，目标主板MCIO对应的目标地址信号000，则可以确定目标信号输出管脚为CPU1第一个PCIE Port中的Lane0-7。假设目标CPU选择信号为01，目标主板MCIO对应的目标地址信号001，则可以确定目标信号输出管脚为CPU1第一个PCIE Port中的Lane8-15。假设目标CPU选择信号为01，目标主板MCIO对应的目标地址信号011，则可以确定目标信号输出管脚为CPU1第二个PCIE Port中的Lane8-15。
这样设置的好处在于，通过预先构建资源映射表，可以根据目标CPU选择信号以及目标地址信号，快速确定目标信号输出管脚，由此可以提高PCIE资源识别效率。
步骤240、建立所述目标信号输出管脚与目标卡槽信息之间的映射关系，并将所述映射关系作为目标CPU对应的PCIE资源识别结果。
这样设置的好处在于，通过将目标信号输出管脚与目标卡槽信息之间的映射关系，作为目标CPU的PCIE资源识别结果，可以提高PCIE资源识别结果的精准度，便于服务器根据所述资源识别结果进行后续的数据处理。
本发明实施例提供的技术方案，通过检测到主板中的目标CPU与PCIE Riser连接之后，通过目标主板MCIO将目标CPU选择信号，以及目标主板MCIO对应的目标地址信号，传输至目标扩展MCIO，通过目标扩展MCIO接收目标CPU选择信号以及目标地址信号，并根据目标扩展MCIO，获取PCIE Riser中与目标CPU对应的目标卡槽信息，根据目标CPU选择信号以及目标地址信号确定目标CPU中的目标信号输出管脚，建立目标信号输出管脚与目标卡槽信息之间的映射关系，并将映射关系作为目标CPU对应的PCIE资源识别结果的技术手段，可以减少PCIE资源识别过程消耗的人力物力资源，提高PCIE资源识别结果的准确性。
表1
Figure BDA0004089343700000121
Figure BDA0004089343700000131
图3a为本发明实施例提供的另一种PCIE资源识别方法的流程图，如图3a所示，该方法包括：
步骤310、检测到主板中的目标CPU与扩展板PCIE Riser连接之后，通过所述目标主板MCIO，将目标CPU选择信号，以及所述目标主板MCIO对应的目标地址信号，传输至目标扩展MCIO。
步骤320、通过所述目标扩展MCIO，接收目标CPU选择信号以及所述目标主板MCIO对应的目标地址信号，并根据所述目标扩展MCIO，获取PCIE Riser中与目标CPU对应的目标卡槽信息。
步骤330、通过目标扩展MCIO，将所述目标CPU选择信号以及目标地址信号，传输至服务器中的基板管理控制器(Baseboard Management Controller，BMC)。
在本实施例中，所述BMC可以为服务器的基本核心功能子系统，负责服务器的硬件状态管理、操作系统管理、健康状态管理、功耗管理等核心功能。
在本实施例的一个实施方式中，通过目标扩展MCIO，将所述目标CPU选择信号以及目标地址信号，传输至服务器中的基板管理控制器BMC，包括：通过目标扩展MCIO，将所述目标CPU选择信号以及目标地址信号，传输至PCIE Riser中的信号转换器；通过所述信号转换器，将所述目标CPU选择信号以及目标地址信号转换为内部集成电路信号，并将所述内部集成电路信号传输至BMC。
在一个具体的实施例中，图3b可以为本实施例中一种服务器主板CPU与PCIERiser连接的结构示意图。如图3b所示，扩展MCIO接收到CPU选择信号以及地址信号后，可以将CPU选择信号以及地址信号传输至信号转换器PCA9555，并通过PCA9555将CPU选择信号以及地址信号转换为内部集成电路(Inter-Integrated Circuit，I2C)信号，并将I2C信号传输至主板上的BMC。
这样设置的好处在于，通过将目标CPU选择信号以及目标地址信号转换为I2C信号，可以降低信号传输成本，提高信号传输结果的可靠性。
步骤340、通过所述BMC，根据所述目标CPU选择信号以及目标地址信号，确定目标CPU中的目标信号输出管脚。
在此步骤中，可选的，BMC可以根据PCA9555传输的I2C信号，确定目标CPU中的目标信号输出管脚。
这样设置的好处在于，通过BMC确定目标CPU中的目标信号输出管脚，一方面可以提高PCIE资源识别效率，另一方面可以便于BMC根据资源识别结果对服务器的状态进行监控，由此提高服务器的性能。
步骤350、建立所述目标信号输出管脚与目标卡槽信息之间的映射关系，并将所述映射关系作为目标CPU对应的PCIE资源识别结果。
在本实施例中，可选的，可以通过目标扩展MCIO将目标卡槽信息发送至BMC，通过BMC建立目标信号输出管脚与目标卡槽信息之间的映射关系，并将所述映射关系作为目标CPU对应的PCIE资源识别结果。
本发明实施例提供的技术方案，通过检测到主板中的目标CPU与扩展板PCIERiser连接之后，通过所述目标主板MCIO，将目标CPU选择信号，以及所述目标主板MCIO对应的目标地址信号，传输至目标扩展MCIO，通过所述目标扩展MCIO，接收目标CPU选择信号以及所述目标主板MCIO对应的目标地址信号，并根据所述目标扩展MCIO，获取PCIE Riser中与目标CPU对应的目标卡槽信息，通过目标扩展MCIO，将所述目标CPU选择信号以及目标地址信号，传输至服务器中的BMC，通过所述BMC，根据所述目标CPU选择信号以及目标地址信号，确定目标CPU中的目标信号输出管脚，建立所述目标信号输出管脚与目标卡槽信息之间的映射关系，并将所述映射关系作为目标CPU对应的PCIE资源识别结果的技术手段，可以减少PCIE资源识别过程消耗的人力物力资源，提高PCIE资源识别结果的准确性。
图4为本发明实施例提供的一种PCIE资源识别装置的结构示意图，所述装置应用于服务器中，如图4所示，该装置包括：信号传输模块410、卡槽信息获取模块420和资源识别模块430。
其中，信号传输模块410，用于检测到主板中的目标CPU与扩展板PCIE Riser连接之后，通过所述目标CPU将目标CPU选择信号，传输至PCIE Riser；
其中，所述主板中预先部署了多个CPU，各所述CPU通过对应的PCIE信号输出端口与PCIE Riser连接；
卡槽信息获取模块420，用于通过所述PCIE Riser中的信号输入端口接收目标CPU选择信号，并根据所述信号输入端口，获取PCIE Riser中与目标CPU对应的目标卡槽信息；
资源识别模块430，用于根据所述目标CPU选择信号，确定目标CPU中PCIE信号输出端口与目标卡槽信息之间的映射关系，并将所述映射关系作为目标CPU对应的PCIE资源识别结果。
本发明实施例提供的技术方案，通过检测到主板中的目标CPU与扩展板PCIERiser连接之后，通过所述目标CPU将目标CPU选择信号，传输至PCIE Riser，通过所述PCIERiser中的信号输入端口接收目标CPU选择信号，并根据所述信号输入端口，获取PCIERiser中与目标CPU对应的目标卡槽信息，根据所述目标CPU选择信号，确定目标CPU中PCIE信号输出端口与目标卡槽信息之间的映射关系，并将所述映射关系作为目标CPU对应的PCIE资源识别结果的技术手段，可以减少PCIE资源识别过程消耗的人力物力资源，提高PCIE资源识别结果的准确性。
在上述实施例的基础上，所述主板中预先部署了多个主板连接器MCIO，所述PCIERiser中预先部署了多个扩展连接器MCIO；所述目标CPU通过目标主板MCIO以及目标扩展MCIO与PCIE Riser连接；所述PCIE信号输出端口中包括多个信号输出管脚。
信号传输模块410包括：
选择信号传输单元，用于通过所述目标主板MCIO，将目标CPU选择信号传输至目标扩展MCIO；
地址信号传输单元，用于通过所述目标主板MCIO，将目标CPU选择信号，以及所述目标主板MCIO对应的目标地址信号，传输至目标扩展MCIO。
卡槽信息获取模块420包括：
选择信号接收单元，用于通过所述目标扩展MCIO接收目标CPU选择信号，并根据所述目标扩展MCIO，获取PCIE Riser中与目标CPU对应的目标卡槽信息；
地址信号接收单元，用于通过所述目标扩展MCIO，接收目标CPU选择信号以及所述目标主板MCIO对应的目标地址信号。
资源识别模块430包括：
目标管脚确定单元，用于根据所述目标CPU选择信号以及所述目标主板MCIO对应的目标地址信号，确定目标CPU中的目标信号输出管脚；
关系建立单元，用于建立所述目标信号输出管脚与目标卡槽信息之间的映射关系，并将所述映射关系作为目标CPU对应的PCIE资源识别结果；
查表单元，用于在预设的资源映射表中，获取与所述目标CPU选择信号以及目标地址信号对应的目标信号输出管脚；
其中，所述资源映射表中预先存储了不同CPU选择信号、不同主板MCIO地址信号以及信号输出管脚之间的映射关系；
扩展MCIO处理单元，用于通过目标扩展MCIO，将所述目标CPU选择信号以及目标地址信号，传输至服务器中的基板管理控制器BMC；
BMC处理单元，用于通过所述BMC，根据所述目标CPU选择信号以及目标地址信号，确定目标CPU中的目标信号输出管脚；
信号转换单元，用于通过目标扩展MCIO，将所述目标CPU选择信号以及目标地址信号，传输至PCIE Riser中的信号转换器；通过所述信号转换器，将所述目标CPU选择信号以及目标地址信号转换为内部集成电路信号，并将所述内部集成电路信号传输至BMC。
上述装置可执行本发明前述所有实施例所提供的方法，具备执行上述方法相应的功能模块和有益效果。未在本发明实施例中详尽描述的技术细节，可参见本发明前述所有实施例所提供的方法。
图5示出了可以用来实施本发明的实施例的电子设备10的结构示意图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备(如头盔、眼镜、手表等)和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本发明的实现。
如图5所示，电子设备10包括至少一个处理器11，以及与至少一个处理器11通信连接的存储器，如只读存储器(ROM)12、随机访问存储器(RAM)13等，其中，存储器存储有可被至少一个处理器执行的计算机程序，处理器11可以根据存储在只读存储器(ROM)12中的计算机程序或者从存储单元18加载到随机访问存储器(RAM)13中的计算机程序，来执行各种适当的动作和处理。在RAM 13中，还可存储电子设备10操作所需的各种程序和数据。处理器11、ROM 12以及RAM 13通过总线14彼此相连。输入/输出(I/O)接口15也连接至总线14。
电子设备10中的多个部件连接至I/O接口15，包括：输入单元16，例如键盘、鼠标等；输出单元17，例如各种类型的显示器、扬声器等；存储单元18，例如磁盘、光盘等；以及通信单元19，例如网卡、调制解调器、无线通信收发机等。通信单元19允许电子设备10通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
处理器11可以是各种具有处理和计算能力的通用和/或专用处理组件。处理器11的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的处理器、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。处理器11执行上文所描述的各个方法和处理，例如PCIE资源识别方法。
在一些实施例中，PCIE资源识别方法可被实现为计算机程序，其被有形地包含于计算机可读存储介质，例如存储单元18。在一些实施例中，计算机程序的部分或者全部可以经由ROM 12和/或通信单元19而被载入和/或安装到电子设备10上。当计算机程序加载到RAM 13并由处理器11执行时，可以执行上文描述的PCIE资源识别方法的一个或多个步骤。备选地，在其他实施例中，处理器11可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行PCIE资源识别方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本发明的方法的计算机程序可以采用一个或多个编程语言的任何组合来编写。这些计算机程序可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器，使得计算机程序当由处理器执行时使流程图和/或框图中所规定的功能/操作被实施。计算机程序可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本发明的上下文中，计算机可读存储介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的计算机程序。计算机可读存储介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。备选地，计算机可读存储介质可以是机器可读信号介质。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互，可以在电子设备上实施此处描述的系统和技术，该电子设备具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给电子设备。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)、区块链网络和互联网。
计算系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，又称为云计算服务器或云主机，是云计算服务体系中的一项主机产品，以解决了传统物理主机与VPS服务中，存在的管理难度大，业务扩展性弱的缺陷。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种PCIE资源识别方法，其特征在于，应用于服务器，所述方法包括：
检测到主板中的目标CPU与扩展板PCIE Riser连接之后，通过所述目标CPU将目标CPU选择信号，传输至PCIE Riser；
其中，所述主板中预先部署了多个CPU，各所述CPU通过对应的PCIE信号输出端口与PCIE Riser连接；
通过所述PCIE Riser中的信号输入端口接收目标CPU选择信号，并根据所述信号输入端口，获取PCIE Riser中与目标CPU对应的目标卡槽信息；
根据所述目标CPU选择信号，确定目标CPU中PCIE信号输出端口与目标卡槽信息之间的映射关系，并将所述映射关系作为目标CPU对应的PCIE资源识别结果。
2.根据权利要求1所述的方法，其特征在于，所述主板中预先部署了多个主板连接器MCIO，所述PCIE Riser中预先部署了多个扩展连接器MCIO；所述目标CPU通过目标主板MCIO以及目标扩展MCIO与PCIE Riser连接；
通过所述目标CPU将目标CPU选择信号，传输至PCIE Riser，包括：
通过所述目标主板MCIO，将目标CPU选择信号传输至目标扩展MCIO；
通过所述PCIE Riser中的信号输入端口接收目标CPU选择信号，并根据所述信号输入端口，获取PCIE Riser中与目标CPU对应的目标卡槽信息，包括：
通过所述目标扩展MCIO接收目标CPU选择信号，并根据所述目标扩展MCIO，获取PCIERiser中与目标CPU对应的目标卡槽信息。
3.根据权利要求2所述的方法，其特征在于，通过所述目标主板MCIO，将目标CPU选择信号传输至目标扩展MCIO，包括：
通过所述目标主板MCIO，将目标CPU选择信号，以及所述目标主板MCIO对应的目标地址信号，传输至目标扩展MCIO；
通过所述目标扩展MCIO接收目标CPU选择信号，包括：
通过所述目标扩展MCIO，接收目标CPU选择信号以及所述目标主板MCIO对应的目标地址信号。
4.根据权利要求3所述的方法，其特征在于，所述PCIE信号输出端口中包括多个信号输出管脚；
根据所述目标CPU选择信号，确定目标CPU中PCIE信号输出端口与目标卡槽信息之间的映射关系，并将所述映射关系作为目标CPU对应的PCIE资源识别结果，包括：
根据所述目标CPU选择信号以及所述目标主板MCIO对应的目标地址信号，确定目标CPU中的目标信号输出管脚；
建立所述目标信号输出管脚与目标卡槽信息之间的映射关系，并将所述映射关系作为目标CPU对应的PCIE资源识别结果。
5.根据权利要求4所述的方法，其特征在于，根据所述目标CPU选择信号以及所述目标主板MCIO对应的目标地址信号，确定目标CPU中的目标信号输出管脚，包括：
在预设的资源映射表中，获取与所述目标CPU选择信号以及目标地址信号对应的目标信号输出管脚；
其中，所述资源映射表中预先存储了不同CPU选择信号、不同主板MCIO地址信号以及信号输出管脚之间的映射关系。
6.根据权利要求4所述的方法，其特征在于，根据所述目标CPU选择信号以及所述目标主板MCIO对应的目标地址信号，确定目标CPU中的目标信号输出管脚，包括：
通过目标扩展MCIO，将所述目标CPU选择信号以及目标地址信号，传输至服务器中的基板管理控制器BMC；
通过所述BMC，根据所述目标CPU选择信号以及目标地址信号，确定目标CPU中的目标信号输出管脚。
7.根据权利要求6所述的方法，其特征在于，通过目标扩展MCIO，将所述目标CPU选择信号以及目标地址信号，传输至服务器中的基板管理控制器BMC，包括：
通过目标扩展MCIO，将所述目标CPU选择信号以及目标地址信号，传输至PCIE Riser中的信号转换器；
通过所述信号转换器，将所述目标CPU选择信号以及目标地址信号转换为内部集成电路信号，并将所述内部集成电路信号传输至BMC。
8.一种PCIE资源识别装置，其特征在于，应用于服务器，所述装置包括：
信号传输模块，用于检测到主板中的目标CPU与扩展板PCIE Riser连接之后，通过所述目标CPU将目标CPU选择信号，传输至PCIE Riser；
其中，所述主板中预先部署了多个CPU，各所述CPU通过对应的PCIE信号输出端口与PCIE Riser连接；
卡槽信息获取模块，用于通过所述PCIE Riser中的信号输入端口接收目标CPU选择信号，并根据所述信号输入端口，获取PCIE Riser中与目标CPU对应的目标卡槽信息；
资源识别模块，用于根据所述目标CPU选择信号，确定目标CPU中PCIE信号输出端口与目标卡槽信息之间的映射关系，并将所述映射关系作为目标CPU对应的PCIE资源识别结果。
9.一种电子设备，其特征在于，所述电子设备包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-7中任一项所述的PCIE资源识别方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现权利要求1-7中任一项所述的PCIE资源识别方法。
CN202310140856.8A 2023-02-15 2023-02-15 一种pcie资源识别方法、装置、设备及存储介质 Pending CN116069701A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310140856.8A CN116069701A (zh) 2023-02-15 2023-02-15 一种pcie资源识别方法、装置、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310140856.8A CN116069701A (zh) 2023-02-15 2023-02-15 一种pcie资源识别方法、装置、设备及存储介质

Publications (1)

Publication Number Publication Date
CN116069701A true CN116069701A (zh) 2023-05-05

Family

ID=86176733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310140856.8A Pending CN116069701A (zh) 2023-02-15 2023-02-15 一种pcie资源识别方法、装置、设备及存储介质

Country Status (1)

Country Link
CN (1) CN116069701A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117667818A (zh) * 2024-01-31 2024-03-08 苏州元脑智能科技有限公司 信号传输结构、服务器以及信号传输方法
CN117978811B (zh) * 2024-03-29 2024-05-31 苏州元脑智能科技有限公司 映射关系的确定方法及系统、存储介质及电子装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117667818A (zh) * 2024-01-31 2024-03-08 苏州元脑智能科技有限公司 信号传输结构、服务器以及信号传输方法
CN117667818B (zh) * 2024-01-31 2024-05-14 苏州元脑智能科技有限公司 信号传输结构、服务器以及信号传输方法
CN117978811B (zh) * 2024-03-29 2024-05-31 苏州元脑智能科技有限公司 映射关系的确定方法及系统、存储介质及电子装置

Similar Documents

Publication Publication Date Title
CN111901164A (zh) Ocp nic网卡的适配控制方法、装置、设备及系统
CN116069701A (zh) 一种pcie资源识别方法、装置、设备及存储介质
CN110764585A (zh) 一种通用的独立bmc板卡
CN116306408B (zh) 片上系统soc的验证环境确定方法、装置、设备和存储介质
CN109542198B (zh) 一种控制pcie卡上电的方法及设备
CN117009283A (zh) 一种多核多芯片数据处理方法、装置、芯片及存储介质
CN116545905A (zh) 一种服务健康检测方法、装置、电子设备及存储介质
CN115955518A (zh) 主从设备间通讯的通讯转换方法、装置及存储介质
CN116701168A (zh) 一种外设接口测试方法、装置、设备及存储介质
CN112615739B (zh) 一种多主机应用环境下ocp3.0网卡的适配方法及系统
US10585833B1 (en) Flexible PCIe topology
CN111552617A (zh) NAND Flash的温度获取方法、装置、计算机设备及存储介质
US20050086561A1 (en) Testing device
CN114780470B (zh) 云手机管理系统、方法、装置、电子设备和可读存储介质
CN114489851B (zh) 内存芯片的启动方法、装置、计算机设备及存储介质
CN116016176A (zh) 一种数据中心设备的自动分配方法及装置
CN117806702A (zh) 一种目标软件的获取方法、装置、电子设备及存储介质
CN116974957A (zh) 系统保护电路、芯片系统、复位方法、设备及存储介质
CN117439975A (zh) 设备主板的地址确定方法、装置、电子设备及存储介质
CN117193726A (zh) 一种软件的并行设计方法、装置、电子设备以及介质
CN117573170A (zh) 一种cpld更新方法、装置、电子设备及存储介质
CN117033029A (zh) 一种数据传输方法、装置、设备及介质
CN116303071A (zh) 一种接口测试方法、装置、电子设备及存储介质
CN117608779A (zh) 调度周期确定方法、装置、设备及介质
CN117216145A (zh) 数据存储方法、装置、设备及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination