CN116069259A - 一种读写控制方法、装置、设备及存储介质 - Google Patents

一种读写控制方法、装置、设备及存储介质 Download PDF

Info

Publication number
CN116069259A
CN116069259A CN202310182498.7A CN202310182498A CN116069259A CN 116069259 A CN116069259 A CN 116069259A CN 202310182498 A CN202310182498 A CN 202310182498A CN 116069259 A CN116069259 A CN 116069259A
Authority
CN
China
Prior art keywords
register
read
write
module
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310182498.7A
Other languages
English (en)
Inventor
薄振桐
魏子重
赵鑫鑫
姜凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Inspur Science Research Institute Co Ltd
Original Assignee
Shandong Inspur Science Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Inspur Science Research Institute Co Ltd filed Critical Shandong Inspur Science Research Institute Co Ltd
Priority to CN202310182498.7A priority Critical patent/CN116069259A/zh
Publication of CN116069259A publication Critical patent/CN116069259A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本申请公开了一种读写控制方法、装置、设备及存储介质，涉及PSRAM读写控制领域，包括：利用读识别寄存器模块读取相应的识别寄存器中保存的信息，以对Infineon S27KS0642存储器进行验证；在验证成功后根据读写寄存器模块读取相应的寄存器中保存的信息和/或将待写入信息写入相应的寄存器中；利用读写存储器模块并基于三段式状态机和数据端口进行命令地址信息的读写操作，并基于命令地址信息对存储空间或寄存器空间执行相应的数据读写操作；基于仿真测试模块测试存储器的读写功能。本申请对Infineon S27KS0642存储器设置了完整的初始化和读写控制过程，并通过采用三段式状态机降低代码编写维护的复杂度。

Description

一种读写控制方法、装置、设备及存储介质
技术领域
本发明涉及PSRAM读写控制领域，特别涉及一种读写控制方法、装置、设备及存储介质。
背景技术
Infineon品牌的S27KS0642的存储器是一款基于PARAM(Pseudo Static RandomAccess Memory，伪静态随机存取存储器)的存储器，PSRAM具有SRAM(Static RandomAccess Memory，静态随机存取存储器)的接口协议：给出地址、读写指令，即可以实现数据的存取；相比DRAM(Dynamic Random Access Memory，动态随机存取存储器)的实现，它不需要复杂的Memory Controller(内存控制器)来控制内存单元去定期刷新数据，但是它的内核架构却是DRAM架构。传统的SRAM是由6个晶体管构成一个存储cell，而PSRAM则是由1个晶体管+一个电容构成一个存储cell，因此PSRAM可以实现较大的存储容量。而现有的对Infineon品牌的S27KS0642的存储器的读写控制方法代码较为复杂，代码维护难度高。
发明内容
有鉴于此，本发明的目的在于提供一种读写控制方法、装置、设备及存储介质，能够为Infineon S27KS0642存储器设置完整的初始化过程以及读写控制过程，并通过采用三段式状态机降低代码编写和维护的复杂度。其具体方案如下：
第一方面，本申请提供了一种读写控制方法，应用于Infineon S27KS0642存储器，包括：
利用本地的读识别寄存器模块读取相应的识别寄存器中保存的识别信息，以对所述Infineon S27KS0642存储器进行验证；
在验证成功后，根据本地的读写寄存器模块读取相应的寄存器中保存的寄存器信息和/或将待写入寄存器信息写入相应的寄存器中；
利用本地的读写存储器模块并基于三段式状态机和数据端口进行命令地址信息的读写操作，并基于所述命令地址信息对存储空间或寄存器空间执行相应的读数据或写数据操作；
基于本地的仿真测试模块进行仿真测试，以测试所述Infineon S27KS0642存储器的读写功能。
可选的，所述读识别寄存器模块包括第一读识别寄存器模块和第二读识别寄存器模块，所述识别寄存器包括第一识别寄存器和第二识别寄存器，并且均为只读寄存器；所述识别信息包括制造商信息、存储器类型、行地址和列地址的范围。
可选的，所述根据本地的读写寄存器模块读取相应的寄存器中保存的寄存器信息，包括：
根据本地的读寄存器模块读取相应的寄存器中保存的寄存器信息；所述读寄存器模块包括第一读寄存器模块和第二读寄存器模块；所述寄存器包括第一寄存器和第二寄存器。
可选的，根据本地的读写寄存器模块将待写入寄存器信息写入相应的寄存器中，包括：
根据本地的第一写寄存器模块将第一待写入寄存器信息写入所述第一寄存器中；所述第一待写入寄存器信息包括低功耗模式使能、驱动电阻大小、预留信息、初始化延时长度、附加延时长度、地址跳变类型选择和突发读写的长度。
可选的，根据本地的读写寄存器模块将待写入寄存器信息写入相应的寄存器中，包括：
根据本地的第二写寄存器模块将第二待写入寄存器信息写入所述第二寄存器中；所述第二待写入寄存器信息包括预留信息、时钟类型选择、存储器刷新模式和存储器刷新时间。
可选的，所述利用本地的读写存储器模块并基于三段式状态机和数据端口进行命令地址信息的读写操作的过程中，还包括：
判断RWDS信号是否为高电平；
若所述RWDS信号为高电平时，则基于初始化延时长度和附加延时长度设置第一延时长度，以利用所述第一延时长度并基于所述命令地址信息对存储空间或寄存器空间执行相应的读数据或写数据操作；
若所述RWDS信号为低电平时，则基于所述初始化延时长度设置第二延时长度，以利用所述第二延时长度并基于所述命令地址信息对存储空间或寄存器空间执行相应的读数据或写数据操作。
可选的，所述基于所述命令地址信息对存储空间或寄存器空间执行相应的读数据或写数据操作，包括：
基于所述命令地址信息确定数据操作类型；
若所述数据操作类型为读数据操作，则将所述RWDS信号作为时钟，以触发基于所述命令地址信息对存储空间或寄存器空间执行相应的读数据操作的步骤；
若所述数据操作类型为写数据操作，则将所述RWDS信号作为数据有效信号，以触发基于所述命令地址信息对存储空间或寄存器空间执行相应的写数据操作的步骤。
第二方面，本申请提供了一种读写控制装置，应用于Infineon S27KS0642存储器，包括：
识别寄存器读取模块，用于利用本地的读识别寄存器模块读取相应的识别寄存器中保存的识别信息，以对所述Infineon S27KS0642存储器进行验证；
寄存器读写模块，用于在验证成功后，根据本地的读写寄存器模块读取相应的寄存器中保存的寄存器信息和/或将待写入寄存器信息写入相应的寄存器中；
存储器读写模块，用于利用本地的读写存储器模块并基于三段式状态机和数据端口进行命令地址信息的读写操作，并基于所述命令地址信息对存储空间或寄存器空间执行相应的读数据或写数据操作；
仿真测试模块，用于基于本地的仿真测试模块进行仿真测试，以测试所述Infineon S27KS0642存储器的读写功能。
第三方面，本申请提供了一种电子设备，包括：
存储器，用于保存计算机程序；
处理器，用于执行所述计算机程序以实现前述的读写控制方法。
第四方面，本申请提供了一种计算机可读存储介质，用于保存计算机程序，所述计算机程序被处理器执行时实现前述的读写控制方法。
本申请中，利用本地的读识别寄存器模块读取相应的识别寄存器中保存的识别信息，以对所述Infineon S27KS0642存储器进行验证；在验证成功后，根据本地的读写寄存器模块读取相应的寄存器中保存的寄存器信息和/或将待写入寄存器信息写入相应的寄存器中；利用本地的读写存储器模块并基于三段式状态机和数据端口进行命令地址信息的读写操作，并基于所述命令地址信息对存储空间或寄存器空间执行相应的读数据或写数据操作；基于本地的仿真测试模块进行仿真测试，以测试所述Infineon S27KS0642存储器的读写功能。由此可见，本申请通过设置读识别寄存器模块、读写寄存器模块、读写存储器模块以及仿真测试模块对Infineon品牌的S27KS0642存储器设置了完整了验证过程、初始化过程、读写控制过程和整个设计的仿真测试过程，并通过采用三段式状态机，可以清晰完整的显示出状态机的结构，以及可以清晰的将状态图转化为verilog代码，从而实现代码清晰以及对代码的编写维护复杂度低的效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请公开的一种读写控制方法流程图；
图2为本申请公开的一种具体的读写控制方法流程图；
图3为本申请公开的一种读写控制装置结构示意图；
图4为本申请公开的一种电子设备结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
现有技术中，对于Infineon品牌的S27KS0642的存储器的读写控制方法，所涉及的代码较为复杂，且代码维护难度高。为此，本申请提供了一种读写控制方法，对InfineonS27KS0642存储器设置了完整的初始化和读写控制过程，并通过采用三段式状态机降低代码编写维护的复杂度。
参见图1所示，本发明实施例公开了一种读写控制方法，应用于InfineonS27KS0642存储器，包括：
步骤S11、利用本地的读识别寄存器模块读取相应的识别寄存器中保存的识别信息，以对Infineon S27KS0642存储器进行验证。
本实施例中，读识别寄存器模块包括第一读识别寄存器模块和第二读识别寄存器模块，所述识别寄存器(ID，Identification Register)包括第一识别寄存器ID0和第二识别寄存器ID1，并且均为只读寄存器；所述识别信息包括制造商信息、存储器类型、行地址和列地址的范围。可以理解的是，利用本地的第一读识别寄存器模块读取第一识别寄存器ID0中保存的识别信息，以及利用本地的第二读识别寄存器模块读取第二识别寄存器ID1中保存的识别信息，以对Infineon S27KS0642存储器进行验证。
步骤S12、在验证成功后，根据本地的读写寄存器模块读取相应的寄存器中保存的寄存器信息和/或将待写入寄存器信息写入相应的寄存器中。
本实施例中，本地的读写寄存器模块包括读寄存器模块和写寄存器模块。对于读寄存器模块，根据本地的读寄存器模块读取相应的寄存器中保存的寄存器信息；其中，上述读寄存器模块包括第一读寄存器模块和第二读寄存器模块；上述寄存器包括第一寄存器register0和第二寄存器register1。具体的，根据本地的第一读寄存器模块读取第一寄存器register0中保存的寄存器信息，以及根据本地的第二读寄存器模块读取第二寄存器register1中保存的寄存器信息。
本实施例中，对于读写寄存器模块中的写寄存器模块，根据本地的写寄存器模块将待写入寄存器信息写入相应的寄存器中；其中，上述写寄存器模块包括第一写寄存器模块和第二写寄存器模块；上述寄存器包括第一寄存器register0和第二寄存器register1。具体的，根据本地的第一写寄存器模块将第一待写入寄存器信息写入第一寄存器中；其中，上述第一待写入寄存器信息包括低功耗模式使能、驱动电阻大小、预留信息、初始化延时长度、附加延时长度、地址跳变类型选择和突发读写的长度。根据本地的第二写寄存器模块将第二待写入寄存器信息写入第二寄存器中；其中，上述第二待写入寄存器信息包括预留信息、时钟类型选择、存储器刷新模式和存储器刷新时间。
步骤S13、利用本地的读写存储器模块并基于三段式状态机和数据端口进行命令地址信息的读写操作，并基于所述命令地址信息对存储空间或寄存器空间执行相应的读数据或写数据操作。
本实施例中，读写存储器模块包括读存储器模块和写存储器模块，并且数据的读取操作和数据的写入操作都是通过数据端口DQ以及三段式状态机实现的。需要说明的是，数据端口DQ是双向信号，并且是7位二进制数，对数据端口DQ的操作分为两个阶段，第一个阶段是对命令地址信息的读写操作，第二个阶段是对数据信息的读写操作。其中，命令地址信息是三个时钟内写入，每个时钟写入两个字节，共计48位数据。具体的，第47位数据表示选择读取还是选择写入，1代表读取操作，0代表写入操作；第46位数据表示选择对存储空间操作还是对寄存器空间操作，1代表对寄存器空间操作，0代表对存储空间操作；第45位数据表示突发类型的选择；第44位到第16位数据表示行地址和列地址信息；第15位到第3位数据表示预留位；第2位到第0位数据表示列地址低位。另外，本实施例中还采用了三段式状态机完成程序的设计，以将状态图转化为verilog代码，可以使代码变得更清晰，方便对代码进行编写和维护。
步骤S14、基于本地的仿真测试模块进行仿真测试，以测试所述InfineonS27KS0642存储器的读写功能。
本实施例中，预先将仿真测试模块集成到Infineon S27KS0642存储器中，在利用读识别寄存器模块、读写寄存器模块以及读写存储器模块对Infineon S27KS0642存储器完成验证、初始化和读写控制操作之后，利用本地的仿真测试模块对Infineon S27KS0642存储器进行仿真测试，以对Infineon S27KS0642存储器的读写功能进行检测。
由此可见，本申请通过设置读识别寄存器模块、读写寄存器模块、读写存储器模块以及仿真测试模块对Infineon品牌的S27KS0642存储器设置了完整了验证过程、初始化过程、读写控制过程和整个设计的仿真测试过程，并通过采用三段式状态机，可以清晰完整的显示出状态机的结构，以及可以清晰的将状态图转化为verilog代码，从而实现代码清晰以及对代码的编写维护复杂度低的效果。
基于前一实施例可知，本申请描述了对Infineon S27KS0642存储器的验证、初始化、读写控制以及仿真测试过程，接下来，本申请将对如何利用本地的读写存储器模块并基于三段式状态机和数据端口进行数据的读写操作进行描述。参见图2所示，本发明实施例公开了一种数据读写的过程，应用于Infineon S27KS0642存储器，包括：
步骤S21、判断RWDS信号是否为高电平。
步骤S22、若所述RWDS信号为高电平时，则基于初始化延时长度和附加延时长度设置第一延时长度，以利用所述第一延时长度并基于命令地址信息对存储空间或寄存器空间执行相应的读数据或写数据操作。
本实施例中，RWDS信号作为控制信号，是一种双向信号，在命令地址信息的读写阶段，如果RWDS信号为高电平时，则表明当前具有额外的延时，也即会在初始化延时长度的基础上额外增加一个附加延时长度，然后利用得到的第一延时长度并基于命令地址信息对存储空间或寄存器空间执行相应的读数据或写数据操作。
步骤S23、若所述RWDS信号为低电平时，则基于所述初始化延时长度设置第二延时长度，以利用所述第二延时长度并基于所述命令地址信息对存储空间或寄存器空间执行相应的读数据或写数据操作。
本实施例中，如果RWDS信号为低电平时，则表明当前没有额外的延时，也即会直接基于初始化延时长度确定出第二延时长度，然后利用第二延时长度并基于命令地址信息对存储空间或寄存器空间执行相应的读数据或写数据操作。
本实施例中，基于命令地址信息对存储空间或寄存器空间执行相应的读数据或写数据操作，可以包括基于命令地址信息确定数据操作类型；若数据操作类型为读数据操作，则将RWDS信号作为时钟，以触发基于命令地址信息对存储空间或寄存器空间执行相应的读数据操作的步骤；若数据操作类型为写数据操作，则将RWDS信号作为数据有效信号，以触发基于命令地址信息对存储空间或寄存器空间执行相应的写数据操作的步骤。可以理解的是，通过命令地址信息中的第47位数据可以确定出对应的数据操作类型，若第47位数据为1时，则确定对应的数据操作类型为读数据操作，并将RWDS信号作为时钟，然后基于命令地址信息中的第46位数据确定是对寄存器空间操作还是对存储空间操作，若第46位数据为1时，则对寄存器空间执行相应的读数据操作；若第46位数据为0时，则对存储空间执行相应的读数据操作。相应的，如果命令地址信息中的第47位数据为0时，则确定出对应的数据操作类型为写数据操作，并将RWDS信号作为数据有效信号，然后基于命令地址信息中的第46位数据确定是对寄存器空间操作还是对存储空间操作，若第46位数据为1时，则对寄存器空间执行相应的写数据操作；若第46位数据为0时，则对存储空间执行相应的写数据操作。
由此可见，本申请基于RWDS信号的高低电平可以确定出是否具有额外的延时，以及基于命令地址信息中的相关数据可以确定出是读取数据还是写入数据，是对寄存器空间操作还是对存储空间操作，通过命令地址信息中相关参数的设置，即可以进行不同地址的数据写入或数据读取操作，方便用户操作，以及提升用户的使用感。
参见图3所示，本发明实施例公开了一种读写控制装置，应用于InfineonS27KS0642存储器，包括：
识别寄存器读取模块11，用于利用本地的读识别寄存器模块读取相应的识别寄存器中保存的识别信息，以对所述Infineon S27KS0642存储器进行验证；
寄存器读写模块12，用于在验证成功后，根据本地的读写寄存器模块读取相应的寄存器中保存的寄存器信息和/或将待写入寄存器信息写入相应的寄存器中；
存储器读写模块13，用于利用本地的读写存储器模块并基于三段式状态机和数据端口进行命令地址信息的读写操作，并基于所述命令地址信息对存储空间或寄存器空间执行相应的读数据或写数据操作；
仿真测试模块14，用于基于本地的仿真测试模块进行仿真测试，以测试所述Infineon S27KS0642存储器的读写功能。
由此可见，本申请通过设置读识别寄存器模块、读写寄存器模块、读写存储器模块以及仿真测试模块对Infineon品牌的S27KS0642存储器设置了完整了验证过程、初始化过程、读写控制过程和整个设计的仿真测试过程，并通过采用三段式状态机，可以清晰完整的显示出状态机的结构，以及可以清晰的将状态图转化为verilog代码，从而实现代码清晰以及对代码的编写维护复杂度低的效果。
在一些具体实施例中，所述寄存器读写模块12，具体可以包括：
寄存器读取单元，用于根据本地的读寄存器模块读取相应的寄存器中保存的寄存器信息；所述读寄存器模块包括第一读寄存器模块和第二读寄存器模块；所述寄存器包括第一寄存器和第二寄存器。
在一些具体实施例中，所述寄存器读写模块12，具体可以包括：
第一寄存器写入单元，用于根据本地的第一写寄存器模块将第一待写入寄存器信息写入所述第一寄存器中；所述第一待写入寄存器信息包括低功耗模式使能、驱动电阻大小、预留信息、初始化延时长度、附加延时长度、地址跳变类型选择和突发读写的长度。
在一些具体实施例中，所述寄存器读写模块12，具体可以包括：
第二寄存器写入单元，用于根据本地的第二写寄存器模块将第二待写入寄存器信息写入所述第二寄存器中；所述第二待写入寄存器信息包括预留信息、时钟类型选择、存储器刷新模式和存储器刷新时间。
在一些具体实施例中，所述读写控制装置，还可以包括：
信号判断单元，用于判断RWDS信号是否为高电平；
第一延时设置单元，用于当所述RWDS信号为高电平时，则基于初始化延时长度和附加延时长度设置第一延时长度，以利用所述第一延时长度并基于所述命令地址信息对存储空间或寄存器空间执行相应的读数据或写数据操作；
第二延时设置单元，用于当所述RWDS信号为低电平时，则基于所述初始化延时长度设置第二延时长度，以利用所述第二延时长度并基于所述命令地址信息对存储空间或寄存器空间执行相应的读数据或写数据操作。
在一些具体实施例中，所述存储器读写模块13，具体可以包括：
类型确定单元，用于基于所述命令地址信息确定数据操作类型；
数据读取单元，用于当所述数据操作类型为读数据操作，则将所述RWDS信号作为时钟，以触发基于所述命令地址信息对存储空间或寄存器空间执行相应的读数据操作的步骤；
数据写入单元，用于当所述数据操作类型为写数据操作，则将所述RWDS信号作为数据有效信号，以触发基于所述命令地址信息对存储空间或寄存器空间执行相应的写数据操作的步骤。
进一步的，本申请实施例还公开了一种电子设备，图4是根据一示例性实施例示出的电子设备20结构图，图中的内容不能认为是对本申请的使用范围的任何限制。
图4为本申请实施例提供的一种电子设备20的结构示意图。该电子设备20，具体可以包括：至少一个处理器21、至少一个存储器22、电源23、通信接口24、输入输出接口25和通信总线26。其中，所述存储器22用于存储计算机程序，所述计算机程序由所述处理器21加载并执行，以实现前述任一实施例公开的读写控制方法中的相关步骤。另外，本实施例中的电子设备20具体可以为电子计算机。
本实施例中，电源23用于为电子设备20上的各硬件设备提供工作电压；通信接口24能够为电子设备20创建与外界设备之间的数据传输通道，其所遵循的通信协议是能够适用于本申请技术方案的任意通信协议，在此不对其进行具体限定；输入输出接口25，用于获取外界输入数据或向外界输出数据，其具体的接口类型可以根据具体应用需要进行选取，在此不进行具体限定。
另外，存储器22作为资源存储的载体，可以是只读存储器、随机存储器、磁盘或者光盘等，其上所存储的资源可以包括操作系统221、计算机程序222等，存储方式可以是短暂存储或者永久存储。
其中，操作系统221用于管理与控制电子设备20上的各硬件设备以及计算机程序222，其可以是Windows Server、Netware、Unix、Linux等。计算机程序222除了包括能够用于完成前述任一实施例公开的由电子设备20执行的读写控制方法的计算机程序之外，还可以进一步包括能够用于完成其他特定工作的计算机程序。
进一步的，本申请还公开了一种计算机可读存储介质，用于存储计算机程序；其中，所述计算机程序被处理器执行时实现前述公开的读写控制方法。关于该方法的具体步骤可以参考前述实施例中公开的相应内容，在此不再进行赘述。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本申请所提供的技术方案进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种读写控制方法，其特征在于，应用于Infineon S27KS0642存储器，包括：
利用本地的读识别寄存器模块读取相应的识别寄存器中保存的识别信息，以对所述Infineon S27KS0642存储器进行验证；
在验证成功后，根据本地的读写寄存器模块读取相应的寄存器中保存的寄存器信息和/或将待写入寄存器信息写入相应的寄存器中；
利用本地的读写存储器模块并基于三段式状态机和数据端口进行命令地址信息的读写操作，并基于所述命令地址信息对存储空间或寄存器空间执行相应的读数据或写数据操作；
基于本地的仿真测试模块进行仿真测试，以测试所述Infineon S27KS0642存储器的读写功能。
2.根据权利要求1所述的读写控制方法，其特征在于，所述读识别寄存器模块包括第一读识别寄存器模块和第二读识别寄存器模块，所述识别寄存器包括第一识别寄存器和第二识别寄存器，并且均为只读寄存器；所述识别信息包括制造商信息、存储器类型、行地址和列地址的范围。
3.根据权利要求1所述的读写控制方法，其特征在于，所述根据本地的读写寄存器模块读取相应的寄存器中保存的寄存器信息，包括：
根据本地的读寄存器模块读取相应的寄存器中保存的寄存器信息；所述读寄存器模块包括第一读寄存器模块和第二读寄存器模块；所述寄存器包括第一寄存器和第二寄存器。
4.根据权利要求3所述的读写控制方法，其特征在于，根据本地的读写寄存器模块将待写入寄存器信息写入相应的寄存器中，包括：
根据本地的第一写寄存器模块将第一待写入寄存器信息写入所述第一寄存器中；所述第一待写入寄存器信息包括低功耗模式使能、驱动电阻大小、预留信息、初始化延时长度、附加延时长度、地址跳变类型选择和突发读写的长度。
5.根据权利要求3所述的读写控制方法，其特征在于，根据本地的读写寄存器模块将待写入寄存器信息写入相应的寄存器中，包括：
根据本地的第二写寄存器模块将第二待写入寄存器信息写入所述第二寄存器中；所述第二待写入寄存器信息包括预留信息、时钟类型选择、存储器刷新模式和存储器刷新时间。
6.根据权利要求1至5任一项所述的读写控制方法，其特征在于，所述利用本地的读写存储器模块并基于三段式状态机和数据端口进行命令地址信息的读写操作的过程中，还包括：
判断RWDS信号是否为高电平；
若所述RWDS信号为高电平时，则基于初始化延时长度和附加延时长度设置第一延时长度，以利用所述第一延时长度并基于所述命令地址信息对存储空间或寄存器空间执行相应的读数据或写数据操作；
若所述RWDS信号为低电平时，则基于所述初始化延时长度设置第二延时长度，以利用所述第二延时长度并基于所述命令地址信息对存储空间或寄存器空间执行相应的读数据或写数据操作。
7.根据权利要求6所述的读写控制方法，其特征在于，所述基于所述命令地址信息对存储空间或寄存器空间执行相应的读数据或写数据操作，包括：
基于所述命令地址信息确定数据操作类型；
若所述数据操作类型为读数据操作，则将所述RWDS信号作为时钟，以触发基于所述命令地址信息对存储空间或寄存器空间执行相应的读数据操作的步骤；
若所述数据操作类型为写数据操作，则将所述RWDS信号作为数据有效信号，以触发基于所述命令地址信息对存储空间或寄存器空间执行相应的写数据操作的步骤。
8.一种读写控制装置，其特征在于，应用于Infineon S27KS0642存储器，包括：
识别寄存器读取模块，用于利用本地的读识别寄存器模块读取相应的识别寄存器中保存的识别信息，以对所述Infineon S27KS0642存储器进行验证；
寄存器读写模块，用于在验证成功后，根据本地的读写寄存器模块读取相应的寄存器中保存的寄存器信息和/或将待写入寄存器信息写入相应的寄存器中；
存储器读写模块，用于利用本地的读写存储器模块并基于三段式状态机和数据端口进行命令地址信息的读写操作，并基于所述命令地址信息对存储空间或寄存器空间执行相应的读数据或写数据操作；
仿真测试模块，用于基于本地的仿真测试模块进行仿真测试，以测试所述InfineonS27KS0642存储器的读写功能。
9.一种电子设备，其特征在于，包括：
存储器，用于保存计算机程序；
处理器，用于执行所述计算机程序以实现如权利要求1至7任一项所述的读写控制方法。
10.一种计算机可读存储介质，其特征在于，用于保存计算机程序，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述的读写控制方法。
CN202310182498.7A 2023-02-24 2023-02-24 一种读写控制方法、装置、设备及存储介质 Pending CN116069259A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310182498.7A CN116069259A (zh) 2023-02-24 2023-02-24 一种读写控制方法、装置、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310182498.7A CN116069259A (zh) 2023-02-24 2023-02-24 一种读写控制方法、装置、设备及存储介质

Publications (1)

Publication Number Publication Date
CN116069259A true CN116069259A (zh) 2023-05-05

Family

ID=86180179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310182498.7A Pending CN116069259A (zh) 2023-02-24 2023-02-24 一种读写控制方法、装置、设备及存储介质

Country Status (1)

Country Link
CN (1) CN116069259A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116501680A (zh) * 2023-06-21 2023-07-28 苏州浪潮智能科技有限公司 I2c总线通信方法、从器件、主器件及i2c网络系统
CN116700633A (zh) * 2023-08-08 2023-09-05 成都领目科技有限公司 一种raid阵列硬盘的io延时监测方法、装置及介质
CN117472668A (zh) * 2023-11-07 2024-01-30 合芯科技有限公司 存储控制器的测试方法及测试平台

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116501680A (zh) * 2023-06-21 2023-07-28 苏州浪潮智能科技有限公司 I2c总线通信方法、从器件、主器件及i2c网络系统
CN116501680B (zh) * 2023-06-21 2023-09-12 苏州浪潮智能科技有限公司 I2c总线通信方法、从器件、主器件及i2c网络系统
CN116700633A (zh) * 2023-08-08 2023-09-05 成都领目科技有限公司 一种raid阵列硬盘的io延时监测方法、装置及介质
CN116700633B (zh) * 2023-08-08 2023-11-03 成都领目科技有限公司 一种raid阵列硬盘的io延时监测方法、装置及介质
CN117472668A (zh) * 2023-11-07 2024-01-30 合芯科技有限公司 存储控制器的测试方法及测试平台

Similar Documents

Publication Publication Date Title
CN116069259A (zh) 一种读写控制方法、装置、设备及存储介质
CN100524515C (zh) 半导体存储器器件和信息处理系统
JP3783696B2 (ja) 強誘電体記憶装置のデータ記憶方法
TW201603032A (zh) 用於記憶體操作參數之儲存及寫入多重參數編碼之裝置及方法
US20070106835A1 (en) Display controller and method of updating parameters of the same
US7444437B2 (en) Input/output device and method of setting up identification information in input/output device
JPS6022438B2 (ja) 不揮発性メモリのリフレッシュ方式
KR100741331B1 (ko) 반도체 기억 장치
KR20050076156A (ko) 플래시 메모리의 데이터 복구 장치 및 방법
JP2005108301A (ja) 半導体集積回路装置
US7145814B2 (en) RAS time control circuit and method for use in DRAM using external clock
US20230280928A1 (en) Method and apparatus for testing memory chip, and storage medium
US20030169635A1 (en) Methods, circuits, and systems for refreshing memory cells in a memory device that have different refresh periods
CN114822634A (zh) 参考电压确定方法、装置、计算机设备和存储介质
US6633505B2 (en) Semiconductor memory device, control method thereof, and control method of semiconductor device
JP4220351B2 (ja) データ読み取り動作及び書き込み動作を同時に実行可能な集積回路及び方法
US5764582A (en) Apparatus and method of refreshing a dynamic random access memory
CN109299018B (zh) 一种Flash存储器中历史数据的读取方法及装置
US20090285047A1 (en) Row decode driver gradient design in a memory device
JP2004185686A (ja) 半導体記憶装置
KR100834395B1 (ko) 반도체 메모리 장치
US11120851B1 (en) Memory apparatus and burst read and burst write method thereof
WO2023137845A1 (zh) 存储芯片的测试方法、装置、存储介质与电子设备
CN109582615B (zh) 一种ddr3控制系统
KR100600956B1 (ko) 고속의 쓰기시간을 갖는 에스램 및 그를 위한 구동방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination