CN116068478A - 一种芯片下载校准系统及使用方法 - Google Patents
一种芯片下载校准系统及使用方法 Download PDFInfo
- Publication number
- CN116068478A CN116068478A CN202310209694.9A CN202310209694A CN116068478A CN 116068478 A CN116068478 A CN 116068478A CN 202310209694 A CN202310209694 A CN 202310209694A CN 116068478 A CN116068478 A CN 116068478A
- Authority
- CN
- China
- Prior art keywords
- interface
- chip
- grounding
- control unit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种芯片下载校准系统及使用方法,所述芯片下载校准系统包括下载校准组件、套接组件以及预设线路。由于芯片下载校准系统包括预设线路,预设线路包括至少一个第三接地接口和至少一个第四接地接口,所述第三接地接口设置在所述校准板,所述第四接地接口设置在所述底座,所述第三接地接口和所述第四接地接口一一对应相连,可通过更换第一接地接口为第三接地接口和/或更换第二接地接口为第四接地接口,实现更换所述芯片与所述控制单元之间的连接回路,以确定压差较小的连接回路,从而减小测试设备获取的电压数据的误差,进而提高测试的结果的精确度。
Description
技术领域
本发明涉及芯片电压数据校准的技术领域,尤其涉及一种芯片下载校准系统及使用方法。
背景技术
芯片测试是芯片质量考核的一种手段,通常通过芯片测试对芯片的质量进行测试。在芯片测试过程中,需要测试芯片各个引脚的芯片电压数据,从而通过电压数据判断芯片的运行是否正常。
然而,在相关技术中,芯片测试时,连接芯片的电压获取回路会产生一定的压差,从而造成测试设备获取的电压数据有误差,影响测试的结果。
发明内容
本发明提供一种芯片下载校准系统及使用方法,由于芯片下载校准系统包括预设线路,预设线路包括至少一个第三接地接口和至少一个第四接地接口,所述第三接地接口设置在所述校准板,所述第四接地接口设置在所述底座,所述第三接地接口和所述第四接地接口一一对应相连,可通过更换所述芯片与所述控制单元之间的连接回路,以确定压差较小的连接回路,从而减小测试设备获取的电压数据的误差,进而提高测试的结果的精确度。
本发明通过如下方案实现所述的有益效果。
第一方面,本发明提供了一种芯片下载校准系统,所述芯片下载校准系统包括:
下载校准组件,包括校准板和控制单元,所述控制单元设置在所述校准板,所述校准板设有转换接口以及第一接地接口,所述转换接口和所述第一接地接口分别与所述控制单元相连;
套接组件,包括底座,所述底座设有放置芯片的工位,所述底座设有连接接口和第二接地接口,所述芯片可分别与所述连接接口和所述第二接地接口相连,所述连接接口与所述转换接口相连,所述第一接地接口与所述第二接地接口相连;
预设线路,包括至少一个第三接地接口和至少一个第四接地接口,所述第三接地接口设置在所述校准板,所述第四接地接口设置在所述底座,所述第三接地接口和所述第四接地接口一一对应相连。
可选地,各个所述第三接地接口以及所述第一接地接口与所述控制单元的距离不相同;
所述第三接地接口与所述控制单元的距离小于所述第一接地接口与所述控制单元的距离;
所述各个所述第三接地接口以及所述第一接地接口分别与所述控制单元相连的导线长度不相同;
所述第三接地接口与所述控制单元相连的导线长度小于所述第一接地接口与所述控制单元相连的导线长度。
可选地,所述校准板设有第一插排,所述第三接地接口、所述第一接地接口以及所述转换接口集成在所述第一插排。
可选地,各个所述第四接地接口以及所述第二接地接口与所述芯片的距离不相同;
所述第四接地接口与所述芯片的距离小于所述第二接地接口与所述芯片的距离;
且所述各个所述第四接地接口以及所述第二接地接口分别与所述芯片相连的导线长度不相同;
所述第四接地接口与所述芯片相连的导线长度小于所述第二接地接口与所述芯片相连的导线长度。
可选地,所述底座设有第二插排,所述第四接地接口、所述第二接地接口以及所述连接接口集成在所述第二插排。
可选地,所述第一插排和所述第二插排的位置相对应。
第二方面,本发明提供一种芯片下载校准系统使用方法,所述方法应用于如第一方面任一所述芯片下载校准系统,所述方法包括:
获取芯片与控制单元之间的任一回路的采集电压;
将所述采集电压与预设电压进行对比,确定对比结果;
根据对比结果确定所述芯片与所述控制单元之间的连接回路。
可选地,对比结果包括所述采集电压与所述预设电压的差值大于预设值、所述采集电压与所述预设电压的差值小于预设值;
所述根据对比结果确定所述芯片与所述控制单元之间的连接回路,包括:
若所述采集电压与所述预设电压的差值大于预设值,更换所述芯片与所述控制单元之间的连接回路,直至所述采集电压与所述预设电压的差值小于预设值;
若所述采集电压与所述预设电压的差值小于预设值,且当前连接回路为所述芯片与所述控制单元之间的连接回路。
可选地,更换所述芯片与所述控制单元之间的连接回路,可更换与所述控制单元连接的第三接地接口和/或更换与所述芯片连接的第四接地接口。
第三方面,本申请提供一种芯片下载校准系统控制装置,包括:
获取单元,用于获取芯片与控制单元之间的任一回路的采集电压;
对比单元,用于将所述采集电压与预设电压进行对比,确定对比结果;
确定单元,用于根据对比结果确定所述芯片与所述控制单元之间的连接回路。
可选地,所述确定单元,用于:
若所述采集电压与所述预设电压的差值大于预设值,更换所述芯片与所述控制单元之间的连接回路,直至所述采集电压与所述预设电压的差值小于预设值;
若所述采集电压与所述预设电压的差值小于预设值,且确定当前连接回路为所述芯片与所述控制单元之间的连接回路。
可选地,所述确定单元,用于:
可以更换与所述控制单元连接的第三接地接口和/或更换与所述芯片连接的第四接地接口。
第四方面,本发明提供了一种可读介质,包括执行指令,当电子设备的处理器执行所述执行指令时,所述电子设备执行如第二方面中任一所述的方法。
第五方面,本发明提供了一种电子设备,包括处理器以及存储有执行指令的存储器,当所述处理器执行所述存储器存储的所述执行指令时,所述处理器执行如第二方面中任一所述的方法。
本发明提供了一种芯片下载校准系统及使用方法,所述芯片下载校准系统包括下载校准组件、套接组件以及预设线路。所述下载校准组件包括校准板和控制单元,所述控制单元设置在所述校准板,所述校准板设有转换接口以及第一接地接口,所述转换接口和所述第一接地接口分别与所述控制单元相连。所述套接组件包括底座,所述底座设有放置芯片的工位,所述底座设有连接接口和第二接地接口,所述芯片可分别与所述连接接口和所述第二接地接口相连,所述连接接口与所述转换接口相连,所述第一接地接口与所述第二接地接口相连所述预设线路包括至少一个第三接地接口和至少一个第四接地接口,所述第三接地接口设置在所述校准板,所述第四接地接口设置在所述底座,所述第三接地接口和所述第四接地接口一一对应相连。可通过更换第一接地接口为第三接地接口和/或更换第二接地接口为第四接地接口,实现更换所述芯片与所述控制单元之间的连接回路,以确定压差较小的连接回路,从而减小测试设备获取的电压数据的误差,进而提高测试的结果的精确度。
上述的非惯用的可选方式所具有的进一步效果将在下文中结合具体实施方式加以说明。
附图说明
为了更清楚地说明本发明实施例或现有的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明一实施例提供的芯片下载校准系统的结构示意图;
图2为本发明一实施例提供的芯片下载校准系统使用方法的流程图;
图3为本发明一实施例提供的芯片下载校准系统使用方法中步骤S03的流程图;
图4为本发明一实施例提供的芯片下载校准系统控制装置的结构示意图;
图5为本发明一实施例提供的一种电子设备的结构示意图。
附图符号说明:1、下载校准组件;11、校准板;111、第一插排;1111、转换接口;1112、第一接地接口;1113、第三接地接口;12、控制单元;2、套接组件;21、底座;211、第二插排;2111、连接接口;2112、第二接地接口;2113、第四接地接口;3、芯片。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合具体实施例及相应的附图对本发明的技术方案进行清楚、完整地描述。显然,所描述的实施例仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
下面结合附图,详细地说明本发明非限制性的实施方案。
如附图1所示,为本发明一实施例中芯片3下载校准系统的结构示意图,所示芯片3下载校准系统可用于芯片3测试,也可用于在芯片3使用过程中芯片3电压数值的校准。从附图可以知道,芯片3下载校准系统包括下载校准组件1、套接组件2以及预设线路。
下载校准组件1包括校准板11和控制单元MCU,所述控制单元12设置在所述校准板11,所述校准板11设有转换接口1111以及第一接地接口1112,所述转换接口1111和所述第一接地接口1112分别与所述控制单元12相连,控制单元12控制芯片3电压的采集,控制单元12通过转换接口1111和第一接地接口1112两个接口来获取芯片3的电压引脚的电压值。示例性地,所述转接接口为ADC(analogue-to-digitalconversion;模数转换)接口。
套接组件2包括底座21,所述底座21设有放置芯片3的工位,工位上的芯片3可以更换,以在测试芯片3时,将待测试芯片3一一放置在工位上进行测试。所述底座21设有连接接口2111和第二接地接口2112,工位上的所述芯片3可分别与所述连接接口2111和所述第二接地接口2112相连,所述连接接口2111与所述转换接口1111相连,所述第一接地接口1112与所述第二接地接口2112相连。所述芯片3与所述控制单元12之间可以通过转换接口1111与连接接口2111相连,以及所述第一接地接口1112与所述第二接地接口2112相连形成连接回路,可以通过连接回路获取芯片3两引脚的电压。
所述芯片3与所述控制单元12之间的连接回路可能产生一定的压差,从而造成测试设备获取的电压数据有误差,影响测试的结果,或者在芯片3使用过程中,影响芯片3输出的电压值的精确性。为了在测试中获取到的芯片3的采集电压较为准确,或芯片3输出的电压值较为准确,在本实施例中,预设线路(图中未标识)包括至少一个第三接地接口1113和至少一个第四接地接口2113,所述第三接地接口1113设置在所述校准板11,所述第四接地接口2113设置在所述底座21,所述第三接地接口1113和所述第四接地接口2113一一对应相连。当转换接口1111、连接接口2111、第一接地接口1112以及第二接地接口2112之间相连形成的连接回路产生的压差较大时,可以将第一接地接口1112更换为第三接地接口1113,将第二接地接口2112更换为第四接地接口2113,以使转换接口1111、连接接口2111、第三接地接口1113以及第四接地接口2113之间相连形成的连接回路,实现更换所述芯片3与所述控制单元12之间的连接回路,以确定压差较小的连接回路,从而减小测试设备获取的电压数据的误差,进而提高测试的结果的精确度。
在一示例中,第一接地接口1112和第二接地接口2112相连的电路,可以与所述第三接地接口1113与第四接地接口2113相连的电路并联,从而减少连接回路的压差。
在一些实施例中,各个所述第三接地接口1113以及所述第一接地接口1112与所述控制单元12的距离不相同。所述第三接地接口1113与所述控制单元12的距离小于所述第一接地接口1112与所述控制单元12的距离。所述各个所述第三接地接口1113以及所述第一接地接口1112分别与所述控制单元12相连的导线长度不相同;所述第三接地接口1113与所述控制单元12相连的导线长度小于所述第一接地接口1112与所述控制单元12相连的导线长度。缩小芯片3和控制单元12连接的导线的距离,以减小连接回路的电阻,进而达到减小连接回路压差的目的。
为了所述第三接地接口1113、所述第一接地接口1112的排列有序,且将所述第三接地接口1113、所述第一接地接口1112集成在相应的部件上,以便于管理。所述校准板11设有第一插排111,所述第三接地接口1113、所述第一接地接口1112以及所述转换接口1111集成在所述第一插排111。
同样地,各个所述第四接地接口2113以及所述第二接地接口2112与所述芯片3的距离不相同;所述第四接地接口2113与所述芯片3的距离小于所述第二接地接口2112与所述芯片3的距离;且所述各个所述第四接地接口2113以及所述第二接地接口2112分别与所述芯片3相连的导线长度不相同;所述第四接地接口2113与所述芯片3相连的导线长度小于所述第二接地接口2112与所述芯片3相连的导线长度。缩小芯片3和控制单元12连接的导线的距离,以减小连接回路的电阻,进而达到减小连接回路压差的目的。
示例性地,为了所述第四接地接口2113、所述第二接地接口2112的排列有序,且将所述第四接地接口2113、所述第二接地接口2112集成在相应的部件上,以便于管理。所述底座21设有第二插排211,所述第四接地接口2113、所述第二接地接口2112以及所述连接接口2111集成在所述第二插排211。
为了芯片3和控制单元12连接的导线长度尽可能短,以减小连接回路的电阻,进而达到减小连接回路压差的目的,所述第一插排111和所述第二插排211的位置相对应。
在一些实施例中,再次参见附图1,芯片3两引脚的位置分别标为g和g1,转换接口1111的位置标为a,第一接地接口1112的位置标为b,第三接地接口1113的位置标为b1,连接接口2111的位置标为d,第二接地接口2112的位置标为c,第四接地接口2113的位置标为c1,控制单元12的两端的位置分别标为f和f1。那么控制单元12获取到的采集电压为Vff1应该大致等于Vgg1,由于转换接口1111为模拟输入接口,f-a-d-g的电路无电流,压降为0,即Vfa+Vad+Vdg=0,则Vff1= Vgg1+Vg1c+Vcb+Vbf1,Vgg1为芯片3自身功耗,Vg1c通过导线连接c点和g1点的电压,Vcb为通过导线连接c点和b点的电压,Vbf1为通过导线连接b点和f1点的电压。芯片3自身功耗不能减小,因此,减小Vg1c、Vcb、以及Vbf1这三段电路的电压值,可以减小连接回路的压差。即可通过更换第一接地接口1112为第三接地接口1113和/或更换第二接地接口2112为第四接地接口2113,实现更换所述芯片3与所述控制单元12之间的连接回路,以确定压差较小的连接回路,从而减小测试设备获取的电压数据的误差,进而提高测试的结果的精确度。
本发明提供了一种芯片下载校准系统,所述芯片下载校准系统包括下载校准组件1、套接组件2以及预设线路。所述下载校准组件包括校准板和控制单元,所述控制单元设置在所述校准板,所述校准板设有转换接口以及第一接地接口,所述转换接口和所述第一接地接口分别与所述控制单元相连。所述套接组件包括底座,所述底座设有放置芯片的工位,所述底座设有连接接口和第二接地接口,所述芯片可分别与所述连接接口和所述第二接地接口相连,所述连接接口与所述转换接口相连,所述第一接地接口与所述第二接地接口相连所述预设线路包括至少一个第三接地接口和至少一个第四接地接口,所述第三接地接口设置在所述校准板,所述第四接地接口设置在所述底座,所述第三接地接口和所述第四接地接口一一对应相连。可通过更换第一接地接口为第三接地接口和/或更换第二接地接口为第四接地接口,实现更换所述芯片与所述控制单元之间的连接回路,以确定压差较小的连接回路,从而减小测试设备获取的电压数据的误差,进而提高测试的结果的精确度。
如附图2所示,为本申请一实施例中芯片下载校准系统使用方法,所述方法应用于如上述任一所述芯片下载校准系统,芯片下载校准系统结构如上述实施例所述,在此不再赘述。从图中可知,所述芯片下载校准系统使用方法包括步骤S01、步骤S02以及步骤S03。
步骤S01:获取芯片与控制单元之间的任一回路的采集电压;
步骤S02:将所述采集电压与预设电压进行对比,确定对比结果;
步骤S03:根据对比结果确定所述芯片与所述控制单元之间的连接回路。
通过采集电压与预设电压的对比,初步判断当前连接回路压差,进而确定是否更换连接回路,从而通过压差较小的连接回路连接芯片与控制单元,以减小测试设备获取的电压数据的误差,进而提高测试的结果的精确度。
在一些实施例中,对比结果包括所述采集电压与所述预设电压的差值大于预设值、所述采集电压与所述预设电压的差值小于预设值。如附图3所示,步骤S03,所述根据对比结果确定所述芯片与所述控制单元之间的连接回路,包括步骤S031以及步骤S032,步骤S031和步骤S032为择一执行的步骤,即执行步骤S031或执行步骤S032。
步骤S031:若所述采集电压与所述预设电压的差值大于预设值,更换所述芯片与所述控制单元之间的连接回路,直至所述采集电压与所述预设电压的差值小于预设值。
步骤S032:若所述采集电压与所述预设电压的差值小于预设值,且确定当前连接回路为所述芯片与所述控制单元之间的连接回路。
设置一预设值,所述预设值可以为可接受范围的误差值,或是可接受范围的压差值。通过对比采集电压与所述预设电压的差值与预设值,可判断当前连接回路的压差是否在可接受范围内,从而根据判断结果确定是否更换芯片与所述控制单元之间的连接回路。
示例性地,更换所述芯片与所述控制单元之间的连接回路,可以更换与所述控制单元连接的第三接地接口和/或更换与所述芯片连接的第四接地接口。以使转换接口、连接接口、第三接地接口以及第四接地接口之间相连形成的连接回路,实现更换所述芯片与所述控制单元之间的连接回路,从而确定压差较小的连接回路,以减小测试设备获取的电压数据的误差,进而提高测试的结果的精确度。
如附图4所示,为本发明一实施例中芯片下载校准系统控制装置,从图中可知,芯片下载校准系统控制装置包括获取单元、对比单元以及确定单元。
获取单元,用于获取芯片与控制单元之间的任一回路的采集电压;
对比单元,用于将所述采集电压与预设电压进行对比,确定对比结果;
确定单元,用于根据对比结果确定所述芯片与所述控制单元之间的连接回路。
可选地,所述确定单元,用于:
若所述采集电压与所述预设电压的差值大于预设值,更换所述芯片与所述控制单元之间的连接回路,直至所述采集电压与所述预设电压的差值小于预设值;
若所述采集电压与所述预设电压的差值小于预设值,且确定当前连接回路为所述芯片与所述控制单元之间的连接回路。
可选地,所述确定单元,用于:
可以更换与所述控制单元连接的第三接地接口和/或更换与所述芯片连接的第四接地接口。
图5是本发明实施例提供的一种电子设备的结构示意图。在硬件层面,该电子设备包括处理器,可选地还包括内部总线、网络接口、存储器。其中,存储器可能包含内存,例如高速随机存取存储器(Random-Access Memory,RAM),也可能还包括非易失性存储器(non-volatile memory),例如至少1个磁盘存储器等。当然,该电子设备还可能包括其他业务所需要的硬件。
处理器、网络接口和存储器可以通过内部总线相互连接,该内部总线可以是ISA(Industry StandardArchitecture,工业标准体系结构)总线、PCI(Peripheral ComponentInterconnect,外设部件互连标准)总线或EISA(Extended IndustryStandardArchitecture,扩展工业标准结构)总线等。所述总线可以分为地址总线、数据总线、控制总线等。为便于表示,图5中仅用一个双向箭头表示,但并不表示仅有一根总线或一种类型的总线。
存储器,用于存放执行指令。具体地,执行指令即可被执行的计算机程序。存储器可以包括内存和非易失性存储器,并向处理器提供执行指令和数据。
在一种可能实现的方式中,处理器从非易失性存储器中读取对应的执行指令到内存中然后运行,也可从其它设备上获取相应的执行指令,以在逻辑层面上形成芯片下载校准系统控制装置。处理器执行存储器所存放的执行指令,以通过执行的执行指令实现本发明任一实施例中提供的芯片下载校准系统使用方法。
上述如本发明图4所示实施例提供的芯片下载校准系统控制装置执行的方法可以应用于处理器中,或者由处理器实现。处理器可能是一种集成电路芯片,具有信号的处理能力。在实现过程中,上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器,包括中央处理器(Central ProcessingUnit,CPU)、网络处理器(Network Processor,NP)等;还可以是数字信号处理器(DigitalSignal Processor,DSP)、专用集成电路(Application SpecificIntegrated Circuit,ASIC)、现场可编程门阵列(Field-Programmable Gate Array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成,或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器,闪存、只读存储器,可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器,处理器读取存储器中的信息,结合其硬件完成上述方法的步骤。
本发明实施例还提出了一种计算机可读存储介质,该计算机可读存储介质存储有执行指令,存储的执行指令被电子设备的处理器执行时,能够使该电子设备执行本发明任一实施例中提供的控制装置,并具体用于执行图2所示的方法。
前述各个实施例中所述的电子设备可以为计算机。
本领域内的技术人员应明白,本发明的实施例可提供为方法或计算机程序产品。因此,本发明可采用完全硬件实施例、完全软件实施例,或软件和硬件相结合的形式。
本发明中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于装置实施例而言,由于其基本相似于方法实施例,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上所述仅为本发明的实施例而已,并不用于限制本发明。对于本领域技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本发明的权利要求范围之内。
Claims (11)
1.一种芯片下载校准系统,其特征在于,包括:
下载校准组件,包括校准板和控制单元,所述控制单元设置在所述校准板,所述校准板设有转换接口以及第一接地接口,所述转换接口和所述第一接地接口分别与所述控制单元相连;
套接组件,包括底座,所述底座设有放置芯片的工位,所述底座设有连接接口和第二接地接口,所述芯片可分别与所述连接接口和所述第二接地接口相连,所述连接接口与所述转换接口相连,所述第一接地接口与所述第二接地接口相连;
预设线路,包括至少一个第三接地接口和至少一个第四接地接口,所述第三接地接口设置在所述校准板,所述第四接地接口设置在所述底座,所述第三接地接口和所述第四接地接口一一对应相连。
2.如权利要求1所述的芯片下载校准系统,其特征在于,各个所述第三接地接口以及所述第一接地接口与所述控制单元的距离不相同;
所述第三接地接口与所述控制单元的距离小于所述第一接地接口与所述控制单元的距离;
所述各个所述第三接地接口以及所述第一接地接口分别与所述控制单元相连的导线长度不相同;
所述第三接地接口与所述控制单元相连的导线长度小于所述第一接地接口与所述控制单元相连的导线长度。
3.如权利要求2所述的芯片下载校准系统,其特征在于,所述校准板设有第一插排,所述第三接地接口、所述第一接地接口以及所述转换接口集成在所述第一插排。
4.如权利要求3所述的芯片下载校准系统,其特征在于,各个所述第四接地接口以及所述第二接地接口与所述芯片的距离不相同;
所述第四接地接口与所述芯片的距离小于所述第二接地接口与所述芯片的距离;
且所述各个所述第四接地接口以及所述第二接地接口分别与所述芯片相连的导线长度不相同;
所述第四接地接口与所述芯片相连的导线长度小于所述第二接地接口与所述芯片相连的导线长度。
5.如权利要求4所述的芯片下载校准系统,其特征在于,所述底座设有第二插排,所述第四接地接口、所述第二接地接口以及所述连接接口集成在所述第二插排。
6.如权利要求5所述的芯片下载校准系统,其特征在于,所述第一插排和所述第二插排的位置相对应。
7.一种芯片下载校准系统使用方法,其特征在于,所述方法应用于如权利要求1-6任一所述芯片下载校准系统,所述方法包括:
获取芯片与控制单元之间的任一回路的采集电压;
将所述采集电压与预设电压进行对比,确定对比结果;
根据对比结果确定所述芯片与所述控制单元之间的连接回路。
8.如权利要求7所述的芯片下载校准系统使用方法,其特征在于,对比结果包括所述采集电压与所述预设电压的差值大于预设值、所述采集电压与所述预设电压的差值小于预设值;
所述根据对比结果确定所述芯片与所述控制单元之间的连接回路,包括:
若所述采集电压与所述预设电压的差值大于预设值,更换所述芯片与所述控制单元之间的连接回路,直至所述采集电压与所述预设电压的差值小于预设值;
若所述采集电压与所述预设电压的差值小于预设值,且确定当前连接回路为所述芯片与所述控制单元之间的连接回路。
9.如权利要求7所述的芯片下载校准系统使用方法,其特征在于,还包括:
更换所述芯片与所述控制单元之间的连接回路;所述更换所述芯片与所述控制单元之间的连接回路包括:更换与所述控制单元连接的第三接地接口和/或更换与所述芯片连接的第四接地接口。
10.一种计算机可读存储介质,其特征在于,所述存储介质存储有计算机程序,所述计算机程序用于执行上述权利要求7-9任一所述的芯片下载校准系统使用方法。
11.一种电子设备,其特征在于,所述电子设备包括:
处理器;
用于存储所述处理器可执行指令的存储器;
所述处理器,用于从所述存储器中读取所述可执行指令,并执行所述指令以实现上述权利要求7-9任一所述的芯片下载校准系统使用方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310209694.9A CN116068478B (zh) | 2023-03-07 | 2023-03-07 | 一种芯片下载校准系统及使用方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310209694.9A CN116068478B (zh) | 2023-03-07 | 2023-03-07 | 一种芯片下载校准系统及使用方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116068478A true CN116068478A (zh) | 2023-05-05 |
CN116068478B CN116068478B (zh) | 2023-08-15 |
Family
ID=86178618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310209694.9A Active CN116068478B (zh) | 2023-03-07 | 2023-03-07 | 一种芯片下载校准系统及使用方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116068478B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101266267A (zh) * | 2007-03-16 | 2008-09-17 | 联发科技股份有限公司 | 用于确定输出到比较器的输入电压值的方法及光驱动电路 |
EP2650789A2 (en) * | 2012-04-13 | 2013-10-16 | Altera Corporation | Apparatus and methods for calibrating analog circuitry in an integrated circuit |
CN204925174U (zh) * | 2015-08-21 | 2015-12-30 | 安徽江淮汽车股份有限公司 | 一种电池单体电压采集芯片供电负极接口电路 |
CN106324479A (zh) * | 2016-08-11 | 2017-01-11 | 上海东软载波微电子有限公司 | 一种芯片校准方法、电路及芯片 |
CN111929569A (zh) * | 2020-09-18 | 2020-11-13 | 深圳英集芯科技有限公司 | Ic芯片的校准方法、系统及装置 |
CN113933748A (zh) * | 2021-10-15 | 2022-01-14 | 劲逐软件技术(深圳)有限公司 | 一种接地监测方法、装置、计算机设备及存储介质 |
CN114019437A (zh) * | 2021-09-16 | 2022-02-08 | 中国船舶重工集团公司第七0九研究所 | 一种集成电路测试系统直流电压校准转接板及校准方法 |
CN115639458A (zh) * | 2022-11-02 | 2023-01-24 | 北京紫光芯能科技有限公司 | 一种芯片参数校准方法、校准接口控制器及芯片 |
-
2023
- 2023-03-07 CN CN202310209694.9A patent/CN116068478B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101266267A (zh) * | 2007-03-16 | 2008-09-17 | 联发科技股份有限公司 | 用于确定输出到比较器的输入电压值的方法及光驱动电路 |
EP2650789A2 (en) * | 2012-04-13 | 2013-10-16 | Altera Corporation | Apparatus and methods for calibrating analog circuitry in an integrated circuit |
CN204925174U (zh) * | 2015-08-21 | 2015-12-30 | 安徽江淮汽车股份有限公司 | 一种电池单体电压采集芯片供电负极接口电路 |
CN106324479A (zh) * | 2016-08-11 | 2017-01-11 | 上海东软载波微电子有限公司 | 一种芯片校准方法、电路及芯片 |
CN111929569A (zh) * | 2020-09-18 | 2020-11-13 | 深圳英集芯科技有限公司 | Ic芯片的校准方法、系统及装置 |
CN114019437A (zh) * | 2021-09-16 | 2022-02-08 | 中国船舶重工集团公司第七0九研究所 | 一种集成电路测试系统直流电压校准转接板及校准方法 |
CN113933748A (zh) * | 2021-10-15 | 2022-01-14 | 劲逐软件技术(深圳)有限公司 | 一种接地监测方法、装置、计算机设备及存储介质 |
CN115639458A (zh) * | 2022-11-02 | 2023-01-24 | 北京紫光芯能科技有限公司 | 一种芯片参数校准方法、校准接口控制器及芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN116068478B (zh) | 2023-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110908888B (zh) | 服务器测试方法及装置 | |
US20030197520A1 (en) | Systems and methods for facilitating driver strength testing of integrated circuits | |
CN114203570A (zh) | Ic芯片的校准方法、相关系统及装置 | |
CN110265081B (zh) | 校准芯片电压的方法、装置、烧录器及存储介质 | |
WO2006086596A1 (en) | System and appartaus for in-system programming | |
CN111965530A (zh) | 一种基于jtag的fpga芯片自动化测试方法 | |
CN113064048A (zh) | 集成电路测试方法及设备 | |
CN112800705B (zh) | 设计规则检查方法、装置及存储介质 | |
CN116068478B (zh) | 一种芯片下载校准系统及使用方法 | |
CN111381150A (zh) | 芯片自动验证系统及其方法 | |
CN114325534A (zh) | 信号测试方法、装置、设备及可读存储介质 | |
CN113449422B (zh) | 处理测试数据的方法、装置、设备及存储介质 | |
JP3677343B2 (ja) | 電子回路の機能検査回路 | |
CN114780440A (zh) | 一种软件升级版本正确性的检测方法及装置 | |
US11067623B2 (en) | Test system and method of operating the same | |
CN112578270A (zh) | 基准电压自动校准的测试方法、装置、存储介质和终端 | |
CN115877186B (zh) | 一种晶圆测试芯片的方法及装置 | |
CN109061434B (zh) | 板级电路退化测试方法 | |
CN112444760B (zh) | 机车电器绝缘检测设备、方法、装置和存储介质 | |
CN212459952U (zh) | 数字通道的校准装置 | |
JP2001345699A (ja) | A/d変換器の試験回路及びその試験方法 | |
CN117665686B (zh) | 基于ate设备的动态负载校准方法及系统、设备、介质 | |
CN116185133B (zh) | 芯片时钟校准方法、装置、芯片、电子设备及存储介质 | |
CN112949214B (zh) | 机器学习建模方法、可视化建模平台及电子设备 | |
JP4295894B2 (ja) | 半導体デバイスの試験装置および試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |