CN114203570A - Ic芯片的校准方法、相关系统及装置 - Google Patents

Ic芯片的校准方法、相关系统及装置 Download PDF

Info

Publication number
CN114203570A
CN114203570A CN202110204121.8A CN202110204121A CN114203570A CN 114203570 A CN114203570 A CN 114203570A CN 202110204121 A CN202110204121 A CN 202110204121A CN 114203570 A CN114203570 A CN 114203570A
Authority
CN
China
Prior art keywords
chip
calibration
switch
output voltage
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110204121.8A
Other languages
English (en)
Inventor
丁淼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Injoinic Technology Co Ltd
Original Assignee
Shenzhen Injoinic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Injoinic Technology Co Ltd filed Critical Shenzhen Injoinic Technology Co Ltd
Priority to CN202110204121.8A priority Critical patent/CN114203570A/zh
Publication of CN114203570A publication Critical patent/CN114203570A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本申请涉及一种IC芯片的校准方法、系统及装置，将待校准的IC装配到成品的PCB上，然后利用PCB上的端口与校准电路连接进行电压校准。这样，即可在IC成品上直接对IC进行电压校准和电流校准，消除传统校准方法的测试夹具和PCB走线造成的校准偏差，有效提高校准精度，也避免了传统校准方法在拆装过程对IC造成损伤的风险，出厂IC品质更有保障，同时通过利用成品上自带的端口对量产后的成品校准，无需拆壳，操作简单、易行，大大降低成本，缩短了开发周期。

Description

IC芯片的校准方法、相关系统及装置
技术领域
本申请属于芯片技术领域，具体涉及一种IC芯片的校准方法、相关系统及装置。
背景技术
由于晶圆制造的偏差，集成电路(Integrated Circuit Chip，IC)芯片在出厂前都需要校准内部的各种参数。对于车载快充系统中的直流变换器DCDC芯片和协议芯片来讲，其输出电压和输出电流是主要的参数，必须经过校准，且输出电流一般理解为对应的过流保护(over current protectIOn，OCP)点。
但是申请人发现：目前IC芯片出厂前的校准一般都是将待校准IC安装到测试夹具上，然后接上外围校准电路来进行校准，由于测试夹具会带来接触阻抗的偏差，长时间测试后甚至会疲软，从而给IC带来更大的偏差，当将出厂后的IC焊接到成品印制电路板(Printed Circuit Board，PCB)上时会由于PCB布线的阻抗和差异，也会给IC的各种参数带来偏差，这样就满足不了高精度的要求。
发明内容
本申请提供一种IC芯片的校准方法、相关系统及装置，以期消除传统校准方法的测试夹具和PCB走线造成的校准偏差，有效提高校准精度，也避免了传统校准方法在拆装过程对IC造成损伤的风险，出厂IC品质更有保障，同时通过利用成品上自带的端口对量产后的成品校准，无需拆壳，操作简单、易行，大大降低成本，缩短了开发周期。
第一方面，本申请实施例提供了一种IC芯片的校准方法，其特征在于，应用于芯片校准系统中的校准电路，所述芯片校准系统包括装配在成品印制电路板PCB上的所述IC芯片和所述校准电路，所述校准电路包括模拟数字转换器ADC采样模块、开关K1、开关K2、负载电阻RL1、负载电阻RL2、系统通信模块以及处理器，所述IC芯片的电压输出端口连接所述ADC采样模块的第一端、所述开关K1的第一端、所述开关K2的第一端，所述开关K1的第二端连接所述负载电阻RL1的第一端，所述开关K2的第二端连接所述负载电阻RL2的第一端，所述ADC采样模块的第二端、所述负载电阻RL1的第二端、所述负载电阻RL2第二端合路后接地，所述处理器连接所述ADC采样模块和所述系统通信模块，所述IC芯片连接所述系统通信模块；所述方法包括：
控制所述开关K1和所述K2断开，使输出空载；
通过所述系统通信模块设置所述IC芯片的内部输出电压寄存器的值为VREG1，然后通过所述ADC采样模块得到当前实际输出电压VO1；
通过所述系统通信模块设置所述IC芯片的所述内部输出电压寄存器的值为VREG2，然后通过所述ADC采样模块得到当前实际输出电压为VO2；
通过如下公式计算得到待校准的电压参数Voffset、Vstep的校准值：
Vstep＝(VO2－VO1)÷(VREG2－VREG1)，
Voffset＝VO1－[(VO2－VO1)÷(VREG2－VREG1)]×VREG1，
其中，所述IC芯片的实际输出电压Vo与所述IC芯片的所述内部输出电压寄存器的值VREG满足第一线性关系，所述内部输出电压寄存器的值对应所述IC芯片的内部基准电压，所述第一线性关系满足如下公式：
VO＝Voffset+Vstep×VREG，
其中，Voffset为所述内部输出电压寄存器的漂移，Vstep为所述内部输出电压寄存器的电压步长。
第二方面，本申请实施例提供了一种应用于芯片校准系统中的校准电路，所述芯片校准系统包括装配在成品印制电路板PCB上的所述IC芯片和所述校准电路，所述校准电路包括模拟数字转换器ADC采样模块、开关K1、开关K2、负载电阻RL1、负载电阻RL2、系统通信模块以及处理器；
所述IC芯片的电压输出端口连接所述ADC采样模块的第一端、所述开关K1的第一端、所述开关K2的第一端，所述开关K1的第二端连接所述负载电阻RL1的第一端，所述开关K2的第二端连接所述负载电阻RL2的第一端，所述ADC采样模块的第二端、所述负载电阻RL1的第二端、所述负载电阻RL2第二端合路后接地，所述处理器连接所述ADC采样模块和所述系统通信模块，所述IC芯片连接所述系统通信模块；
所述校准电路，用于控制所述开关K1和所述K2断开，使输出空载；
以及用于通过所述系统通信模块设置所述IC芯片的内部输出电压寄存器的值为VREG1，然后通过所述ADC采样模块得到当前实际输出电压VO1；
以及用于通过所述系统通信模块设置所述IC芯片的所述内部输出电压寄存器的值为VREG2，然后通过所述ADC采样模块得到当前实际输出电压为VO2；
以及用于通过如下公式计算得到待校准的电压参数Voffset、Vstep的校准值：
Vstep＝(VO2－VO1)÷(VREG2－VREG1)，
Voffset＝VO1－[(VO2－VO1)÷(VREG2－VREG1)]×VREG1，
其中，所述IC芯片的实际输出电压Vo与所述IC芯片的所述内部输出电压寄存器的值VREG满足第一线性关系，所述内部输出电压寄存器的值对应所述IC芯片的内部基准电压，所述第一线性关系满足如下公式：
VO＝Voffset+Vstep×VREG，
其中，Voffset为所述内部输出电压寄存器的漂移，Vstep为所述内部输出电压寄存器的电压步长。
第三方面，本申请实施例提供了一种应用于芯片校准系统中的校准电路，所述芯片校准系统包括装配在成品印制电路板PCB上的所述IC芯片和所述校准电路，所述校准电路包括模拟数字转换器ADC采样模块、开关K1、开关K2、负载电阻RL1、负载电阻RL2、系统通信模块以及处理器，所述IC芯片的电压输出端口连接所述ADC采样模块的第一端、所述开关K1的第一端、所述开关K2的第一端，所述开关K1的第二端连接所述负载电阻RL1的第一端，所述开关K2的第二端连接所述负载电阻RL2的第一端，所述ADC采样模块的第二端、所述负载电阻RL1的第二端、所述负载电阻RL2第二端合路后接地，所述处理器连接所述ADC采样模块和所述系统通信模块，所述IC芯片连接所述系统通信模块；所述装置包括：
断开单元，用于控制所述开关K1和所述K2断开，使输出空载；
采样单元，用于通过所述系统通信模块设置所述IC芯片的内部输出电压寄存器的值为VREG1，然后通过所述ADC采样模块得到当前实际输出电压VO1；以及通过所述系统通信模块设置所述IC芯片的所述内部输出电压寄存器的值为VREG2，然后通过所述ADC采样模块得到当前实际输出电压为VO2；
计算单元，用于通过如下公式计算得到待校准的电压参数Voffset、Vstep的校准值：
Vstep＝(VO2－VO1)÷(VREG2－VREG1)，
Voffset＝VO1－[(VO2－VO1)÷(VREG2－VREG1)]×VREG1，
其中，所述IC芯片的实际输出电压Vo与所述IC芯片的所述内部输出电压寄存器的值VREG满足第一线性关系，所述内部输出电压寄存器的值对应所述IC芯片的内部基准电压，所述第一线性关系满足如下公式：
VO＝Voffset+Vstep×VREG，
其中，Voffset为所述内部输出电压寄存器的漂移，Vstep为所述内部输出电压寄存器的电压步长。
第四方面，本申请实施例提供了一种校准电路，包括处理器、存储器、通信接口，以及一个或多个程序，所述一个或多个程序被存储在所述存储器中，并且被配置由所述处理器执行，所述程序包括用于执行本申请实施例第一方面中的步骤的指令。
第五方面，本申请实施例提供了一种计算机存储介质，其特征在于，存储用于电子数据交换的计算机程序，其中，所述计算机程序使得计算机执行如本实施例第一方面中所描述的部分或全部步骤。
第六方面，本申请实施例提供了一种快充芯片，所述快充芯片为IC芯片，应用于如本实施例第一方面中所描述的部分或全部步骤。
第七方面，本申请实施例提供了一种计算机程序产品，其中，上述计算机程序产品包括存储了计算机程序的非瞬时性计算机可读存储介质，上述计算机程序可操作来使计算机执行如本申请实施例第一方面中所描述的部分或全部步骤。该计算机程序产品可以为一个软件安装包。
可以看出，本申请实施例中，在成品PCB上直接对IC进行电压校准，能够消除传统校准方法的测试夹具和PCB走线造成的校准偏差，有效提高校准精度，也避免了传统校准方法在拆装过程对IC造成损伤的风险，出厂IC品质更有保障，同时通过利用成品上自带的端口对量产后的成品校准，无需拆壳，操作简单、易行，大大降低成本，缩短了开发周期。
附图说明
图1是本申请实施例提供的一种IC芯片的校准系统的电路结构示意图；
图2是本申请实施例提供的一种IC芯片的校准方法的流程示意图；
图3是本申请实施例提供的一种IC芯片的校准装置的功能单元组成框图；
图4是本申请实施例提供的一种IC芯片的校准电路的电路结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
本申请实施例所述的一种IC芯片的校准方法，将待校准的IC装配到成品的PCB上，然后利用PCB上的端口与校准电路连接进行电压校准和电流校准。在进行电压校准和电流校准时，通过设置IC内部输出电压寄存器及IC内部输出电流寄存器，和切换校准电路中不同的负载，然后采样PCB的实际输出电压，进而计算得到电压校准值和电流校准值，并输入至IC实现电压校准和电流校准。
如图1所示，本申请实施例所述的芯片校准系统，包括有装配有待测IC的成品PCB1和校准电路2；其中，所述校准电路2包括模拟数字转换器ADC采样模块、开关K1、开关K2、负载电阻RL1、负载电阻RL2、系统通信模块以及处理器；
所述IC芯片的电压输出端口连接所述ADC采样模块的第一端、所述开关K1的第一端、所述开关K2的第一端，所述开关K1的第二端连接所述负载电阻RL1的第一端，所述开关K2的第二端连接所述负载电阻RL2的第一端，所述ADC采样模块的第二端、所述负载电阻RL1的第二端、所述负载电阻RL2第二端合路后接地，所述处理器连接所述ADC采样模块和所述系统通信模块，所述IC芯片连接所述系统通信模块；
其中，所述IC芯片包括但不限于直流变换器DCDC芯片和协议芯片。
其中，开关K1和开关K2均可以通过处理器进行闭合与关断的控制，该处理器可以是微控制单元MCU等，此处对处理的类型不做唯一限定。
其中，ADC采样模块例如可以是16位ADC数据采集芯片AD7606等，此处不做唯一限定。
其中，负载电阻RL1的阻值可以是100欧姆，负载电阻RL2的阻值例如可以是1000欧姆等，此处不做唯一限定。
其中，所述IC芯片与校准电路之间的连接具体可以是通过PCB上的走线以及外界端口实现连接，也可以是直连，此处不做唯一限定。例如，IC芯片可以通过PCB的USB端口常用的管脚(例如：CC、D+、D-等USB端口常用的管脚)与校准电路的系统通信模块的连接，实现与IC芯片内部通信，可以控制读写IC内部寄存器，切换IC芯片当前输出电压或电流大小。
其中，所述校准电路还包括存储器，所述存储器连接所述处理器，所述存储器存储有程序，所述程序用于执行本申请实施例中的电流和电压的校准方法中的步骤。
所述校准电路，用于控制所述开关K1和所述K2断开，使输出空载；
以及用于通过所述系统通信模块设置所述IC芯片的内部输出电压寄存器的值为VREG1，然后通过所述ADC采样模块得到当前实际输出电压VO1；
以及用于通过所述系统通信模块设置所述IC芯片的所述内部输出电压寄存器的值为VREG2，然后通过所述ADC采样模块得到当前实际输出电压为VO2；
以及用于通过如下公式计算得到待校准的电压参数Voffset、Vstep的校准值：
Vstep＝(VO2－VO1)÷(VREG2－VREG1)，
Voffset＝VO1－[(VO2－VO1)÷(VREG2－VREG1)]×VREG1，
其中，所述IC芯片的实际输出电压Vo与所述IC芯片的所述内部输出电压寄存器的值VREG满足第一线性关系，所述内部输出电压寄存器的值对应所述IC芯片的内部基准电压，所述第一线性关系满足如下公式：
VO＝Voffset+Vstep×VREG，
其中，Voffset为所述内部输出电压寄存器的漂移，Vstep为所述内部输出电压寄存器的电压步长。
其中，Voffset和Vstep为IC芯片的电压校准参数。
由于IC芯片的实际输出电压Vo与IC芯片的内部输出电压寄存器的值IREG满足第一线性关系，测试时，内部输出电压寄存器的值被设置为VREG1，校准系统满足等式
VO1＝Voffset+Vstep×VREG1，
内部输出电压寄存器的值被设置为VREG2，校准系统满足等式
VO2＝Voffset+Vstep×VREG2，
两个等式相减，得到
VO2－VO1＝Vstep×VREG2－Vstep×VREG1，
即Vstep＝(VO2－VO1)÷(VREG2－VREG1)。
在一个可能的示例中，所述校准电路，还用于通过所述系统通信模块设置所述IC芯片的所述内部输出电压寄存器的值为VREG3；
设置所述IC芯片的内部输出电流寄存器的值为最大值，闭合所述开关K1，断开所述开关K2，然后通过所述ADC采样模块得到当前实际输出电压为VO3，通过如下公式计算得到当前实际输出电流IO1:
IO1＝VO3÷RL1，
设置所述IC芯片的所述内部输出电流寄存器，逐档减小并采集输出电压，直到当前输出电压减小或完全关闭即触发过流保护动作，得到当前设置的所述内部输出电流寄存器的值IREG1，所述当前设置的所述内部输出电流寄存器的值IREG1对应当前输出电流的过流保护OCP点；
设置所述IC芯片的所述内部输出电流寄存器的值为最大值，断开所述开关K1，闭合所述开关K2，然后通过所述ADC采样模块得到当前实际输出电压为VO4，通过如下公式计算得到当前实际输出电流IO2:
IO2＝VO4÷RL2，
设置所述IC芯片的所述内部输出电流寄存器，逐档减小并采集输出电压，直到当前输出电压减小或完全关闭即触发过流保护动作，得到当前设置的所述内部输出电流寄存器的值IREG2，所述当前设置的所述内部输出电流寄存器的值IREG2对应当前输出电流的过流保护OCP点；
通过如下公式计算得到待校准的电流参数IOffset、Istep的校准值：
Istep＝(IO2－IO1)÷(IREG2－IREG1)，
IOffset＝IO1－[(IO2－IO1)÷(IREG2－IREG1)]×IREG1，
其中，所述IC芯片的实际输出电流IO与所述IC芯片的所述内部输出电流寄存器的值IREG满足第二线性关系，所述内部输出电流寄存器的值对应所述IC芯片达到过流保护状态时的输出电流，所述第二线性关系满足如下公式：
IO＝IOffset+Istep×IREG，
其中，IOffset为所述内部输出电流寄存器的漂移，Istep为所述内部输出电流寄存器的电流步长。
其中，IOffset和Istep为IC芯片的电流校准参数。
由于IC芯片的实际输出电流IO与IC芯片的内部输出电流寄存器的值IREG满足第二线性关系，测试时，内部输出电流寄存器的初始值设置的是最大值，在这种情况下，VO/RL的实际电流是小于最大设定电流(即过流保护点)的，需要将内部输出电流寄存器的档位逐档减小，持续检测直至减小到参考值的时候开始起作用(即过流保护动作，具体表现为当前输出电压开始减小或完全关闭)。不同的负载电阻RL对应的过流保护点电流IO是不一样的，从而对应的内部输出电流寄存器的数值也是不同的。
具体的，负载电阻RL1作用时，校准系统满足等式
IO1＝IOffset+Istep×IREG1，
负载电阻RL2作用时，校准系统满足等式
IO2＝IOffset+Istep×IREG2，
两个等式相减，得到
IO2－IO1＝Istep×IREG2－Istep×IREG1＝Istep×(IREG2－IREG1)，
即Istep＝(IO2－IO1)÷(IREG2－IREG1)。
可见，本示例中，在成品PCB上直接对IC进行电流校准，能够消除传统校准方法的测试夹具和PCB走线造成的校准偏差，有效提高校准精度，也避免了传统校准方法在拆装过程对IC造成损伤的风险，出厂IC品质更有保障，同时通过利用成品上自带的端口对量产后的成品校准，无需拆壳，操作简单、易行，大大降低成本，缩短了开发周期。校准电路能够同时适用于电压和电流的校准，灵活全面。
在一个可能的示例中，所述校准电路逐档减小的操作之前，还用于：获取经过校准的同一个产线上的多个IC芯片的历史检测数据；以及根据所述历史检测数据确定所述多个IC芯片中每个IC芯片的目标参数的偏差，所述目标参数包括输出电压和/或输出电流；以及确定所述多个IC芯片中偏差大于预设偏差的至少一个IC芯片；以及根据所述至少一个IC芯片和所述多个IC芯片确定所述芯片校准系统的准确度；以及确定用户设置的单片校准参考提速时长；以及根据所述准确度、所述单片校准参考提速时长、预设的基准档位步长、基准准确度以及单片校准基准时长，得到用于本批次产品校准使用的目标档位步长。
其中，所述预设偏差例如可以是2％、1％、0.1％等，此处不做唯一限定。所述芯片校准系统的准确度越高，则越多占比的芯片在校准后实际使用过程中，产生的偏差在预设范围内。
其中，所述内部电流寄存器的行程例如可以是0-28即0-256，基准准确度例如可以是98％，基准档位步长按照基准准确度例如可以通过实验检测或者按照经验设置为百分之一行程(取整)即2或3，单片校准基准时长对应单片芯片完成校准过程的整体时长，主要受到降档次数的影响(其他参数如负载电阻可以保持一致以减少差异化影响因素)，也就是说，档位步长正相关准确度，且负相关单片校准时长，综合考虑准确度和单片校准时长的影响，可以兼顾校准效率和精度。
在一个可能的示例中，在所述根据所述准确度、所述单片校准参考提速时长、预设的基准档位步长、基准准确度以及单片校准基准时长，得到用于本批次产品校准使用的目标档位步长方面，所述校准电路具体用于：
通过如下公式更新所述内部输出电流寄存器的档位步长SG：
SG＝SG0，τ≧τ0，
Figure BDA0002949759420000081
其中，SG表示所述目标档位步长,SG0表示基准档位步长，SG0取值为内部输出电流寄存器行程的1/10，τ表示准确度，τ0表示基准准确度，τ0取值为行业标准规范所约定的数值，ΔT表示单片校准参考提速时长，T0表示单片校准基准时长。
其中，准确度的取值范围为[0,1]，单片校准基准时长根据实际电路过程检测得到，一般为100ms至5秒之间。
可见，本示例中，通过对历史校准的芯片进行统计分析，得到芯片校准系统的实际准确度，对于已经大于或等于基准准确度的情况，说明目前的档位步长已经满足需求，无需再强化设置，对于小于基准准确度的情况，说明芯片校准系统需要提高进度以提高其校准性能，综合考量准确度和单片检测时长可以兼顾校准效率和精度。
在一个可能的示例中，所述校准电路还用于：将校准之后的电压校准值和/或电流校准值烧写在所述IC芯片的内部存储器中。
其中，所述IC芯片被校准之后，IC芯片就可以根据公式来计算输出精确的电压和电流。
在一个可能的示例中，所述内部存储器包括以下任意一种：随机存取存储器RAM、双倍速率同步动态随机存储器DDR、非易失性存储器NVM。
其中，IC芯片的内部存储器的存储方式包括但不限于以下方式：闪存FLASH模式、MTP模式(微软制订的一套媒体传输协议(Media Transfer Protocol))、一次性可编程OTP模式等。
此外，所述IC芯片还包括第一压差采样端口IS+和第二压差采样端口IS-，两个端口之间串联有采样电阻RS，IC芯片通过采样IS+/IS-的压差可以计算得到IC芯片当前的输出电流IO的大小。
可以看出，本申请实施例中，在成品PCB上直接对IC进行电压校准，能够消除传统校准方法的测试夹具和PCB走线造成的校准偏差，有效提高校准精度，也避免了传统校准方法在拆装过程对IC造成损伤的风险，出厂IC品质更有保障，同时通过利用成品上自带的端口对量产后的成品校准，无需拆壳，操作简单、易行，大大降低成本，缩短了开发周期。
请参阅图2，图2是本申请实施例提供的一种IC芯片的校准方法的流程示意图，应用于如图1所示的芯片校准系统中的校准电路，如图所示，本IC芯片的校准方法包括以下操作。
步骤201，控制所述开关K1和所述K2断开，使输出空载；
步骤202，通过所述系统通信模块设置所述IC芯片的内部输出电压寄存器的值为VREG1，然后通过所述ADC采样模块得到当前实际输出电压VO1；
步骤203，通过所述系统通信模块设置所述IC芯片的所述内部输出电压寄存器的值为VREG2，然后通过所述ADC采样模块得到当前实际输出电压为VO2；
步骤204，通过如下公式计算得到待校准的电压参数Voffset、Vstep的校准值：
Vstep＝(VO2－VO1)÷(VREG2－VREG1)，
Voffset＝VO1－[(VO2－VO1)÷(VREG2－VREG1)]×VREG1，
其中，所述IC芯片的实际输出电压Vo与所述IC芯片的所述内部输出电压寄存器的值VREG满足第一线性关系，所述内部输出电压寄存器的值对应所述IC芯片的内部基准电压，所述第一线性关系满足如下公式：
VO＝Voffset+Vstep×VREG，
其中，Voffset为所述内部输出电压寄存器的漂移，Vstep为所述内部输出电压寄存器的电压步长。
在一个可能的实例中，所述方法还包括：
通过所述系统通信模块设置所述IC芯片的所述内部输出电压寄存器的值为VREG3；
设置所述IC芯片的内部输出电流寄存器的值为最大值，闭合所述开关K1，断开所述开关K2，然后通过所述ADC采样模块得到当前实际输出电压为VO3，通过如下公式计算得到当前实际输出电流IO1:
IO1＝VO3÷RL1，
设置所述IC芯片的所述内部输出电流寄存器，逐档减小并采集输出电压，直到当前输出电压减小或完全关闭即触发过流保护动作，得到当前设置的所述内部输出电流寄存器的值IREG1，所述当前设置的所述内部输出电流寄存器的值IREG1对应当前输出电流的过流保护OCP点；
设置所述IC芯片的所述内部输出电流寄存器的值为最大值，断开所述开关K1，闭合所述开关K2，然后通过所述ADC采样模块得到当前实际输出电压为VO4，通过如下公式计算得到当前实际输出电流IO2:
IO2＝VO4÷RL2，
设置所述IC芯片的所述内部输出电流寄存器，逐档减小并采集输出电压，直到当前输出电压减小或完全关闭即触发过流保护动作，得到当前设置的所述内部输出电流寄存器的值IREG2，所述当前设置的所述内部输出电流寄存器的值IREG2对应当前输出电流的过流保护OCP点；
通过如下公式计算得到待校准的电流参数IOffset、Istep的校准值：
Istep＝(IO2－IO1)÷(IREG2－IREG1)，
IOffset＝IO1－[(IO2－IO1)÷(IREG2－IREG1)]×IREG1，
其中，所述IC芯片的实际输出电流IO与所述IC芯片的所述内部输出电流寄存器的值IREG满足第二线性关系，所述内部输出电流寄存器的值对应所述IC芯片达到过流保护状态时的输出电流，所述第二线性关系满足如下公式：
IO＝IOffset+Istep×IREG，
其中，IOffset为所述内部输出电流寄存器的漂移，Istep为所述内部输出电流寄存器的电流步长。
在一个可能的实例中，所述逐档减小的操作之前，所述方法还包括：
获取经过校准的同一个产线上的多个IC芯片的历史检测数据；
根据所述历史检测数据确定所述多个IC芯片中每个IC芯片的目标参数的偏差，所述目标参数包括输出电压和/或输出电流；
确定所述多个IC芯片中偏差大于预设偏差的至少一个IC芯片；
根据所述至少一个IC芯片和所述多个IC芯片确定所述芯片校准系统的准确度；
确定用户设置的单片校准参考提速时长；
根据所述准确度、所述单片校准参考提速时长、预设的基准档位步长、基准准确度以及单片校准基准时长，得到用于本批次产品校准使用的目标档位步长。
在一个可能的实例中，所述根据所述准确度、所述单片校准参考提速时长、预设的基准档位步长、基准准确度以及单片校准基准时长，得到用于本批次产品校准使用的目标档位步长，包括：
通过如下公式更新所述内部输出电流寄存器的档位步长SG：
SG＝SG0，τ≧τ0，
Figure BDA0002949759420000111
其中，SG表示所述目标档位步长,SG0表示基准档位步长，SG0取值为内部输出电流寄存器行程的1/10，τ表示准确度，τ0表示基准准确度，τ0取值为行业标准规范所约定的数值，ΔT表示单片校准参考提速时长，T0表示单片校准基准时长。
在一个可能的实例中，所述内部存储器包括以下任意一种：随机存取存储器RAM、双倍速率同步动态随机存储器DDR、非易失性存储器NVM。
可见，本申请实施例中，在成品PCB上直接对IC进行电压校准，能够消除传统校准方法的测试夹具和PCB走线造成的校准偏差，有效提高校准精度，也避免了传统校准方法在拆装过程对IC造成损伤的风险，出厂IC品质更有保障，同时通过利用成品上自带的端口对量产后的成品校准，无需拆壳，操作简单、易行，大大降低成本，缩短了开发周期。
与上述图2所示的实施例一致的，请参阅图3，图3是本申请实施例提供的一种IC芯片的校准装置的功能单元组成框图，所示IC芯片的校准装置300应用于如图1所示的芯片校准系统；所述装置包括：
断开单元301，用于控制所述开关K1和所述K2断开，使输出空载；
采样单元302，用于通过所述系统通信模块设置所述IC芯片的内部输出电压寄存器的值为VREG1，然后通过所述ADC采样模块得到当前实际输出电压VO1；以及通过所述系统通信模块设置所述IC芯片的所述内部输出电压寄存器的值为VREG2，然后通过所述ADC采样模块得到当前实际输出电压为VO2；
计算单元303，用于通过如下公式计算得到待校准的电压参数Voffset、Vstep的校准值：
Vstep＝(VO2－VO1)÷(VREG2－VREG1)，
Voffset＝VO1－[(VO2－VO1)÷(VREG2－VREG1)]×VREG1，
其中，所述IC芯片的实际输出电压Vo与所述IC芯片的所述内部输出电压寄存器的值VREG满足第一线性关系，所述内部输出电压寄存器的值对应所述IC芯片的内部基准电压，所述第一线性关系满足如下公式：
VO＝Voffset+Vstep×VREG，
其中，Voffset为所述内部输出电压寄存器的漂移，Vstep为所述内部输出电压寄存器的电压步长。
在一个可能的实例中，所述装置还包括：
设置单元，用于通过所述系统通信模块设置所述IC芯片的所述内部输出电压寄存器的值为VREG3；
所述采样单元，还用于设置所述IC芯片的内部输出电流寄存器的值为最大值，闭合所述开关K1，断开所述开关K2，然后通过所述ADC采样模块得到当前实际输出电压为VO3，通过如下公式计算得到当前实际输出电流IO1:
IO1＝VO3÷RL1，
所述采样单元，还用于设置所述IC芯片的所述内部输出电流寄存器，逐档减小并采集输出电压，直到当前输出电压减小或完全关闭即触发过流保护动作，得到当前设置的所述内部输出电流寄存器的值IREG1，所述当前设置的所述内部输出电流寄存器的值IREG1对应当前输出电流的过流保护OCP点；
所述采样单元，还用于设置所述IC芯片的所述内部输出电流寄存器的值为最大值，断开所述开关K1，闭合所述开关K2，然后通过所述ADC采样模块得到当前实际输出电压为VO4，通过如下公式计算得到当前实际输出电流IO2:
IO2＝VO4÷RL2，
所述采样单元，还用于设置所述IC芯片的所述内部输出电流寄存器，逐档减小并采集输出电压，直到当前输出电压减小或完全关闭即触发过流保护动作，得到当前设置的所述内部输出电流寄存器的值IREG2，所述当前设置的所述内部输出电流寄存器的值IREG2对应当前输出电流的过流保护OCP点；
计算单元，用于通过如下公式计算得到待校准的电流参数IOffset、Istep的校准值：
Istep＝(IO2－IO1)÷(IREG2－IREG1)，
IOffset＝IO1－[(IO2－IO1)÷(IREG2－IREG1)]×IREG1，
其中，所述IC芯片的实际输出电流IO与所述IC芯片的所述内部输出电流寄存器的值IREG满足第二线性关系，所述内部输出电流寄存器的值对应所述IC芯片达到过流保护状态时的输出电流，所述第二线性关系满足如下公式：
IO＝IOffset+Istep×IREG，
其中，IOffset为所述内部输出电流寄存器的漂移，Istep为所述内部输出电流寄存器的电流步长。
在一个可能的实例中，所述采样单元所述逐档减小的操作之前，还用于：获取经过校准的同一个产线上的多个IC芯片的历史检测数据；以及根据所述历史检测数据确定所述多个IC芯片中每个IC芯片的目标参数的偏差，所述目标参数包括输出电压和/或输出电流；以及确定所述多个IC芯片中偏差大于预设偏差的至少一个IC芯片；以及根据所述至少一个IC芯片和所述多个IC芯片确定所述芯片校准系统的准确度；以及确定用户设置的单片校准参考提速时长；以及根据所述准确度、所述单片校准参考提速时长、预设的基准档位步长、基准准确度以及单片校准基准时长，得到用于本批次产品校准使用的目标档位步长。
在一个可能的实例中，所述采样单元具体用于：通过如下公式更新所述内部输出电流寄存器的档位步长SG：
SG＝SG0，τ≧τ0，
Figure BDA0002949759420000131
其中，SG表示所述目标档位步长,SG0表示基准档位步长，SG0取值为内部输出电流寄存器行程的1/10，τ表示准确度，τ0表示基准准确度，τ0取值为行业标准规范所约定的数值，ΔT表示单片校准参考提速时长，T0表示单片校准基准时长。
在一个可能的实例中，所述装置还包括：
烧写单元，用于将校准之后的电压校准值和/或电流校准值烧写在所述IC芯片的内部存储器中。
在一个可能的实例中，所述内部存储器包括以下任意一种：随机存取存储器RAM、双倍速率同步动态随机存储器DDR、非易失性存储器NVM。
可以理解的是，由于方法实施例与装置实施例为相同技术构思的不同呈现形式，因此，本申请中方法实施例部分的内容应同步适配于装置实施例部分，此处不再赘述。
与上述图2所示的实施例一致的，请参阅图4，图4是本申请实施例提供的一种校准电路400的结构示意图，如图所示，所述校准电路400包括处理器410、存储器420、ADC采样模块430、系统通信模块440、以及一个或多个程序421，其中，所述一个或多个程序421被存储在上述存储器420中，并且被配置由上述应用处理器410执行，所述一个或多个程序421包括用于执行上述方法实施例中任一步骤的指令。
上述主要从方法侧执行过程的角度对本申请实施例的方案进行了介绍。可以理解的是，校准电路为了实现上述功能，其包含了执行各个功能相应的硬件结构和软件模块。本领域技术人员应该很容易意识到，结合本文中所提供的实施例描述的各示例的单元及算法步骤，本申请能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
本申请实施例可以根据上述方法示例对校准电路进行功能单元的划分，例如，可以对应各个功能划分各个功能单元，也可以将两个或两个以上的功能集成在一个处理单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。需要说明的是，本申请实施例中对单元的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。
本申请实施例还提供了一种芯片，其中，该芯片包括处理器，用于从存储器中调用并运行计算机程序，使得安装有所述芯片的设备执行如上述方法实施例中校准电路所描述的部分或全部步骤。
本申请实施例还提供一种计算机存储介质，其中，该计算机存储介质存储用于电子数据交换的计算机程序，该计算机程序使得计算机执行如上述方法实施例中记载的任一方法的部分或全部步骤，上述计算机包括校准电路。
本申请实施例还提供一种计算机程序产品，上述计算机程序产品包括存储了计算机程序的非瞬时性计算机可读存储介质，上述计算机程序可操作来使计算机执行如上述方法实施例中记载的任一方法的部分或全部步骤。该计算机程序产品可以为一个软件安装包，上述计算机包括校准电路。
需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本申请所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置，可通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如上述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性或其它的形式。
上述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
上述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储器中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储器中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本申请各个实施例上述方法的全部或部分步骤。而前述的存储器包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储器中，存储器可以包括：闪存盘、只读存储器(英文：Read-Only Memory，简称：ROM)、随机存取器(英文：Random Access Memory，简称：RAM)、磁盘或光盘等。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种芯片校准系统，其特征在于，所述芯片校准系统包括装配在成品印制电路板PCB上的IC芯片和校准电路，
其中，所述校准电路包括模拟数字转换器ADC采样模块、开关K1、开关K2、负载电阻RL1、负载电阻RL2、系统通信模块以及处理器，所述IC芯片的电压输出端口连接所述ADC采样模块的第一端、所述开关K1的第一端、所述开关K2的第一端，所述开关K1的第二端连接所述负载电阻RL1的第一端，所述开关K2的第二端连接所述负载电阻RL2的第一端，所述ADC采样模块的第二端、所述负载电阻RL1的第二端、所述负载电阻RL2第二端合路后接地，所述处理器连接所述ADC采样模块和所述系统通信模块，所述IC芯片连接所述系统通信模块。
2.一种集成电路IC芯片的校准方法，其特征在于，应用于芯片校准系统中的校准电路，所述芯片校准系统包括装配在成品印制电路板PCB上的所述IC芯片和所述校准电路，所述校准电路包括模拟数字转换器ADC采样模块、开关K1、开关K2、负载电阻RL1、负载电阻RL2、系统通信模块以及处理器，所述IC芯片的电压输出端口连接所述ADC采样模块的第一端、所述开关K1的第一端、所述开关K2的第一端，所述开关K1的第二端连接所述负载电阻RL1的第一端，所述开关K2的第二端连接所述负载电阻RL2的第一端，所述ADC采样模块的第二端、所述负载电阻RL1的第二端、所述负载电阻RL2第二端合路后接地，所述处理器连接所述ADC采样模块和所述系统通信模块，所述IC芯片连接所述系统通信模块；所述方法包括：
控制所述开关K1和所述K2断开，使输出空载；
通过所述系统通信模块设置所述IC芯片的内部输出电压寄存器的值为VREG1，然后通过所述ADC采样模块得到当前实际输出电压VO1；
通过所述系统通信模块设置所述IC芯片的所述内部输出电压寄存器的值为VREG2，然后通过所述ADC采样模块得到当前实际输出电压为VO2；
通过预设公式计算得到待校准的电压参数Voffset、Vstep的校准值。
3.根据权利要求2所述的方法，其特征在于，通过预设公式计算得到待校准的电压参数Voffset、Vstep的校准值，包括：通过如下公式计算得到待校准的电压参数Voffset、Vstep的校准值：
Vstep＝(VO2－VO1)÷(VREG2－VREG1)，
Voffset＝VO1－[(VO2－VO1)÷(VREG2－VREG1)]×VREG1，
其中，所述IC芯片的实际输出电压Vo与所述IC芯片的所述内部输出电压寄存器的值VREG满足第一线性关系，所述内部输出电压寄存器的值对应所述IC芯片的内部基准电压，所述第一线性关系满足如下公式：
VO＝Voffset+Vstep×VREG，
其中，Voffset为所述内部输出电压寄存器的漂移，Vstep为所述内部输出电压寄存器的电压步长。
4.根据权利要求3所述的方法，其特征在于，所述方法还包括：
通过所述系统通信模块设置所述IC芯片的所述内部输出电压寄存器的值为VREG3；
设置所述IC芯片的内部输出电流寄存器的值为最大值，闭合所述开关K1，断开所述开关K2，然后通过所述ADC采样模块得到当前实际输出电压为VO3，通过如下公式计算得到当前实际输出电流IO1:
IO1＝VO3÷RL1，
设置所述IC芯片的所述内部输出电流寄存器，逐档减小并采集输出电压，直到当前输出电压减小或完全关闭即触发过流保护动作，得到当前设置的所述内部输出电流寄存器的值IREG1，所述当前设置的所述内部输出电流寄存器的值IREG1对应当前输出电流的过流保护OCP点；
设置所述IC芯片的所述内部输出电流寄存器的值为最大值，断开所述开关K1，闭合所述开关K2，然后通过所述ADC采样模块得到当前实际输出电压为VO4，通过如下公式计算得到当前实际输出电流IO2:
IO2＝VO4÷RL2，
设置所述IC芯片的所述内部输出电流寄存器，逐档减小并采集输出电压，直到当前输出电压减小或完全关闭即触发过流保护动作，得到当前设置的所述内部输出电流寄存器的值IREG2，所述当前设置的所述内部输出电流寄存器的值IREG2对应当前输出电流的过流保护OCP点；
通过如下公式计算得到待校准的电流参数IOffset、Istep的校准值：
Istep＝(IO2－IO1)÷(IREG2－IREG1)，
IOffset＝IO1－[(IO2－IO1)÷(IREG2－IREG1)]×IREG1，
其中，所述IC芯片的实际输出电流IO与所述IC芯片的所述内部输出电流寄存器的值IREG满足第二线性关系，所述内部输出电流寄存器的值对应所述IC芯片达到过流保护状态时的输出电流，所述第二线性关系满足如下公式：
IO＝IOffset+Istep×IREG，
其中，IOffset为所述内部输出电流寄存器的漂移，Istep为所述内部输出电流寄存器的电流步长。
5.根据权利要求4所述的方法，其特征在于，所述逐档减小的操作之前，所述方法还包括：
获取经过校准的同一个产线上的多个IC芯片的历史检测数据；
根据所述历史检测数据确定所述多个IC芯片中每个IC芯片的目标参数的偏差，所述目标参数包括输出电压和/或输出电流；
确定所述多个IC芯片中偏差大于预设偏差的至少一个IC芯片；
根据所述至少一个IC芯片和所述多个IC芯片确定所述芯片校准系统的准确度；
确定用户设置的单片校准参考提速时长；
根据所述准确度、所述单片校准参考提速时长、预设的基准档位步长、基准准确度以及单片校准基准时长，得到用于本批次产品校准使用的目标档位步长。
6.一种校准电路，其特征在于，应用于芯片校准系统中的校准电路，所述芯片校准系统包括装配在成品印制电路板PCB上的所述IC芯片和所述校准电路，所述校准电路包括模拟数字转换器ADC采样模块、开关K1、开关K2、负载电阻RL1、负载电阻RL2、系统通信模块以及处理器；
所述IC芯片的电压输出端口连接所述ADC采样模块的第一端、所述开关K1的第一端、所述开关K2的第一端，所述开关K1的第二端连接所述负载电阻RL1的第一端，所述开关K2的第二端连接所述负载电阻RL2的第一端，所述ADC采样模块的第二端、所述负载电阻RL1的第二端、所述负载电阻RL2第二端合路后接地，所述处理器连接所述ADC采样模块和所述系统通信模块，所述IC芯片连接所述系统通信模块；
所述校准电路，用于控制所述开关K1和所述K2断开，使输出空载；
以及用于通过所述系统通信模块设置所述IC芯片的内部输出电压寄存器的值为VREG1，然后通过所述ADC采样模块得到当前实际输出电压VO1；
以及用于通过所述系统通信模块设置所述IC芯片的所述内部输出电压寄存器的值为VREG2，然后通过所述ADC采样模块得到当前实际输出电压为VO2；
以及用于通过预设公式计算得到待校准的电压参数Voffset、Vstep的校准值。
7.一种IC芯片的校准装置，其特征在于，应用于芯片校准系统中的校准电路，所述芯片校准系统包括装配在成品印制电路板PCB上的所述IC芯片和所述校准电路，所述校准电路包括模拟数字转换器ADC采样模块、开关K1、开关K2、负载电阻RL1、负载电阻RL2、系统通信模块以及处理器，所述IC芯片的电压输出端口连接所述ADC采样模块的第一端、所述开关K1的第一端、所述开关K2的第一端，所述开关K1的第二端连接所述负载电阻RL1的第一端，所述开关K2的第二端连接所述负载电阻RL2的第一端，所述ADC采样模块的第二端、所述负载电阻RL1的第二端、所述负载电阻RL2第二端合路后接地，所述处理器连接所述ADC采样模块和所述系统通信模块，所述IC芯片连接所述系统通信模块；所述装置包括：
断开单元，用于控制所述开关K1和所述K2断开，使输出空载；
采样单元，用于通过所述系统通信模块设置所述IC芯片的内部输出电压寄存器的值为VREG1，然后通过所述ADC采样模块得到当前实际输出电压VO1；以及通过所述系统通信模块设置所述IC芯片的所述内部输出电压寄存器的值为VREG2，然后通过所述ADC采样模块得到当前实际输出电压为VO2；
计算单元，用于通过预设公式计算得到待校准的电压参数Voffset、Vstep的校准值。
8.一种校准电路，其特征在于，包括处理器、存储器，以及一个或多个程序，所述一个或多个程序被存储在所述存储器中，并且被配置由所述处理器执行，所述程序包括用于执行如权利要求2-5任一项所述的方法中的步骤的指令。
9.一种快充芯片，其特征在于，所述快充芯片为IC芯片，应用于如权利要求2-5任一项所述的IC芯片的校准方法中。
10.一种计算机可读存储介质，其特征在于，存储用于电子数据交换的计算机程序，其中，所述计算机程序使得计算机执行如权利要求2-5任一项所述的方法。
CN202110204121.8A 2020-09-18 2020-09-18 Ic芯片的校准方法、相关系统及装置 Pending CN114203570A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110204121.8A CN114203570A (zh) 2020-09-18 2020-09-18 Ic芯片的校准方法、相关系统及装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010984631.7A CN111929569B (zh) 2020-09-18 2020-09-18 Ic芯片的校准方法、系统及装置
CN202110204121.8A CN114203570A (zh) 2020-09-18 2020-09-18 Ic芯片的校准方法、相关系统及装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202010984631.7A Division CN111929569B (zh) 2020-09-18 2020-09-18 Ic芯片的校准方法、系统及装置

Publications (1)

Publication Number Publication Date
CN114203570A true CN114203570A (zh) 2022-03-18

Family

ID=73333954

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110204121.8A Pending CN114203570A (zh) 2020-09-18 2020-09-18 Ic芯片的校准方法、相关系统及装置
CN202010984631.7A Active CN111929569B (zh) 2020-09-18 2020-09-18 Ic芯片的校准方法、系统及装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010984631.7A Active CN111929569B (zh) 2020-09-18 2020-09-18 Ic芯片的校准方法、系统及装置

Country Status (1)

Country Link
CN (2) CN114203570A (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3933638A1 (en) 2020-06-29 2022-01-05 Siemens Aktiengesellschaft Consensus method for a distributed database
CN112557876A (zh) * 2020-12-10 2021-03-26 苏州英嘉通半导体有限公司 一种用于芯片模拟参数校准的装置及其测试方法
CN112485499A (zh) * 2020-12-29 2021-03-12 深圳市芯天下技术有限公司 基准电流自动校准的测试方法、装置、存储介质和终端
CN113433501B (zh) * 2021-06-24 2023-06-02 紫光展讯通信(惠州)有限公司 电流校准方法、系统、介质及校准板
EP4224178A1 (de) * 2022-02-03 2023-08-09 Siemens Aktiengesellschaft Kalibrierung einer elektronischen baugruppe während eines fertigungsprozesses
CN114967813A (zh) * 2022-06-30 2022-08-30 珠海泰芯半导体有限公司 基准电压的校准方法、装置及存储介质
CN115166492B (zh) * 2022-09-02 2022-12-20 珠海妙存科技有限公司 一种芯片参数采集电路
CN116068478B (zh) * 2023-03-07 2023-08-15 紫光同芯微电子有限公司 一种芯片下载校准系统及使用方法
CN117347840A (zh) * 2023-12-06 2024-01-05 深圳市易检车服科技有限公司 用于均衡仪的校准测试方法、装置、设备及存储介质
CN117368700B (zh) * 2023-12-07 2024-02-09 深圳市易检车服科技有限公司 无线均衡仪中电路板的自动测试系统及自动测试方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103961126B (zh) * 2013-02-05 2016-07-06 苏州瑞派宁科技有限公司 一种多阈值采样数字化器件的阈值校正方法
CN103346793B (zh) * 2013-07-19 2016-12-28 深圳创维－Rgb电子有限公司 一种adc自动校正的方法及装置
CN103901336B (zh) * 2014-03-05 2017-01-25 深圳欣锐科技股份有限公司 一种集成电路芯片内部参考电压的校准方法、装置
CN105573393B (zh) * 2014-11-11 2017-06-27 扬智科技股份有限公司 集成电路与其电流校正方法以及电子装置
US9439251B2 (en) * 2014-11-27 2016-09-06 Yujing Technology Co., Ltd. Offset voltage eliminating circuit structure for protection mechanism of dimmer
CN107819465B (zh) * 2017-10-25 2018-11-23 深圳锐越微技术有限公司 SoC基带芯片及其电流舵数模转换器的失配校准电路
CN111352021B (zh) * 2020-03-10 2022-08-09 上海御渡半导体科技有限公司 一种测试设备的信号校准方法

Also Published As

Publication number Publication date
CN111929569A (zh) 2020-11-13
CN111929569B (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
CN111929569B (zh) Ic芯片的校准方法、系统及装置
US11215672B2 (en) Battery detection method
CN111239624B (zh) 一种电池容量校准方法、装置、电子设备及存储介质
WO1997012310A9 (en) Digital trimming of on-chip analog components
EP0829074A1 (en) Method and apparatus for providing serial, in-pack programmability for a microcontroller
WO1997012310A2 (en) Digital trimming of on-chip analog components
CN105388445A (zh) 一种单相电能表的自动校表方法
US20220373607A1 (en) Apparatus and Method for Diagnosing Degree of Degradation of Battery
CN112649719B (zh) 一种芯片中线性稳压器的测试方法、装置以及设备
US7724014B2 (en) On-chip servo loop integrated circuit system test circuitry and method
CN113933710A (zh) 电池功率状态的在线预测方法及终端设备
CN112782593B (zh) 电池初始荷电状态的获取方法及装置
US7890832B2 (en) Method for accuracy improvement allowing chip-by-chip measurement correction
US7926008B2 (en) Integrated circuit with on-board power utilization information
CN109783993B (zh) 一种电池等效模型参数确定方法及装置
CN111771129B (zh) 一种用于测量电流的装置、方法及设备
CN110286257A (zh) 电流检测方法及装置，电子设备及计算机可读存储介质
CN115825797A (zh) 一种供电性能测试方法及相关组件
US20080046182A1 (en) Integrated Circuit with Self-Proofreading Function, Measuring Device using the same and Method for Self-Recording Parameter
CN114994514A (zh) 芯片检测方法、装置、设备及存储介质
CN115290165A (zh) 超声水表的检测方法、系统以及装置
CN115825767A (zh) 信息校准方法、装置、电子设备及存储介质
CN112865229A (zh) 一种充电保护电路及无线耳机
CN112198433A (zh) 电池容量标定方法、标定装置及电池管理系统
CN107272862A (zh) 确定终端处理器电压的方法和终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination