CN116057837A - 用于生成同步射频输出信号的控制单元、射频功率发生器和方法 - Google Patents

用于生成同步射频输出信号的控制单元、射频功率发生器和方法 Download PDF

Info

Publication number
CN116057837A
CN116057837A CN202180058716.5A CN202180058716A CN116057837A CN 116057837 A CN116057837 A CN 116057837A CN 202180058716 A CN202180058716 A CN 202180058716A CN 116057837 A CN116057837 A CN 116057837A
Authority
CN
China
Prior art keywords
signal
pll
waveform
signals
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180058716.5A
Other languages
English (en)
Inventor
曼努埃尔·福尔·德姆·布罗克
罗兰·施利夫
安德烈·格雷德
丹尼尔·格鲁纳
安东·拉班克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Comet AG
Original Assignee
Comet AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Comet AG filed Critical Comet AG
Publication of CN116057837A publication Critical patent/CN116057837A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明描述了一种用于生成各自具有相应的输出频率(fi)、相位(ΦL)和幅度(Ai)的多个同步射频(RF)输出信号(RFout,i)的控制单元(2、21)，该控制单元(2、21)包括：信号比较器(3)，其被配置为将具有参考频率(fref)和参考相位(Φref)的参考信号(4)与具有反馈频率(fPLL)和反馈相位(ΦPLL)的反馈信号(5)进行比较，并且被配置为生成表示参考信号(4)和反馈信号(5)之间的差异的误差信号(6、6’)；以及数据处理单元(7)，其接收由信号比较器(3)生成的误差信号(6、6’)作为输入信号，并根据误差信号(6、6’)输出多个波形调谐信号(FTWPLL、FTWi)；其中多个波形发生器(DDSPLL、DDSi)各自接收由数据处理单元(7)输出的多个波形调谐信号(FTWPLL、FTWi)中的至少一个，其中每个波形发生器(DDSPLL、DDSi)根据接收到的相应的波形调谐信号(FTWPLL、FTWi)生成时间相关的幅度信号(APLL(t)、Ai(t))，其中所生成的多个幅度信号(APLL(t)、Ai(t))的一个预定的幅度信号(APLL(t))表示输入到信号比较器(3)的反馈信号(5)，并且其他幅度信号(Ai(t))表示要生成的相应的射频(RF)输出信号(RFout,i)，并且其中数据处理单元(7)被配置为既调整与表示反馈信号(5)的所述一个预定的幅度信号(APLL(t))相对应的波形调谐信号(FTWPLL)以便使误差信号(6、6’)最小化，又基于表示反馈信号(5)的预定的幅度信号(APLL(t))的调整后的波形调谐信号(FTWPLL)而调整与表示射频(RF)输出信号(RFout,i)的其他幅度信号(Ai(t))相对应的其他波形调谐信号(FTWi)。本发明还描述了分别用于生成多个同步射频(RF)输出信号(RFout,i)的射频(RF)功率发生器(1、20、30)、至少两个这样的射频(RF)功率发生器(1、20、30)的布置(35、40、45、50、55)和方法。

Description

用于生成同步射频输出信号的控制单元、射频功率发生器和方法
技术领域
本发明总体涉及生成例如用于驱动等离子体处理系统的多个同步射频(RF)信号，每个同步RF信号具有相应的输出频率、相位和幅度。特别地，本发明涉及用于生成多个同步射频信号的控制单元、射频功率发生器和方法，每个同步射频信号具有相应的输出频率、相位和幅度。此外，本发明涉及至少两个这样的射频功率发生器的布置。
背景技术
通过使用设置所需的输出频率的数字频率调谐信息从固定频率系统时钟通过数字装置(例如所谓的波形发生器)生成任意模拟波形的基本原理在本领域中是公知的。然后，重构滤波器之后的数模转换器将所得到的数字序列转换为预期的模拟波形。
例如，US2010/0164561A1描述了用于生成射频信号的例子。
US2013/0170512A1描述了用于高功率RF功率组合器的多个锁相环，其中通过每个相应的锁相环生成一个相应的射频输出信号，这意味着对于每个单独的RF输出信号需要一个锁相环。因此，可扩展性相当有限，或者至少就高的设计和制造复杂性、高的操作复杂性而言需要高度努力来将各个RF输出信号在例如所需的公差内保持同步(参见噪声或热漂移)，需要大量电子组件、高成本等。
因此，需要分别用于生成通过改进的性能来区分的多个同步射频信号的控制单元、射频功率发生器和方法，其中，尤其基于可扩展性的质量、操作稳健性、频率精度、应用灵活性、制造简易性和成本来评估性能。
发明内容
本发明的目的是提供分别用于生成多个同步射频信号的控制单元、射频功率发生器和方法，以及这样的射频功率发生器的布置，它们各自确保了高的系统可扩展性、高的操作稳健性(例如对由于噪声、温度等造成的干扰的低敏感性)、例如就频率、相位和幅度而言的高信号精度、对于各种使用情况的高灵活性以及低的设计和制造复杂性和成本。
本发明由独立权利要求限定。从属权利要求限定有利的实施方式。
根据一个方面，用于生成各自具有相应的输出频率、相位和幅度的多个同步RF输出信号的控制单元(例如，作为射频(本文简称为RF)功率发生器的一部分)包括：
信号比较器，该信号比较器被配置为将具有参考频率和参考相位的参考信号与具有反馈频率和反馈相位的反馈信号进行比较，并且该信号比较器被配置为生成表示参考信号和反馈信号之间的差异的误差信号；以及
数据处理单元，例如电子数据处理单元，诸如微处理器、微控制器、数字信号处理器等，该数据处理单元接收由信号比较器生成的误差信号作为输入信号，并根据误差信号输出多个波形调谐信号；还包括：
多个波形发生器，它们各自接收由数据处理单元输出的多个波形调谐信号中的至少一个，其中每个波形发生器根据接收到的相应的波形调谐信号生成时间相关的幅度信号；
其中所生成的多个幅度信号中的一个预定的幅度信号表示输入到信号比较器的反馈信号，其他幅度信号表示要生成的相应的RF输出信号；并且
其中数据处理单元被配置为既调整与表示反馈信号的所述一个预定的幅度信号相对应的波形调谐信号以便使误差信号最小化，又基于表示反馈信号的预定的幅度信号的调整后的波形调谐信号而调整与表示RF输出信号的其他幅度信号相对应的其他波形调谐信号。
在本发明的意义上，术语“信号”表示传达关于现象(例如，变化的电压或电流)的信息的函数。除非实际指明，否则信号可以包括模拟或数字信号。
此外，应当注意，当反馈信号(几乎)等于参考信号(例如，就其相应的相位和/或频率而言)时，误差信号最小或可为零。参考信号和反馈信号之间的差异越大，误差信号的量就越大。
在上述意义上，术语“波形调谐信号”表示模拟地或数字地表示的信息，该信息表征时间相关的幅度信号，该幅度信号也是模拟地或数字地表示的信息(例如，表示将由控制单元生成的RF输出信号的离散幅度值的数字位流)。因此，波形发生器根据输入其中的相应的波形调谐信号来生成时间相关的幅度信号。
此外，根据本发明，多个时间相关的幅度信号中的一个与反馈信号相关联，而其他幅度信号分别与将由控制单元生成的多个RF输出信号中的一个相关联。
数据处理单元的布置被配置为调整与表示反馈信号的一个预定的幅度信号相对应的波形调谐信号以便使由信号比较器输出的误差信号最小化，并且接收参考信号和反馈信号作为输入信号的信号比较器构成控制环，例如锁相环(在本文中也简称为PLL)。
因此，通过基于表示反馈信号的预定的幅度信号的调整后的波形调谐信号而调整与表示要生成的RF输出信号的其他幅度信号相对应的其他波形调谐信号，根据本发明的控制单元促进通过仅使用一个控制环来生成相互同步且还与参考信号(通过反馈信号)同步的许多RF输出信号。
特别地，所有输出RF信号都被频率锁定到参考信号，并且在它们具有与参考信号相同的频率的情况下(即，反馈信号)，它们甚至是相位锁定的。
除了仅用作控制环(例如，PLL)信号的反馈信号外，所有其他模拟RF输出信号都可以用于各种专用目的。例如，模拟RF输出信号可用于驱动多级功率放大器电路以产生中频或高频功率信号。另外，一些输出信号可以用于用作另外的同步信号源(例如，附加的中频或高频电源)的参考信号。与具有与参考信号相同的频率和相位的反馈信号相比，所有其他输出信号可以具有特定应用需要的任意的频率和相位差。
可能具有相对于彼此不同的若干频率和/或相位和/或幅度的生成的RF输出信号可以被送到相应的功率放大器中。例如，所得到的功率RF输出信号然后可以用于为半导体晶圆的等离子体处理系统提供多个频率的RF功率。在等离子体工艺中使用多个频率的RF功率有利地允许调整多个参数以更好地控制尤其离子密度、电子密度和大面积上的等离子体均匀性：这最终导致正在处理的半导体的质量改进，因为与单个频率供电工艺相比，可以更独立地调整各个关键工艺参数。
RF输出信号也可以用作所谓的公共激励器(CEX)信号以使附加功率发生器同步。因此，由不同电源生成的RF信号是频率锁定的，这在复杂的等离子体工艺中是有利的。
另外，可生成将用作另外的功率发生器的CEX信号的RF输出信号，以与相同频率的其他RF输出信号具有特定的相位差。相位差可以已经在来自第一功率发生器的CEX信号中实现，或者它可以由(一个或多个)其他功率发生器中的(例如，数字)波形发生器添加。
因此，甚至各自使用根据本发明的控制单元的一系列的多个RF功率发生器可以设置有用于等离子体系统的不同相移，该等离子体系统处理RF功率被馈送到多个输入端口中的大面积衬底。可以调整各个输入端口之间的相位差，以便在整个衬底表面上产生最均匀的工艺结果。
根据本发明的控制单元可扩展到任何数量的RF输出信号(本文也称为信道)，这些RF输出信号全部同步到相同的参考信号和/或是相位锁定的(取决于信道的RF输出信号是否具有与参考信号的频率相同的频率，是否是参考频率的倍数，或者是否具有相对于参考频率恒定的相位偏移)。为此，仅需要一个(PLL)控制环。
因此，对于许多RF输出信号，根据本发明仅需要一个控制环，而不是必须使用多个控制环(PLL)，每个RF输出信号使用一个控制环(PLL)。
参考环(控制环)和任意数量的RF输出信道/信号完全同步(时基同步/相位锁定)，但是，它们的信号仍然完全解耦。
此外，一旦参考/控制环(PLL)被锁定，就立即锁定任何信道上的具有任何频率或输出幅度的任何新生成的RF输出信号。绝对不存在(零)建立时间或暂时效应。对于任何RF输出信号的频率或相位的任何有意改变也是如此。由于本文公开的概念，不需要其他反馈/控制环。
另外，尽管例如使用非精密内部系统时钟(即，成本优势)来驱动控制单元，但是这些非精密时钟的偏移和变化(例如，热漂移)被自动补偿，因为根据与反馈信号相对应的波形调谐信号确定所有波形调谐信号。系统时钟的变化将自动地引起与RF输出信号相对应的波形调谐信号被调整，使得它们总是分别被锁定到反馈信号和参考信号。
通常，在传统的PLL信号发生器中，PLL信号发生器的参考频率和输出频率是不同的(例如，1MHz作为参考，10MHz作为输出频率)。在这种情况下，输出信号不能直接用作比较器电路(例如，相位-频率鉴别器(PFD))的反馈信号。而是，反馈信号必须通过分频器电路(例如，以1:10的比率)转换为与参考具有相同频率的信号。例如，对于在上述的专利申请公开US2013/0170512A1中所示的传统方案，需要这种分频器。
对于本发明，不需要分频器，因为始终生成具有与参考相同的频率的反馈信号。将用于应用的其他RF输出信号可以具有与参考信号无关的任何频率和/或相移。然而，它们经由反馈信号与(PLL)参考信号同步。
更进一步地，使用一个特定的输出信号作为用于(PLL)控制环的反馈信号还允许简化脉冲操作。将被脉冲化的那些RF输出信号可以直接经由相应的波形发生器通过将对应的时间相关的幅度信号设置为零而进行调制，而反馈信号在不将其断开的情况下保持不变。因此，始终独立于脉冲模式保持同步。对于一个输出信号的一部分作为反馈信号被分出来的传统PLL，必须通过在例如借助于开关分出用于PLL环的控制信号之后调制幅度来实现脉冲化。如果信号已经在源处被脉冲化，则反馈信号也会被调制，这将导致每次脉冲后失去同步。
此外，在传统PLL设置中，为了生成具有增加或减小的幅度的输出信号，即幅度在两个水平之间上升或下降，从主输出信号分出来的用于PLL的反馈信号也将在幅度上变化。这将通过针对低幅度的幅度/相位噪声而影响PLL环的准确性。对于本文公开的发明，反馈信号始终具有相同的幅度而没有变化，即独立于RF输出信号的幅度调制。
由于对于RF输出信号的频率和/或相位的改变存在零建立时间，因此这也意味着不同输出信道/信号的频率或相位的改变可以相对于彼此定时。例如，可以使用两个信道A和B，其中信道A具有频率fA，信道B具有频率fB。由于作为控制环(PLL)的一部分的反馈信号信道被锁定，它们都被同步到相同的参考频率(或公共激励器频率CEX)。两个信道(即，信道A和信道B)可以具有偏移量Δf＝fA-fB。如果信道A的频率在一个步骤中上升或改变，则通过将相应的波形调谐信号保持在恒定的偏移量，可以将信道B的频率始终保持在相同的偏移量Δf。
在组合各自使用根据本发明的控制单元的若干RF发生器的情况下，主发生器可提供用于所连接的(一个或多个)从发生器的CEX信号，或形成一系列发生器，其中每个发生器可提供用于序列中的下一个发生器的CEX信号。CEX信号电缆的长度将固有的相移添加到由从发生器接收到的CEX信号。对于本发明，通过将适当的补偿相移添加到相应的RF输出信号，可以在发送或接收发生器上容易地补偿由于电缆长度造成的相移。利用本发明可以实现许多发生器和主发生器的CEX输入信号之间具有相同或单独的有意相移的配置。
从上文清楚的是，根据本发明的控制单元确保了高的系统可扩展性、高的操作稳健性(特别是对由于噪声、温度等造成的干扰的低敏感性)、就频率、相位和幅度而言的高信号精度/同步、对于许多不同应用情景的高灵活性，并且还促进了相对较低的设计和制造复杂性和成本。
根据本发明的其他实施方式，信号比较器被配置为比较参考信号和反馈信号的相位差和频率差中的至少一种，其中误差信号表示所述相位差和频率差中的至少一种。例如，使用PLL作为控制环需要对要比较的信号之间的相位差的评估。然而，根据其他有利的实施方式，可能例如借助于计数器装置来比较要比较的信号的频率就够了，因此可省略对参考信号与反馈信号之间的相位差的评估。
根据另外的实施方式，信号比较器是相位鉴别器(PD)、相位-频率鉴别器(PFD)、混频器和计数器中的至少一种。
更进一步地，根据本发明的有利实施方式，参考信号包括精密晶体振荡器信号、烘箱控制型晶体振荡器(OCXO)信号、原子钟信号、与原子钟同步的高精度振荡器信号以及由RF发生器(例如，下面进一步描述的根据本发明的另一方面的RF发生器)生成的公共激励器(CEX)信号中的一个。
根据其他有利的实施方式，控制单元还包括参考信号源，该参考信号源被配置为生成参考信号，例如上文阐述的参考信号，即精密晶体振荡器、烘箱控制型晶体振荡器(OCXO)、与原子钟同步的高精度振荡器。
根据本发明的另外的实施方式，控制单元包括环路滤波器和模数转换器(ADC)的串联连接，模数转换器(ADC)被配置和布置为从信号比较器生成误差信号的数字表示。误差信号的数字表示被馈送到数据处理单元。根据这样的实施方式的数据处理单元是数字数据处理单元，该数字数据处理单元将多个数字波形调谐字以波形调谐信号的形式输出作为多个波形发生器的输入。数字数据处理单元可以非限制性地是微处理器、微控制器、数字信号处理器等。波形调谐字是相应的波形调谐信号的数字表示。
应当注意，波形调谐字可以被构造为一组若干个数字位，例如8、12、16、32、64等，然而，不限于前面列出的值。在波形调谐信息的这种数字表示中，波形调谐字可以包括用于频率信息的位数、用于相位信息的位数和/或用于幅度信息的位数(例如，幅度乘法因子)。
因此，根据本发明的另外的实施方式，波形调谐字包括频率信息、相位信息和用于生成时间相关的幅度信号的幅度信息中的至少一种。
此外，根据本发明的实施方式，每个波形发生器都包括直接数字合成(DDS)核心，该DDS核心生成表示数字幅度值的数字位流，所述数字幅度值构成相应的时间相关的幅度信号。
根据本发明的更进一步的实施方式，控制单元包括至少一个数模转换器(DAC)，该数模转换器(DAC)将由波形发生器生成的位流中包含的数字幅度值分别转换为反馈信号和RF输出信号。
然而，根据本发明的其他实施方式，数模转换器(DAC)是多信道数模转换器、多个单信道数模转换器、多个双信道数模转换器或它们的组合中的一种。例如，将所有数字幅度值转换成反馈信号和RF输出信号的DAC可以由若干双信道DAC的组合来体现，因此与仅使用单信道DAC相比，将所需的DAC的总数减少了1/2。然而，也可以使用一个多信道DAC，其至少包括与转换反馈信号和要生成的所有RF输出信号所需的一样多的转换信道。
根据其他实施方式，控制单元包括至少一个信号重构滤波器，该信号重构滤波器对通过DAC转换之后的至少一个RF输出信号进行滤波。重构滤波器可以是低通或带通滤波器，例如，其去除不需要的频率分量和噪声。对于转换后的反馈信号，可根据信号比较器电路的特定设计而省略这种重构滤波器。
根据本发明的另外的实施方式，控制单元包括反馈信号重构滤波器，该反馈信号重构滤波器对通过DAC转换之后的反馈信号进行滤波。此外，重构滤波器可以是低通或带通滤波器，例如，其去除不需要的频率分量和噪声。
根据其他有利的实施方式，数据处理单元和多个波形发生器中的至少一个由现场可编程门阵列(FPGA)、片上系统(System-on-Chip，SoC)和专用集成电路(ASIC)中的至少一种形成。
此外，根据其他有利的实施方式，控制单元包括生成系统时钟信号的系统时钟，其中多个波形发生器和数模转换器(DAC)由系统时钟信号驱动。优选地，系统时钟可以是非精密系统时钟(成本优势)。然而，由于与RF输出信号相对应的所有波形调谐信号/字是根据与锁定到参考信号/频率的反馈信号相对应的波形调谐信号/字计算的，因此自动补偿了(非精密)系统时钟频率及其导出的时钟信号的任何时间变化。
总的来说，由于公共系统时钟及其导出的时钟信号，所有RF输出信号以及(PLL)反馈信号共享相同的时基。借助于(PLL)控制环和反馈信号，RF输出信号同时也被锁定到(PLL)参考信号。所有RF输出信号都被频率锁定到参考信号，并且在它们具有与参考信号相同的频率的情况下，它们甚至是相位锁定的。
根据本发明的另外有利的实施方式，用于驱动波形发生器的波形发生器时钟信号和用于驱动DAC的DAC时钟信号是系统时钟的系统时钟信号的不同的预定有理分式。换言之，不同的驱动时钟信号分别从波形发生器和(一个或多个)DAC的公共系统时钟信号导出。
通常，系统时钟信号和所有导出的时钟信号，例如波形发生器时钟信号和/或数据处理时钟信号(例如，如果波形发生器和/或数据处理单元由如上所述的FPGA形成，则FPGA时钟信号)和DAC时钟信号不是精密时钟信号。它们的值可能稍微偏离指定的(标称)值，另外，它们的值可能根据环境因素(例如，热效应)而随着时间变化。
为了方便，在下面的描述中使用简化术语FPGA时钟(信号)来表示至少驱动波形发生器的时钟(信号)，可选地还表示数据处理单元。然而，要强调的是，术语FPGA时钟(信号)不意味着仅限于波形发生器和/或数据处理单元的FPGA实施方式。相反，术语FPGA时钟(信号)应包括其中波形发生器和/或数据处理单元由片上系统(SoC)或专用集成电路(ASIC)或本领域已知的适用于体现根据本发明的波形发生器和/或数据处理单元的其他电路装置体现的实施方式。
通过以上阐明，FPGA时钟频率通常是系统时钟频率的有理数倍m1/n1，例如对于100MHz系统时钟频率，为33.3MHz(其中m1和n1是整数)。
以相同的方式，DAC时钟频率从系统时钟导出并且通常是系统时钟的有理数倍m2/n2，例如系统时钟频率为100MHz，DAC时钟频率为1GHz(其中m2和n2是整数)。
所描述的发明允许将控制单元的内部时钟与精密参考频率(例如，内部精密振荡器或外部提供的精密CEX信号)同步。
在(PLL)控制环中，通过由信号比较器输出的误差信号调整与精确地匹配参考信号/频率所需的反馈信号相对应的波形调谐信号/字，直到参考信号/频率与反馈信号/频率之间的偏差最小化，例如等于零。
利用反馈信号的调整后的(优化后的)波形调谐信号/字，可根据以下公式计算各种时钟频率的确切值(假定每个波形发生器包括直接数字合成(DDS)核心)：
FPGA时钟：
Figure BDA0004113593760000091
其中N是DDS相位累加器的位数，fPLL是(PLL)反馈信号的频率，FTWPLL是与(PLL)反馈信号相对应的波形调谐字。
系统时钟：
Figure BDA0004113593760000092
其中m1/n1是系统时钟和FPGA时钟之间的有理因子。
DAC时钟：
Figure BDA0004113593760000093
其中m2/n2是系统时钟和FPGA时钟之间的有理因子。
各种波形发生器(在假定的情况下，各种DDS核心)必须产生以最终生成多个RF输出信号(例如，以提供具有预定应用特性的功率发生器)的所有另外的频率fi是通过根据以下公式设置用于各个DDS核心的波形调谐信号/字FTWi而产生的：
Figure BDA0004113593760000101
以这种方式，所有RF输出频率都自动同步到(PLL)反馈信号/频率和参考信号/频率。如果一个内部时钟应当随时间变化或漂移，例如由于噪声或热效应，则连续地调整用于(PLL)反馈信号/频率的波形调谐信号/字FTWPLL，使得由比较器的误差信号表示的反馈信号/频率与参考信号/频率之间的差异始终被最小化。
另外，由于根据FTWPLL计算与所有其他RF输出信号相对应的波形调谐信号/字FTWi，因此它们连续地遵循FTWPLL的任何改变。
因此，利用根据本发明的所描述的控制机制，所有输出频率都恒定地保持在其预期值。各个频率值的准确度是由参考信号的精度及参考信号与(PLL)反馈信号之间的最小化差异来确定的。
例如，在没有根据本发明的精密参考和(PLL)控制环的系统中，假定的200MHz的FPGA时钟频率(其实际上是202MHz)将使所有其他频率比它们的预期值高1％，例如，代替13.56MHz的适当ISM频率(ISM：工业、科学和医疗频段)，发生器的输出信号将是13.70MHz。在热漂移的情况下，输出频率将越来越偏离预期值。
相比之下，利用根据本发明的参考和(PLL)控制环，始终自动地补偿FPGA时钟频率的系统差异和所有时间变化。
根据本发明的其他实施方式，控制单元还包括存储多个可预定波形设置值的存储器装置，例如RAM、EPROM、闪存、ROM等，所述多个可预定波形设置值各自与要生成的RF输出信号的波形调谐信号中的一个相应的波形调谐信号相对应。在这种情况下，数据处理单元还被配置为根据波形设置值输出多个波形调谐信号。
分别类似于如上所述的波形调谐信号和波形调谐字，波形设置值可以包括分别与由波形调谐信号和波形调谐字表示的相应的频率信息、相位信息或幅度信息相对应的频率信息、相位信息和幅度信息中的至少一种。
仍然根据本发明的其他有利的实施方式，控制单元包括控制装置，该控制装置被配置为根据预定计划(例如，专用处理配方)修改存储在存储器装置中的波形设置值。因此，可使用根据本发明的控制单元(例如，脉冲化操作)来实现高度动态且时间可变的处理方案。
根据本发明的另一方面，用于生成各自具有相应的输出频率、相位和幅度的多个同步射频(RF)输出信号的射频(RF)功率发生器包括：DC电源；至少一个功率放大器，该功率放大器从DC电源接收功率，并且被配置为放大多个RF输出信号中的至少一个；以及用于生成多个RF输出信号的控制单元，其中控制单元根据本文公开的任何实施方式进行配置。
要强调的是，对于关于根据本发明的RF功率发生器的特征的效果和优点，还在最大可能的范围内参照本文所述的根据本发明的控制单元的对应特征。因此，如果技术上有意义且适用，除非另有明确说明，否则根据本发明的控制单元的特征也应被视为根据本发明的RF功率发生器的实施方式的公开特征。同样地，除非另有明确说明，否则根据本发明的RF功率发生器的特征也应被视为适用于根据本发明的控制单元的实施方式的特征。因此，为了简洁和易于可读性的目的，类似特征的重复详细解释在很大程度上被省略或至少被减至最少，而不将任何这样的省略解释为限制。
应当理解，并非根据本发明的RF功率发生器的所有RF输出信号都必须被放大。特别地，例如，只有RF功率输出信号需要功率放大器的放大，而可以被输出并用于使另外的RF功率发生器同步的公共激励器(CEX)信号不需要功率放大器的放大，这将在下面更详细地描述。
根据本发明的有利的实施方式，RF功率发生器包括与控制单元连接的公共激励器输入端，用于接收外部公共激励器(CEX)信号作为参考信号。换言之，可借助于另一个RF功率发生器生成根据本发明的RF功率发生器外部的高精度参考信号。另一个RF功率发生器可以是根据本发明的RF功率发生器，而不限于此。还可以想到包括其他RF功率发生器的布置，由根据本发明的RF功率发生器生成的CEX输出信号作为参考输入信号被馈送给所述其他RF功率发生器。
根据本发明的其他实施方式，RF功率发生器包括至少一个公共激励器(CEX)输出端，该CEX输出端提供多个RF输出信号中的相应的一个作为外部CEX信号。如上文已经提到的，优选地，这样的输出CEX信号可以不通过放大其他RF输出信号的功率放大器放大，所述其他RF输出信号可以用作例如驱动等离子体工艺的RF功率输出信号。然而，在输出CEX输出信号之前对CEX输出信号应用至少(小的)前置放大可能是有利的。CEX输出信号可以用于使本文所述的另外的RF功率发生器同步。
本发明的其他有利的实施方式规定，RF功率发生器包括用户接口装置(输入/输出装置)，例如显示器、键盘、触摸屏等，用于进行设置要生成的RF输出信号的输出频率、相位和幅度和监测RF功率发生器的操作状态中的至少一个。借助于相应的输出频率的时间顺序的用户接口设置，相移和幅度将变得可行。例如，RF输出信号的幅度的周期性调制可用于本文所述的脉冲化应用。
用户接口还可以被配置为从外部计算机接收用于按时间顺序设置输出频率、相位和幅度的命令顺序。
根据本发明的又一方面，至少两个分别用于生成各自具有相应的输出频率、相位和幅度的多个同步射频(RF)输出信号的射频(RF)功率发生器的布置规定，一个RF功率发生器根据包括公共激励器(CEX)输出端的前述实施方式进行配置，并且至少一个其他的RF功率发生器根据包括公共激励器(CEX)输入端的前述实施方式进行配置；其中RF功率发生器互连，使得一个RF功率发生器的公共激励器输出端与至少一个其他的RF功率发生器的公共激励器输入端连接。
经由一个RF功率发生器的CEX输出端输出的CEX信号被用作精密参考信号以使(一个或多个)其他的RF功率发生器同步。与RF功率输出信号一样，CEX输出信号也可以具有与输入到生成CEX输出信号的RF功率发生器的参考信号不同的频率和/或相位。此外，优选地，CEX输出信号不通过如上所述的功率放大器放大功率。然而，前置放大器的小前置放大可在经由CEX输出端输出CEX输出信号之前有利地应用于CEX输出信号。
因此，CEX输出信号与RF功率发生器的RF功率输出信号的不同之处在于，它们不用作用户信号(例如，用于激发等离子体工艺中的等离子体)，而是用作用于使后续的RF功率发生器同步的控制/参考信号。
根据本发明的另一方面，用于生成各自具有相应的输出频率、相位和幅度的多个同步射频(RF)输出信号的方法包括以下步骤：(i)将具有参考频率和参考相位的参考信号与具有反馈频率和反馈相位的反馈信号进行比较；(ii)生成表示参考信号和反馈信号之间的差异的误差信号；(iii)根据误差信号生成多个波形调谐信号；(iv)生成多个时间相关的幅度信号，每一个时间相关的幅度信号根据多个波形调谐信号中的相应的一个波形调谐信号生成；(v)选择所生成的多个幅度信号中的一个预定的幅度信号作为步骤(i)中的反馈信号的表示；以及(vi)输出其他幅度信号作为要生成的相应的RF输出信号；其中在步骤(iii)中，调整与表示反馈信号的一个预定的幅度信号相对应的一个波形调谐信号，以便使步骤(ii)中的误差信号最小化，并且基于表示反馈信号的预定的幅度信号的调整后的波形调谐信号而调整与表示RF输出信号的其他幅度信号相对应的其他波形调谐信号。
再次，要强调的是，对于关于根据本发明的RF输出信号生成方法的特征的效果和优点，还在最大可能的范围内参照本文所述的根据本发明的控制单元和/或RF功率发生器的对应特征。因此，如果技术上有意义且适用，除非另有明确说明，否则根据本发明的控制单元和/或RF功率发生器的特征也应被视为根据本发明的RF输出信号生成方法的实施方式的公开特征。同样地，除非另有明确说明，否则根据本发明的RF输出信号生成方法的特征也应被视为适用于根据本发明的控制单元和/或RF功率发生器的实施方式的特征。因此，为了简洁和易于可读性的目的，类似特征的重复详细解释在很大程度上被省略或至少被减至最少，而不将任何这样的省略解释为限制。
根据本发明的有利实施方式，该方法还包括以下步骤：(vii)将频率、相位和幅度中的至少一个设置为多个RF输出信号中的至少一个RF输出信号的可预定信号参数；(viii)在预定时间间隔内重复步骤(i)到(vi)；以及(ix)将步骤(vii)和(viii)重复预定次数。因此，相当复杂和动态的(即，时间可变的)应用过程可以被实现为不需要用户干预而自动执行。
应当理解，本发明的另外的优选的实施方式也可以是在从属权利要求中限定的特征与相应的独立权利要求的特征的任何组合。
此外，应当理解，如果在本文中使用以组合例如第一特征和第二特征，则连词“……和/或……”或表述“至少一个”或“一个或多个”应被解释为公开了可以仅包括第一特征的本发明的第一实施方式、可以仅包括第二特征的本发明的第二实施方式以及可以包括第一特征和第二特征两者的本发明的第三实施方式。如果列出了多于两个特征，其任何组合也应被解释为根据本发明的公开的实施方式。
下面限定另外的有利的实施方式。
附图说明
本发明的这些和其他方面将通过下文描述的实施方式显而易见并参照下文描述的实施方式进行阐述。
现在将通过举例的方式基于参照附图的实施方式描述本发明。
在附图中，示意性地：
图1示出了根据本发明的RF功率发生器的示例性实施方式的功能图，该RF功率发生器包括根据本发明的控制单元的示例性实施方式。
图2示出了根据本发明的RF功率发生器的另一个示例性实施方式的功能图，该RF功率发生器包括根据本发明的控制单元的另一个示例性实施方式。
图3示出了根据本发明的RF功率发生器的又一个示例性实施方式的功能图，其包括图2中的控制单元的更详细的功能图。
图4示出了根据本发明的两个RF功率发生器的布置的示例性实施方式的功能图。
图5描绘了根据本发明的两个RF功率发生器的布置的另一个示例性实施方式的功能图。
图6示出了根据本发明的两个RF功率发生器的布置的又一个示例性实施方式的功能图。
图7示出了根据本发明的三个RF功率发生器的布置的示例性实施方式的功能图。
图8示出了根据本发明的三个RF功率发生器的布置的另一个示例性实施方式的功能图。
图9示出了根据本发明的用于生成RF输出信号的方法的示例性实施方式的流程图。
在附图中，相同的附图标记始终表示相同的对象。附图中的对象不一定按比例绘制。
具体实施方式
现在将通过附图描述本发明的各种实施方式。
图1示出了根据本发明的RF功率发生器1的示例性实施方式的功能图，该RF功率发生器1包括根据本发明的控制单元2的示例性实施方式。
图2示出了根据本发明的RF功率发生器20的另一个示例性实施方式的功能图，该RF功率发生器20包括根据本发明的控制单元21的另一个示例性实施方式。
首先，将在下文中更详细地描述控制单元2。由此，以交替的方式参照图1和图3，后者示出了图2中的控制单元21的更详细的功能图。然而，关于图1中的RF发生器1的控制单元2的描述，对图3的参照仅涉及由控制单元2和控制单元21两者共有的公共部件。本质上，图1中的控制单元2和图2和图3中的控制单元21仅在生成参考信号并将其分别输入到相应的控制单元2和21的方式上不同，这将随着图2的描述而变得更清楚。
在图1中观察到，用于生成各自具有相应的输出频率fi、相位Φi和幅度Ai的多个(在当前情况中，i＝1到k)同步RF输出信号RFout,i的控制单元2包括信号比较器3，例如相位鉴别器(PD)、相位-频率鉴别器(PFD)、混频器或计数器，信号比较器3被配置为将具有参考频率fref和参考相位Φref的参考信号4与具有反馈频率fPLL和反馈相位ΦPLL的反馈信号5进行比较。控制单元2被配置为生成表示参考信号4和反馈信号5之间的差异的误差信号6。特别地，信号比较器3比较参考信号4和反馈信号5的相位差和频率差中的至少一种，使得误差信号6表示所述相位差和所述频率差中的至少一种。
此外，图1所示的控制单元2包括数据处理单元7，例如数字数据处理单元，诸如微处理器、微控制器、数字信号处理器等，该数据处理单元7接收由信号比较器3生成的误差信号6作为输入信号，并根据误差信号6输出多个波形调谐信号FTWPLL、FTWi(参见图3)。应当注意，输入到数据处理单元7的误差信号6可包括误差信号6的数字表示6’，这将在下面进一步更详细地阐述。在所呈现的情况下，波形调谐信号FTWPLL、FTWi由数字波形调谐字形成，其中波形调谐字各自包括频率信息、相位信息和幅度信息中的至少一种。
在图1和图3中可以看出，控制单元2还包括多个波形发生器DDSPLL、DDSi(在当前情况中，每一个被体现为直接数字合成核心)，每个波形发生器接收由数据处理单元7输出的多个波形调谐信号FTWPLL、FTWi中的一个，其中每个波形发生器DDSPLL、DDSi根据接收到的相应的波形调谐信号FTWPLL、FTWi生成时间相关的幅度信号APLL(t)、Ai(t)。在图1的控制单元2中，时间相关的幅度信号APLL(t)、Ai(t)形成为表示每个对应的RF输出信号RFout,i的数字幅度值的数字位流。
所生成的多个幅度信号APLL(t)、Ai(t)中的一个预定的幅度信号(即，幅度信号APLL(t))表示输入到信号比较器3的反馈信号5，其他幅度信号Ai(t)表示要生成的相应的RF输出信号RFout,i。
此外，在图1的控制单元2中，数据处理单元7被配置为既调整与表示反馈信号5的一个预定的幅度信号APLL(t)相对应的波形调谐信号FTWPLL以便使误差信号6最小化，又基于表示反馈信号5的预定的幅度信号APLL(t)的调整后的波形调谐信号FTWPLL而调整与表示RF输出信号RFout,i的其他幅度信号Ai(t)相对应的其他波形调谐信号FTWi。
由接收参考信号4和反馈信号5的信号比较器3以及数据处理单元7形成的控制环可以被认为是PLL控制环，而不限于此。
图1示出了控制单元2还包括被配置为生成参考信号4的参考信号源8，即，控制单元2内部的信号源。优选地，在图1所示的例子中，内部参考信号源8可以是精密晶体振荡器或烘箱控制型晶体振荡器(OCXO)等。
此外，图1示出了控制单元2包括环路滤波器9和模数转换器ADC的串联连接，模数转换器ADC被配置和布置为从信号比较器3生成误差信号6的数字表示6’，并且将误差信号6’的数字表示馈送到数据处理单元7。
图1还示出了在控制单元2中，数据处理单元7和多个波形发生器DDSPLL、DDSi由现场可编程门阵列FPGA形成，然而，不限于此。也可以想到将片上系统(SoC)、专用集成电路(ASIC)等用于实现数据处理单元7和/或波形发生器DDSPLL、DDSi。
图1中描绘的示例性控制单元2还包括至少一个数模转换器DAC，在当前情况中为多信道DAC，该数模转换器DAC将由波形发生器DDSPLL、DDSi生成的位流中包含的数字幅度值APLL(t)、Ai(t)分别转换为反馈信号5和RF输出信号RFout,i。
应当注意，代替图1中所示的一个多信道DAC，可以使用多个单信道数字DAC、多个双信道DAC、多个x信道DAC或它们的任何组合。
图1中的控制单元2还包括多个信号重构滤波器Fi，其对通过数模转换器DAC转换之后的相应的RF输出信号RFout,i进行滤波。
如在图1中借助于围绕反馈信号重构滤波器FPLL绘制的虚线矩形框所指示的，根据信号比较器3的具体设计，可以提供或可以省略对通过数模转换器DAC转换之后的反馈信号5进行滤波的反馈信号重构滤波器FPLL。
根据图1，示例性控制单元2还包括生成系统时钟信号10的系统时钟CLK。多个波形发生器DDSPLL、DDSi和数模转换器DAC由系统时钟信号10驱动，其中系统时钟信号10及其通过波形发生器DDSPLL、DDSi和DAC的特定使用的更详细的描述将随着下面进一步的图3的讨论而给出。
更进一步，根据图1中所示的控制单元2的实施方式，存储器装置11(例如，RAM、EPROM、快闪、ROM等)存储多个可预定波形设置值fsv,i，所述多个可预定波形设置值fsv,i各自与要生成的RF输出信号RFout,i的波形调谐信号FTWi中的一个相应的波形调谐信号FTWi相对应，其中数据处理单元7还被配置为根据波形设置值fsv,i输出多个波形调谐信号FTWi。与波形调谐信号FTWi一样，波形设置值fsv,i可包括关于要生成的相应的RF输出信号RFout,i的频率信息、相位信息和/或幅度信息。
再进一步，图1中呈现的控制单元2还包括控制装置12，例如微处理器、微控制器等，控制装置12被配置为根据预定计划(例如，等离子体处理方法)修改存储在存储器装置11中的波形设置值fsv,i。在当前情况中，存储器装置11和控制装置12形成为一个集成的电子部件/单元，然而，不限于此。
在图1中观察到，控制单元2是用于生成多个同步RF输出信号RFout,i的RF功率发生器1的一部分，该多个同步RF输出信号RFout,i各自具有相应的输出频率fi、相位Φi和幅度Ai。为此，RF功率发生器1包括DC电源13以及各自从DC电源13接收功率的功率放大器PAi。每个功率放大器PAi被配置为放大相应的RF输出信号RFouti。DC电源13的详细和具体设置可以根据功率放大器的所需增益而变化，并且可以由控制设备12根据波形设置值fsv,i的需要来控制。例如，可以使用查找表和算法来确定DC电源13的输出功率水平的最佳设置。
如上面进一步提到的，图2中所示的RF功率发生器20的控制单元21与图1中所示的控制单元2实质上的不同之处仅在于，参考信号4不由内部参考信号源8(参见图1)生成，而是从外部参考信号源14输入到控制单元21。在控制单元21和RF功率发生器20外部的该参考信号源14可以是提供原子钟参考信号的原子钟、与提供高精度振荡器信号的原子钟同步的高精度振荡器、精密晶体振荡器、烘箱控制型晶体振荡器(OCXO)或生成输入到公共激励器输入端CEXin的公共激励器CEX信号的另一个RF功率发生器(未在图2中示出)。
图3示出了根据本发明的RF功率发生器30的又一个示例性实施方式的功能图，其包括图2中的控制单元21的更详细的功能图。
如图3所示，RF功率发生器30包括与控制单元21连接的公共激励器输入端CEXin，用于接收外部公共激励器信号CEX作为参考信号4。
此外，示例性RF功率发生器30还包括两个共同激励器输出端CEXout1,2，它们各自提供多个RF输出信号RFout,k-1、RFout,k中的相应的一个作为外部共同激励器信号CEX。应当注意，在根据图3的情况下，在相应的CEX输出端CEXout1,2上输出的两个RF输出信号RFout,k-1、RFout,k尚未通过一个功率放大器PAi放大功率。相反，它们在通过相应的信号重构滤波器Fk-1、Fk滤波之后被输出。然而，可以提供适当的前置放大器(未被示出)对CEXout1,2上的CEX输出信号的小的前置放大。
如图3所示，RF发生器30还包括用户接口装置31，例如触摸屏，用于设置相应的RF输出信号RFout,i的输出频率fi、相位Φi和/或幅度Ai以及用于监测RF功率发生器30的操作状态。
应当注意，在图3所呈现的情况下，用户接口装置31是RF功率发生器30的一部分。然而，替代地，它也可以是控制单元21的部件。
图3还示出了，用于驱动波形发生器DDSPLL、DDSi的波形发生器时钟信号32(在本文中也被称为FPGA时钟信号)和用于驱动数模转换器DAC的DAC时钟信号33分别是系统时钟信号10的不同的预定有理分式m1/n1和m2/n2。如何确定相应的时钟信号32、33的详细描述在本说明书的总论部分中给出。
图4示出了根据本发明的两个RF功率发生器(例如，RF功率发生器20和30)的布置35的示例性实施方式的功能图。在该示例性情况下，RF功率发生器30包括公共激励器输入端CEXin和公共激励器输出端CEXout以及两个RF功率输出信号RFout1,2。RF功率发生器20包括一个公共激励器输入端CEXin和一个RF功率输出信号RFout3。
例如，这种布置可以用作双频等离子体电源，例如13.56MHz和60MHz，或图4所示的13.56MHz和400kHz。由于本文描述的根据本发明的同步概念，图4中的功率发生器30的两个功率输出信号RFout1和RFout2被自动频率锁定。
另一个应用场景可以是不同频段的锁频功率发生器的组合。然后，图4中的功率发生器30充当主发生器，其提供使所有连接的功率发生器(即，例如图4中的发生器20)同步的适当的CEX信号。
特别地，需要专用的CEX输入信号的任何现有的常规功率发生器可以与例如图4中的发生器30的这样的主功率发生器同步。此外，同步的功率发生器甚至可以相对于主发生器发生相移，并且甚至电缆长度引起的相移Φc(如在本说明书的总体描述部分中提到的)可能已经在主发生器侧被补偿。
在图4中，主发生器30生成两个频率(在这种情况下，为400kHz和13.56MHz)作为其自己的功率输出信号RFout1,2，并将第三频率CEX信号CEXout提供给发生器20(也可以是常规发生器，该常规发生器仅能在其特定的操作频率方面同步，该特定的操作频率在这种情况下例如为40.68MHz)。
图5描绘了根据本发明的两个RF功率发生器的布置40的另一个示例性实施方式的功能图。
在所示的例子中，两个连接的RF功率发生器(例如，发生器30和20)彼此同步，其中功率发生器20使用已经在主发生器30中相移了ΔΦ的CEX输入信号CEXin。
图6示出了根据本发明的两个RF功率发生器(例如，功率发生器20和30)的布置45的又一个示例性实施方式的功能图。
在所示的例子中，两个连接的RF功率发生器20和30中的功率发生器20经由来自发生器30的CEXout信号同步，并且另外在内部相移了ΔΦ。
图7示出了根据本发明的三个RF功率发生器的布置50的示例性实施方式的功能图。
在所示的例子中，形成了三个锁相功率发生器(例如，RF功率发生器30、30’、30”)的所谓的菊花链，其中30’和30”表示功率发生器30的硬件复制品，其中每个发生器经由其(一个或多个)内部数字波形发生器添加单独的相移ΔΦ1、ΔΦ2。图4所示的电缆长度引起的相移ΔΦc未在图7中明确地指示，但是，它们可以如上面关于图4描述的那样进行补偿。三个菊花链连接的RF功率发生器30、30’、30”生成相同的输出频率。只有链中的下一个发生器的CEXout信号由每个发生器单独地相移。
图8示出了根据本发明的若干个RF功率发生器30、302、……、30n的布置55的另一个示例性实施方式的功能图，其中发生器302、……、30n是功率发生器30的硬件复制品。
在所示的例子中，示出了相移ΔΦi不同、频率相同的锁相发生器302、……、30n(例如，呈星形配置)与一个中心主发生器30的并联组合。所有发生器经由来自主发生器30的CEX信号同步。所需的相移ΔΦi可以在主发生器端部上的CEX信号中实现，或者可以由相应的数字波形发生器在从发生器302、……、30n中添加。
在图8中，发生器302、……、30n在不朝向主发生器30的CEXin1处的参考频率相移ΔΦ的情况下共享来自发生器30的相同的CEXout信号，并在内部添加单独的相移ΔΦi。
应当注意，电缆长度引起的相移仅在图4中明确提及，尽管它们是存在的，但在图5至图8中被省略。在所有实施方式中，可以通过使用本发明(即，通过在主发生器或从发生器中添加补偿相移)来补偿由电缆引起的相移。
图9示出了根据本发明的用于生成同步RF输出信号RFout,i的方法的示例性实施方式的流程图，所述同步RF输出信号RFout,i各自具有相应的输出频率fi、相位Φi及幅度Ai。
在图9所示的内循环中，执行频率不同的多个RF输出信号的同步。根据图9所示的外循环，整个过程由工艺计划或配方在规则的时间间隔TI中更新所需的RF输出信号参数来控制。
特别地，在步骤S100中，选择一个RF输出信号作为控制环反馈信号，例如反馈信号5。换言之，将反馈信号设置为与外部或内部精密参考频率相同的频率以及用作反馈信号(PLL控制信号)的适当的幅度和相位偏移。
在步骤S110中，设置(例如，从查找表中选择)反馈信号的频率调谐字FTWPLL的起始或设置值。
在步骤S120中，由频率、幅度和相移限定所有其他输出信号。如果假设RF输出信号随着时间变化，确定用于改变RF输出信号参数的合适的时间间隔。
在步骤S130中，对于每个所需的频率，根据上文给出的公式(参见本发明的总体描述)计算基于反馈信号的频率调谐字FTWPLL的频率调谐字FTWi(i＝1……k)。
在步骤S140中，经由相应的DDSi核心生成每个频率调谐字FTWi的时间相关的幅度值序列Ai(t)。
在步骤S150中，通过多信道DAC将每个频率的幅度序列APLL(t)、Ai(t)转换为模拟信号。
在步骤160中，通过相应的信号重构滤波器Fi(可选地，还通过FPLL)对输出信号进行滤波，以产生具有频率fPLL和fi的正弦曲线输出波形。
在步骤170中，将反馈信号fPLL与参考信号fref进行比较，产生误差信号6。
在步骤180中，将误差信号6的数字化表示6’用于计算优化的频率调谐字FTWPLL。
在步骤190中，检查预定时间间隔TI是否已经期满。如果其未到期，则该方法返回到步骤S130(内循环)。
否则，例如，根据需要通过等离子体工艺的信号调制执行对RF输出信号参数的任何改变。此后，该方法以步骤S120继续(外循环)。
虽然已经在附图和前面的描述中详细图示和描述了本发明，但是这样的图示和描述被认为是说明性的或示例性的而非限制性的。
通过阅读本公开，其他修改对于本领域技术人员而言将是显而易见的。这样的修改可以包括本领域已经已知的并且可以代替或补充本文已经描述的特征而使用的其他特征。
通过对附图、公开内容和所附权利要求进行研究，本领域技术人员可以理解和实现所公开的实施方式的变化。在权利要求书中，“包括”一词不排除其他元件或步骤，单数词“一”不排除多个元件或步骤。在相互不同的从属权利要求中列举了某些措施这一纯粹的事实并不表明这些措施的组合不能有利地使用。
权利要求中的任何附图标记不应被解释为限制其范围。
附图标记
1 RF功率发生器
2控制单元
3信号比较器
4参考信号
5反馈信号
6误差信号
6’6的数字表示
7数据处理单元
8内部参考信号源
9环路滤波器
10系统时钟信号
11存储器装置
12控制装置
13 DC电源
14外部参考信号源
20 RF功率发生器
21控制单元
30 RF功率发生器
31用户接口装置
32波形发生器时钟信号/FPGA时钟信号
33 DAC时钟信号
34 RF功率发生器布置
35 RF功率发生器布置
40 RF功率发生器布置
45 RF功率发生器布置
50 RF功率发生器布置
55 RF功率发生器布置
A 幅度
A(t) 时间相关的幅度信号
APLL(t) 反馈信号的时间相关的幅度信号
ADC 模数转换器
CEX 公共激励器
CEXin 公共激励器输入端
CEXout 公共激励器输出端
CLK 系统时钟
DAC 数模转换器
DDS 直接数字合成核心
DDSPLL 用于反馈信号的直接数字合成核心
f 频率
fPLL 反馈信号的频率
fref 参考信号的频率
fsv 频率设置值
F 信号重构滤波器
FPGA 场可编程门阵列
FTW 频率调谐字
FTWPLL 反馈信号的频率调谐字
Φ 相位
ΦPLL 反馈信号的相位
Φref 参考信号的相位
ΔΦ 相移
ΔΦc 电缆长度引起的相移
PA 功率放大器
PLL 锁相环
RF 射频
RFout 射频输出信号

Claims (24)

1.一种用于生成多个同步射频(RF)输出信号(RFout,i)的控制单元(2、21)，所述多个同步射频(RF)输出信号(RFout,i)各自具有相应的输出频率(fi)、相位(Φi)和幅度(Ai)，所述控制单元(2、21)包括：
信号比较器(3)，所述信号比较器被配置为将具有参考频率(fref)和参考相位(Φref)的参考信号(4)与具有反馈频率(fPLL)和反馈相位(ΦPLL)的反馈信号(5)进行比较，并且被配置为生成表示所述参考信号(4)和所述反馈信号(5)之间的差异的误差信号(6、6’)；以及
数据处理单元(7)，所述数据处理单元接收由所述信号比较器(3)生成的所述误差信号(6、6’)作为输入信号，并根据所述误差信号(6、6’)输出多个波形调谐信号(FTWPLL、FTWi)，
其特征在于，
多个波形发生器(DDSPLL、DDSi)各自接收由所述数据处理单元(7)输出的所述多个波形调谐信号(FTWPLL、FTWi)中的至少一个，其中每个波形发生器(DDSPLL、DDSi)根据接收到的相应的波形调谐信号(FTWPLL、FTWi)生成时间相关的幅度信号(APLL(t)、Ai(t))，
其中所生成的多个幅度信号(APLL(t)、Ai(t))中的一个预定的幅度信号(APLL(t))表示输入到所述信号比较器(3)的所述反馈信号(5)，其他幅度信号(Ai(t))表示要生成的相应的射频(RF)输出信号(RFout,i)；并且
其中所述数据处理单元(7)被配置为：既调整与表示所述反馈信号(5)的所述一个预定的幅度信号(APLL(t))相对应的所述波形调谐信号(FTWPLL)以便使所述误差信号(6、6’)最小化，又基于表示所述反馈信号(5)的所述预定的幅度信号(APLL(t))的调整后的波形调谐信号(FTWPLL)而调整与表示所述射频(RF)输出信号(RFout,i)的所述其他幅度信号(Ai(t))相对应的所述其他波形调谐信号(FTWi)。
2.根据权利要求1所述的控制单元，其中，所述信号比较器(3)被配置为：比较所述参考信号(4)与所述反馈信号(5)的相位差和频率差中的至少一种，其中所述误差信号(6、6’)表示所述相位差和所述频率差中的至少一种。
3.根据权利要求1所述的控制单元，其中，所述信号比较器(3)是相位鉴别器(PD)、相位-频率鉴别器(PFD)、混频器和计数器中的至少一种。
4.根据权利要求1所述的控制单元，其中，所述参考信号(4)包括精密晶体振荡器信号、烘箱控制型晶体振荡器(OCXO)信号、原子钟信号、与原子钟同步的高精度振荡器信号、以及由RF发生器(30)生成的公共激励器(CEX)信号中的一个。
5.根据权利要求1所述的控制单元，还包括被配置为生成所述参考信号(4)的参考信号源(8)。
6.根据权利要求1所述的控制单元，还包括环路滤波器(9)和模数转换器(ADC)的串联连接，所述模数转换器(ADC)被配置并且被布置为：从所述信号比较器(3)生成所述误差信号(6)的数字表示(6’)，并且将所述误差信号(6’)的所述数字表示馈送到所述数据处理单元(7)，其中所述数据处理单元(7)是数字数据处理单元，所述数字数据处理单元将多个数字波形调谐字(FTWPLL、FTWi)以所述波形调谐信号的形式输出作为所述多个波形发生器(DDSPLL、DDSi)的输入。
7.根据前述权利要求所述的控制单元，其中，所述波形调谐字(FTWPLL、FTWi)包括频率信息、相位信息、以及用于生成所述时间相关的幅度信号(APLL(t)、Ai(t))的幅度信息中的至少一种。
8.根据权利要求6所述的控制单元，其中，所述波形发生器(DDSPLL、DDSi)中的每一个都包括直接数字合成(DDS)核心，所述直接数字合成(DDS)核心生成表示数字幅度值的位流，所述数字幅度值构成相应的时间相关的幅度信号(APLL(t)、Ai(t))。
9.根据前述权利要求所述的控制单元，还包括至少一个数模转换器(DAC)，所述数模转换器(DAC)将由所述波形发生器(DDSPLL、DDSi)生成的位流中包含的数字幅度值(APLL(t)、Ai(t))分别转换为所述反馈信号(5)和所述射频(RF)输出信号(RFout,i)。
10.根据前述权利要求所述的控制单元，其中，所述数模转换器(DAC)是多信道数模转换器、多个单信道数模转换器、多个双信道数模转换器、或它们的组合中的一种。
11.根据权利要求9所述的控制单元，还包括至少一个信号重构滤波器(Fi)，所述信号重构滤波器(Fi)对通过所述数模转换器(DAC)转换之后的所述射频(RF)输出信号(RFout,i)中的至少一个进行滤波。
12.根据权利要求9所述的控制单元，还包括反馈信号重构滤波器(FPLL)，所述反馈信号重构滤波器(FPLL)对通过所述数模转换器(DAC)转换之后的所述反馈信号(5)进行滤波。
13.根据权利要求9所述的控制单元，还包括生成系统时钟信号(10)的系统时钟(CLK)，其中所述多个波形发生器(DDSPLL、DDSi)和所述数模转换器(DAC)由所述系统时钟信号(10)驱动。
14.根据前述权利要求所述的控制单元，其中，用于驱动所述波形发生器(DDSPLL、DDSi)的波形发生器时钟信号(32)和用于驱动所述数模转换器(DAC)的DAC时钟信号(33)是所述系统时钟信号(10)的不同的预定有理分式(m1/n1、m2/n2)。
15.根据权利要求1所述的控制单元，还包括存储多个可预定波形设置值(fsv,i)的存储器装置(11)，所述多个可预定波形设置值(fsv,i)中的每个可预定波形设置值(fsv,i)与要生成的所述射频(RF)输出信号(RFout,i)的所述波形调谐信号(FTWi)中的一个相应的波形调谐信号相对应，其中所述数据处理单元(7)还被配置为根据所述波形设置值(fsv,i)输出所述多个波形调谐信号(FTWi)。
16.根据前述权利要求所述的控制单元，还包括控制装置(12)，所述控制装置(12)被配置为根据预定计划来修改存储在所述存储器装置(11)中的波形设置值(fsv,i)。
17.根据权利要求1所述的控制单元，其中，所述数据处理单元(7)和所述多个波形发生器(DDSPLL、DDSi)中的至少一个由现场可编程门阵列(FPGA)、片上系统(SoC)、以及专用集成电路(ASIC)中的至少一种形成。
18.一种用于生成多个同步射频(RF)输出信号(RFout,i)的射频(RF)功率发生器(1、20、30)，所述多个同步射频(RF)输出信号(RFout,i)各自具有相应的输出频率(fi)、相位(Φi)和幅度(Ai)，所述射频(RF)功率发生器(1、20、30)包括：
DC电源(13)；
至少一个功率放大器(PAi)，所述功率放大器(PAi)从所述DC电源(13)接收功率，并且被配置为放大所述多个射频(RF)输出信号(RFout,i)中的至少一个，以及
用于生成所述多个射频(RF)输出信号(RFout,i)的控制单元(2、21)，其中所述控制单元(2、21)根据前述任一项权利要求所述的那样被进行配置。
19.根据权利要求18所述的RF功率发生器，还包括连接到所述控制单元(21)的公共激励器输入端(CEXin)，用于接收外部公共激励器信号(CEX)作为所述参考信号(4)。
20.根据权利要求18所述的RF功率发生器，还包括至少一个公共激励器输出端(CEXout)，所述公共激励器输出端(CEXout)提供所述多个射频(RF)输出信号(RFout,i)中的相应的一个作为外部公共激励器信号(CEX)。
21.根据权利要求18所述的RF功率发生器，还包括用户接口装置(31)，用于：设置所述射频(RF)输出信号(RFout,i)的所述输出频率(fi)、相位(Φi)和幅度(Ai)、以及监测所述功率发生器(1、20、30)的操作状态中的至少一个。
22.一种至少两个射频(RF)功率发生器(20、30)的布置(35、40、45、50、55)，每个射频(RF)功率发生器用于生成多个同步射频(RF)输出信号(RFout,i)，所述多个同步射频(RF)输出信号(RFout,i)各自具有相应的输出频率(fi)、相位(Φi)和幅度(Ai)，其中：
一个功率发生器(30)，根据权利要求20所述的那样被进行配置，并且至少一个其他的功率发生器(20)根据权利要求19所述的那样被进行配置，并且其中：
所述功率发生器(20、30)互连，使得所述一个功率发生器(30)的公共激励器输出端(CEXout)连接到所述至少一个其他的功率发生器(20)的公共激励器输入端(CEXin)。
23.一种用于生成多个同步射频(RF)输出信号(RFout,i)的方法，所述多个同步射频(RF)输出信号各自具有相应的输出频率(fi)、相位(Φi)和幅度(Ai)，所述方法包括以下步骤：
(i)将具有参考频率(fref)和参考相位(Φref)的参考信号(4)与具有反馈频率(fPLL)和反馈相位(ΦPLL)的反馈信号(5)进行比较；
(ii)生成表示所述参考信号(4)和所述反馈信号(5)之间的差异的误差信号(6、6’)；
(iii)根据所述误差信号(6、6’)生成多个波形调谐信号(FTWPLL、FTWi)；
(iv)生成多个时间相关的幅度信号(APLL(t)、Ai(t))，每一个时间相关的幅度信号根据所述多个波形调谐信号(FTWPLL、FTWi)中的相应的一个波形调谐信号生成；
(v)选择所生成的多个幅度信号(APLL(t)、Ai(t))中的一个预定的幅度信号(APLL(t))作为步骤(i)中的所述反馈信号(6)的表示；以及
(vi)输出其他幅度信号(Ai(t))作为要生成的相应的射频(RF)输出信号(RFout,i)，
其中，在步骤(iii)中，调整与表示所述反馈信号(5)的所述一个预定的幅度信号(APLL(t))相对应的所述一个波形调谐信号(FTWPLL)，以便使步骤(ii)中的误差信号(6、6’)最小化，并且基于表示所述反馈信号(5)的所述预定的幅度信号(APLL(t))的调整后的波形调谐信号(FTWPLL)而调整与表示所述射频(RF)输出信号(RFout,i)的所述其他幅度信号(Ai(t))相对应的所述其他波形调谐信号(FTWi)。
24.根据前述权利要求所述的方法，所述方法还包括以下步骤：
(vii)将频率(fi)、相位(Φi)和幅度(Ai)中的至少一个设置为所述多个射频(RF)输出信号(RFout,i)中的至少一个射频(RF)输出信号(RFout,i)的可预定信号参数；
(viii)在预定时间间隔(TI)内重复步骤(i)到(vi)；以及
(ix)将步骤(vii)和(viii)重复预定次数。
CN202180058716.5A 2020-08-07 2021-08-03 用于生成同步射频输出信号的控制单元、射频功率发生器和方法 Pending CN116057837A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP20190074.3 2020-08-07
EP20190074.3A EP3952113A1 (en) 2020-08-07 2020-08-07 Control unit, radio frequency power generator, and method for generating synchronized radio frequency output signals
PCT/EP2021/071675 WO2022029125A1 (en) 2020-08-07 2021-08-03 Control unit, radio frequency power generator, and method for generating synchronized radio frequency output signals

Publications (1)

Publication Number Publication Date
CN116057837A true CN116057837A (zh) 2023-05-02

Family

ID=71995858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180058716.5A Pending CN116057837A (zh) 2020-08-07 2021-08-03 用于生成同步射频输出信号的控制单元、射频功率发生器和方法

Country Status (7)

Country Link
US (1) US20230283282A1 (zh)
EP (1) EP3952113A1 (zh)
JP (1) JP2023536165A (zh)
KR (1) KR20230044215A (zh)
CN (1) CN116057837A (zh)
TW (1) TW202207633A (zh)
WO (1) WO2022029125A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116170932B (zh) * 2023-02-17 2024-02-13 上海励兆科技有限公司 一种支持脉冲监测功能的射频等离子体源

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041816A (ja) * 1996-07-24 1998-02-13 Advantest Corp 信号発生器
WO2004068713A2 (ja) * 2002-11-19 2004-08-12 Fujitsu Limited 周波数合成器
DE102008044355A1 (de) * 2008-12-04 2010-06-10 Robert Bosch Gmbh Modulares Radarsystem
US7825719B2 (en) 2008-12-29 2010-11-02 Advanced Energy Industries, Inc. System and method for wideband phase-adjustable common excitation
US8842704B2 (en) 2011-12-28 2014-09-23 Coherent, Inc. Multiple phase-locked loops for high-power RF-power combiners
CN202679346U (zh) * 2012-08-04 2013-01-16 成都联帮微波通信工程有限公司 多路相参信号频率合成器
CN208752198U (zh) * 2018-07-06 2019-04-16 中国计量大学 一种带反馈校正的多通道超声波任意波形信号发生器

Also Published As

Publication number Publication date
WO2022029125A1 (en) 2022-02-10
TW202207633A (zh) 2022-02-16
KR20230044215A (ko) 2023-04-03
EP3952113A1 (en) 2022-02-09
US20230283282A1 (en) 2023-09-07
JP2023536165A (ja) 2023-08-23

Similar Documents

Publication Publication Date Title
US7417510B2 (en) Direct digital interpolative synthesis
US8248175B2 (en) Oscillator with external voltage control and interpolative divider in the output path
US9236873B1 (en) Fractional divider based phase locked loops with digital noise cancellation
JP5934205B2 (ja) デジタル位相ロックループクロックシステム
US7825719B2 (en) System and method for wideband phase-adjustable common excitation
US20130021069A1 (en) Direct digital synthesizer for reference frequency generation
US8559587B1 (en) Fractional-N dividers having divider modulation circuits therein with segmented accumulators
EP1721388B1 (en) Fractional frequency synthesizer
JP3810408B2 (ja) クロック生成回路
US8994420B2 (en) Higher-order phase noise modulator to reduce spurs and quantization noise
CN110022153B (zh) 半导体装置和操作半导体装置的方法
US7327820B2 (en) Method and apparatus for reducing quantization noise in fractional-N frequency synthesizers
JPWO2007091516A1 (ja) フラクショナル−ｎ方式の位相同期ループ形周波数シンセサイザ及び周波数変換機能付き移相回路
US11777508B2 (en) Device and method for synchronizing a high frequency power signal and an external reference signal
CN116057837A (zh) 用于生成同步射频输出信号的控制单元、射频功率发生器和方法
US8885788B1 (en) Reducing settling time in phase-locked loops
US8836392B2 (en) Digital locked loop for producing a clock having a selected frequency ratio relative to a clock produced by a MEMS-based oscillator
US20160006421A1 (en) Frequency synthesiser circuit
JPH08340254A (ja) 周波数シンセサイザ
EP3410602B1 (en) Pulse shift circuit and frequency synthesizer
TW201340616A (zh) 頻率合成器
JP2001036403A (ja) 周波数シンセサイザ
JP2015207805A (ja) 位相同期回路および電子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination