CN116057713A - 半导体装置和电子设备 - Google Patents

半导体装置和电子设备 Download PDF

Info

Publication number
CN116057713A
CN116057713A CN202180058858.1A CN202180058858A CN116057713A CN 116057713 A CN116057713 A CN 116057713A CN 202180058858 A CN202180058858 A CN 202180058858A CN 116057713 A CN116057713 A CN 116057713A
Authority
CN
China
Prior art keywords
region
channel
boundary portion
channel region
main electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180058858.1A
Other languages
English (en)
Inventor
本庄亮子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN116057713A publication Critical patent/CN116057713A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

在本发明中，扩大了有效的沟道宽度。该半导体装置包括：半导体层，具有由分离区划分的有源区域；以及场效应晶体管，其中夹着沟道区域的一对主电极区域被设置在有源区域中，并且栅电极被设置在所述沟道区域上。有源区域具有在平面图中在一个方向上延伸的第一部分和在与一个方向正交的方向上从第一部分延伸的第二部分，并且沟道区域被设置成横跨第一部分和第二部分。一对主电极区域中的一个设置在与沟道区域接触的第一部分中，并且另一个设置在与沟道区域接触的第二部分中，该对主电极区域位于夹着沟道区域的相互相对侧上。

Description

半导体装置和电子设备
技术领域
本技术(根据本公开的技术)涉及半导体装置和电子设备，并且具体地，涉及有效地应用于包括场效应晶体管的半导体装置和配备有该半导体装置的电子设备的技术。
背景技术
固态成像装置被称为半导体装置。该固态成像装置配备有用于读取由光电转换装置光电转换的信号电荷的读出电路。该读出电路包括多个晶体管，诸如放大晶体管、选择晶体管和复位晶体管。这些晶体管形成在半导体层中由分离区划界的有源区域中。
近年来，已经提出通过减少伴随像素小型化的晶体管布置区域(区域的面积)来有效地布置晶体管的技术。例如，专利文献1公开了其中晶体管的栅电极被布置在形成为L形的有源区域的角部的布局配置。
引用列表
专利文献
专利文献1：日本专利申请公开第2014-022463号
发明内容
技术问题
顺便提及，如专利文献1的图3中所示，在栅电极布置在有源区域的角部的晶体管中，由于在栅电极正下方的沟道区域也具有L形状，所以沟道区域的内侧(角部内侧的边)与分离区之间的边界处的长度短于沟道区域的外侧(角部外侧的边)与分离区之间的边界处的长度。同时，电流易于流过源区和漏区之间的距离最小化的路径。因此，电流容易集中在沟道区域内，有效沟道宽度(W)减小。当有效沟道宽度减小时，场效应晶体管的特性由于短沟道效应而劣化，因此，从可靠性的观点来看存在改进的空间。
本技术的目的在于提供能够增加有效沟道宽度(W)的半导体装置和电子设备。
问题的解决方案
(1)根据本技术的一个方面的半导体装置包括：半导体层，具有由分离区划界的有源区域；以及场效应晶体管，其中夹着沟道区域的一对主电极区域设置在有源区域中，并且栅电极设置在沟道区域上。然后，有源区域具有在平面图中在一个方向上延伸的第一部分和在与一个方向交叉的方向上从第一部分延伸的第二部分，并且沟道区域被设置成横跨第一部分和第二部分。然后，一对主电极区域中的一个主电极区域设置在与沟道区域接触的第一部分中，并且另一个主电极区域设置在与沟道区域接触的第二部分中，该对主电极区域位于夹着沟道区域的相互相对侧上。
(2)根据本技术的另一方面的电子设备，包括：根据上述(1)的半导体装置；光学透镜，在半导体装置的成像面上形成来自被摄体的图像光的图像；以及信号处理电路，对从半导体装置输出的信号执行信号处理。
附图说明
图1是示出根据本技术的第一实施方式的半导体装置的配置示例的主要部分的示意性平面图。
图2是示出了沿图1中的线II-II截取的截面结构的示意性截面图。
图3是示出了沿图1中的线III-III截取的截面结构的示意性截面图。
图4是示出了沿图1中的线IV-IV截取的截面结构的示意性截面图。
图5是示出有源区域与栅电极之间的位置关系的示图。
图6是示出有源区域与沟道边界部分之间的位置关系的示图。
图7是示出沟道区域中的有效沟道宽度的示图。
图8是示出了现有沟道区域中的有效沟道宽度的示图。
图9A是示出根据本技术的第一实施方式的半导体装置的制造方法的过程截面图。
图9B是示出根据本技术的第一实施方式的半导体装置的制造方法的过程截面图。
图10A是接着图9A的过程截面图。
图10B是接着图9B的过程截面图。
图11A是接着图10A的过程截面图。
图11B是接着图10B的过程截面图。
图12A是接着图11A的过程截面图。
图12B是接着图11B的过程截面图。
图13A是接着图12A的过程截面图。
图13B是接着图12B的过程截面图。
图14A是接着图13A的过程截面图。
图14B是接着图13B的过程截面图。
图15A是示出根据本技术的第一实施方式的半导体装置的第一变形例的主要部分的示意性平面图。
图15B是示出根据本技术的第一实施方式的半导体装置的第二变形例的主要部分的示意性平面图。
图16A是示出根据本技术的第一实施方式的半导体装置的第三变形例的主要部分的示意性平面图。
图16B是示出根据本技术的第一实施方式的半导体装置的第四变形例的主要部分的示意性平面图。
图16C是示出根据本技术的第一实施方式的半导体装置的第五变形例的主要部分的示意性平面图。
图17是示出根据本技术的第二实施方式的半导体装置的配置示例的主要部分的示意性平面图。
图18是示出了沿图17中的线V-V截取的截面结构的示意性截面图。
图19是示出根据本技术的第三实施方式的半导体装置的配置示例的主要部分的示意性平面图。
图20是示出根据本技术的第四实施方式的固态成像装置的配置示例的示意平面布局图。
图21是示出根据本技术的第四实施方式的固态成像装置的配置示例的框图。
图22是示出根据本技术的第四实施方式的固态成像装置的像素和读出电路的配置示例的等效电路图。
图23是示出了像素区域的截面结构的主要部分的示意性截面图。
图24是示出像素单元中的晶体管的布置的主要部分的示意性平面图。
图25是示出一个像素单元内的晶体管的布置的主要部分的示意性平面图。
图26是示出有源区域、栅电极以及沟道边界部分之间的位置关系的示图。
图27是示出有源区域、栅电极以及沟道边界部分之间的位置关系的示图。
图28是示出根据本技术的第四实施方式的固态成像装置的变形例的主要部分的示意性平面图。
图29是示出根据本技术的第五实施方式的电子设备的示意性配置的示图。
具体实施方式
在下文中，将参照附图描述本技术的实施方式。
应注意，在用于描述本技术的实施方式的附图中，具有相同功能的部件将由相同的参考符号表示并且将省略其重复描述。
另外，各图是示意性的，并且在一些情况下与实际不同。此外，下列实施方式示出了用于体现本技术的技术构思的装置和方法，并且不指定如下所述的配置。即，可以在权利要求中描述的技术范围内以各种方式修改本技术的技术构思。
此外，在以下实施方式中，在空间上彼此正交的三个方向上，将在同一平面中彼此正交的第一方向和第二方向分别称为X方向和Y方向，并且将与第一方向和第二方向正交的第三方向称为Z方向。在以下实施方式中，将半导体层(半导体基板)的厚度方向描述为Z方向。
[第一实施方式]
在该第一实施方式中，将描述本技术应用于包括场效应晶体管的半导体装置的示例。
<<半导体装置的配置>>
如图1至图4所示，根据本技术的第一实施方式的半导体装置1包括：半导体层2，具有由分离区3划界的有源区域4；以及场效应晶体管Q，其中栅电极8设置在该有源区域4上。
场效应晶体管Q为例如n沟道导电型，但不限于此。然后，场效应晶体管Q包括使用氧化硅膜作为栅极绝缘膜的MOSFET(金属氧化物半导体场效应晶体管)。场效应晶体管Q可以是p沟道导电类型。此外，场效应晶体管Q可以包括MISFET(金属绝缘体半导体FET)，该MISFET使用氮化硅(Si3N4)膜或者氮化硅膜和氧化硅膜的层叠膜作为栅极绝缘膜。
场效应晶体管Q包括设置在有源区域4上的栅极绝缘膜7、隔着栅极绝缘膜7设置在有源区域4上方的栅电极8、以及设置在有源区域4的位于栅电极8正下方的表面层部分中的沟道区域6。此外，场效应晶体管Q进一步包括设置在栅电极8的侧壁上的侧壁间隔件10以及一对主电极区域12a和12b，该对主电极区域在表面层部分中设置为在夹着沟道区域6的沟道长度方向(栅极长度方向)上彼此分离，并且用作源极区域和漏极区域。
此外，场效应晶体管Q进一步包括在作为一对主电极区域12a和12b中之一的主电极区域12a与沟道区域6之间的第一沟道边界部分13a以及在作为一对主电极区域12a和12b中的另一个的主电极区域12b与沟道区域6之间的第二沟道边界部分13b。
这里，为了便于描述，在一些情况下，一对主电极区域12a和12b中的一个主电极区域12a被称为源极区域12a，并且另一个主电极区域12b被称为漏极区域12b。
半导体层2例如由单晶硅构成的p型半导体基板构成。沟道区域6包括例如p型半导体区域(杂质扩散区)。栅极绝缘膜7包括例如氧化硅(SiO2)膜。栅电极8包括例如引入用于减小电阻值的杂质的多晶硅(掺杂多晶硅)膜。
一对主电极区域12a和12b中的每个包括作为n型半导体区域的延伸区域9和作为具有比该延伸区域9的杂质浓度高的杂质浓度的n型半导体区域的接触区域11。延伸区域9是通过相对于栅电极8自对准而形成的。该接触区域11是通过相对于设置在栅电极8的侧壁上的侧壁间隔件10自对准而形成的。设置接触区域11的目的是减小与连接至接触区域11的布线的欧姆接触电阻。
侧壁间隔件10例如由氧化硅形成。侧壁间隔件10例如通过在半导体层2的主表面上通过CVD法沉积绝缘膜以覆盖栅电极8并且然后对该绝缘膜应用干式蚀刻而形成。
侧壁间隔件10通过相对于栅电极8自对准而形成。因此，包括延伸区域9和接触区域11的源极区域12a和漏极区域12b中的每一个通过相对于栅电极8的自对准而形成。此外，第一沟道边界部分13a和第二沟道边界部分13b也通过相对于栅电极8的自对准而形成。
分离区3由例如公知的STI(浅槽隔离)技术形成，但不限于此。通过该STI技术形成的分离区3例如通过在半导体层2的主表面上形成浅槽(例如深度约300nm的槽)、在包括该浅槽的内侧的半导体层2的整个主表面上通过CVD(化学气相沉积)法形成包括例如氧化硅膜的绝缘膜、然后通过CMP(化学机械抛光)法使该绝缘膜平坦化，以使绝缘膜选择性地保留在浅槽内而形成。或者，作为形成分离区3的另一种方法，可以使用热氧化方法通过LOCOS(硅的局部氧化)方法形成分离区3。
如图5所示，有源区域4包括在平面图中在一个方向上延伸的第一部分4a和在与该一个方向相交的方向上从该第一部分4a延伸的第二部分4b。在该第一实施方式中，第一部分4a在同一平面中彼此正交的X方向和Y方向中的X方向上延伸，并且第二部分4b在Y方向上延伸。然后，第一部分4a和第二部分4b彼此正交。即，在这个第一实施方式中的有源区域4中，第一部分4a和第二部分4b彼此连接为经由角部4c相对弯曲。然后，角部4c具有L形的平面图案。
如图1和图5所示，场效应晶体管Q的栅电极8在平面图中呈矩形二维形状，位于有源区域4的角部4c。然后，栅电极8包括在平面图中与有源区域4的第一部分4a相交的第一边8a和位于与该第一边8a相对的一侧上并且与有源区域4的第二部分4b相交的第二边8b。然后，在该第一实施方式中，第一边8a和第二边8b平行于彼此延伸并且相对于有源区域4的第一部分4a和第二部分4b的相应延伸方向(X方向和Y方向)以45度的角度倾斜。
即，在该第一实施方式中，因为有源区域4的第一部分4a和第二部分4b彼此正交，所以栅电极8的第一边8a倾斜成使得在与第一部分4a的延伸方向(X方向)形成的内角侧上的倾斜角θ8ax是45度。此外，栅电极8的第二边8b也倾斜为使得在与第二部分4b的延伸方向(Y方向)形成的内角侧上的倾斜角θ8bx为45度。
如图1和图6所示，在场效应晶体管Q中，一对主电极区域12a和12b中的一个设置在有源区域4的第一部分4a中，与沟道区域6相接触，并且另一个设置在有源区域4的第二部分4b中，与沟道区域6相接触，一对主电极区域12a和12b位于夹着沟道区域6的彼此相对的侧上。于是，在场效应晶体管Q中，第一沟道边界部分13a和第二沟道边界部分13b在平面图中在有源区域4和栅电极8彼此重叠的重叠区域(栅电极8的投影区域)中被定位在夹着沟道区域6的彼此相对的两侧上。换言之，第一沟道边界部分13a和第二沟道边界部分13b隔着沟道区域6彼此面对。
如上所述，第一沟道边界部分13a是源极区域12a与沟道区域6之间的边界。更具体地，第一沟道边界部分13a是源极区域12a的延伸区域9与沟道区域6之间的边界。然后，源极区域12a的延伸区域9通过相对于栅电极8的第一边8a的一侧的自对准而形成。然后，源极区域12a的延伸区域9被形成为与沟道区域6相接触。因此，第一沟道边界部分13a遵循栅电极8的第一边8a的形状线性形成并且通过相对于栅电极8的第一边8a的边侧自对准形成。此外，与栅电极8的第一边8a相似，第一沟道边界部分13a倾斜为使得在与有源区域4的第一部分4a的延伸方向(X方向)形成的内角侧上的倾斜角θ13ax为45度。
如上所述，第二沟道边界部分13b是漏极区域12b与沟道区域6之间的边界。更具体地，第二沟道边界部分13b是漏极区域12b的延伸区域9与沟道区域6之间的边界。然后，漏极区域12b的延伸区域9通过相对于栅电极8的第二边8b的边侧自对准而形成。然后，漏极区域12b的延伸区域9形成为与沟道区域6相接触。因此，第二沟道边界部分13b按照栅电极8的第二边8b的形状线性地形成，并且通过相对于栅电极8的第二边8b的边侧自对准而形成。此外，第二沟道边界部分13b倾斜为使得与有源区域4的第二部分4b的延伸方向(Y方向)形成的内角侧上的倾斜角θ13bx为45度，这与栅电极8的第二边8b相似。
如图5所示，在场效应晶体管Q中，在平面图中在有源区域4与栅电极8重叠的重叠区域(栅电极8的投影区域)中，在沟道区域6的内侧(即，在沟道宽度方向上的一端侧)与分离区3之间的沟道区域内边界部分14a的长度A1和在沟道区域6的外侧(即，在沟道宽度方向上的另一端侧)与分离区3之间的沟道区域外边界部分14b的长度B1彼此相等(A1＝B1)。沟道区域内边界部分14a的长度A1由第一沟道边界部分13a和第二沟道边界部分13b中的每一个的内侧限定。沟道区域外边界部分14b的长度B1由第一沟道边界部分13a和第二沟道边界部分13b中的每一个的外侧限定。
在此，沟道区域6的内侧是由有源区域4的第一部分4a和第二部分4b形成的L形的内侧、由有源区域4的第一部分4a和第二部分4b形成的内角侧、以及有源区域4的角部4c的内侧。进一步地，沟道区域6的外侧是由有源区域4的第一部分4a和第二部分4b与有源区域4的角部4c的外侧形成的L形的外侧。
在如上所述配置的场效应晶体管Q中，源极区域12a与漏极区域12b之间的距离(更具体地，源极区域12a的延伸区域9与漏极区域12b的延伸区域9之间的距离)是沟道长度(栅极长度)。然后，在场效应晶体管Q中，通过施加至栅电极8的电压在沟道区域6中形成(感应)将源极区域12a和漏极区域12b彼此电连接的沟道(反转层)，并且电流(漏极电流)通过沟道区域6从漏极区域12b侧流向源极区域12a侧。
<<制造半导体装置的方法>>
接下来，将参考图9A至图14B描述制造半导体装置的方法。图9A、图10A、图11A、图12A、图13A和图14A各自是沿图1中的线III-III截取的截面图，并且图9B、图10B、图11B、图12B、图13B和图14B各自是沿图1中的线IV-IV截取的截面图。
在该第一实施方式中，主要说明半导体装置1的制造工序中所包含的场效应晶体管Q的形成工序。
首先，如图9A和图9B所示，制备半导体层2并且在半导体层2的主表面侧上形成由分离区3界定的有源区域4。例如，通过使用众所周知的STI技术形成分离区3来界定有源区域4。具体地说，通过在半导体层2的主表面上形成浅槽，通过CVD法在半导体层2的整个主表面上沉积例如作为绝缘膜的氧化硅膜并埋入该浅槽内，然后通过CMP研磨除去半导体层2的主表面上的绝缘膜以选择性地在浅槽内保留绝缘膜而形成分离区3，由此形成包含第一部分4a、第二部分4b和L形角部4c(见图1和图2)的有源区域4。
接下来，如图10A和图10B所示，在半导体层2的有源区域4的表面层部分中形成作为p型半导体区域的沟道区域6。例如，通过将诸如硼离子(B+)和二氟化硼离子(BF2 +)的离子作为p型杂质注入到有源区域4的表面层部分中，然后执行用于活化有源区域4上的杂质的热处理，可以形成沟道区域6。
在该工序中，虽然在图10A和图10B中未详细示出，但是在角部4c的内侧，在沟道区域6与分离区3之间形成沟道区域内边界部分14a，在角部4c的外侧，在沟道区域6与分离区3之间形成沟道区域外边界部分14b，参照图5。
接着，如图11A和图11B所示，在半导体层2的有源区域4上依次形成栅极绝缘膜7和栅电极8。栅极绝缘膜7可以通过例如热氧化法或者沉积法在半导体层2的有源区域4的表面上沉积氧化硅膜来形成。栅电极8例如能够如下形成：以覆盖有源区域4上的栅极绝缘膜7的方式在半导体层2的整个主表面上沉积作为栅电极材料的多晶硅膜，然后将该多晶硅膜图案化为预定形状。在沉积期间或之后，将用于降低电阻值的杂质引入到多晶硅膜中。
在此过程中，参考图5，栅电极8隔着栅极绝缘膜7形成在有源区域4的角部4c上。此外，栅电极8被形成为具有正方形平面形状并且被布置为使得位于彼此相对的侧上的第一边8a和第二边8b中的第一边8a与有源区域4的第一部分4a相交并且第二边8b与有源区域4的第二部分4b相交。第一边8a倾斜成使得与有源区域4的第一部分4a的延伸方向(X方向)形成的内角侧的倾斜角θ8ax为45度，并且第二边8b倾斜成使得与有源区域4的第二部分4b的延伸方向(Y方向)形成的内角侧的倾斜角θ8bx为45度。
接下来，如图12A和图12B中所示，在半导体层2的有源区域4的第一部分4a和第二部分4b的每一个中形成作为n型半导体区域的延伸区域9。可以通过将分离区3和栅电极8用作用于引入杂质的掩模，将诸如砷离子(As+)和磷离子(P+)的离子作为n型杂质注入到分离区3和栅电极8之间的有源区域4(第一部分4a和第二部分4b)中，然后进行用于活化其上的杂质的热处理来形成延伸区域9。
在该过程中，第一部分4a侧上的延伸区域9通过相对于栅电极8的第一边8a的边侧的自对准而形成。然后，第一部分4a侧上的延伸区域9形成为与沟道区域6相接触，并且第一沟道边界部分13a形成在第一部分4a侧上的延伸区域9与沟道区域6之间。第一沟道边界部分13a按照栅电极8的第一边8a的形状线性地形成。
此外，在这个过程中，第二部分4b侧上的延伸区域9是通过相对于栅电极8的第二边8b的边侧自对准而形成的。然后，第二部分4b侧上的延伸区域9形成为与沟道区域6相接触，并且第二沟道边界部分13b形成在第二部分4b侧上的延伸区域9与沟道区域6之间。第二沟道边界部分13b按照栅电极8的第二边8b的形状线性地形成。
此外，在该过程中，沟道区域6的内侧与分离区3之间的沟道区域内边界部分14a的长度由第一沟道边界部分13a和第二沟道边界部分13b中的每一个的内侧限定。沟道区域6的外侧与分离区3之间的沟道区域外边界部分14b的长度由第一沟道边界部分13a和第二沟道边界部分13b中的每一个的外侧限定。
接着，如图13A和图13B所示，在栅电极8的侧壁上形成侧壁间隔件10。侧壁间隔件10可以通过例如在半导体层2的整个表面上通过CVD法沉积例如作为绝缘膜的氧化硅膜以覆盖有源区域4和栅电极8，然后对该氧化硅膜应用诸如RIE(反应离子蚀刻)的各向异性蚀刻来形成。侧壁间隔件10以包围栅电极8的方式形成在栅电极8的侧壁上，并且相对于栅电极8自对准而形成。
接下来，如图14A和图14B所示，在半导体层2的有源区域4的第一部分4a和第二部分4b的每一个上形成作为n型半导体区域的接触区域11。通过使用分离区3、栅电极8和侧壁间隔件10作为用于引入杂质的掩模，将作为n型杂质的诸如砷离子(As+)和磷离子(P+)的离子注入到分离区3和侧壁间隔件10之间的有源区域4(第一部分4a和第二部分4b)中，然后进行用于活化其上的杂质的热处理，可以形成接触区域11。第一部分4a侧上的接触区域11是通过相对于栅电极8的第一边8a侧上的侧壁间隔件10自对准而形成的。此外，第二部分4b侧上的接触区域11是通过相对于栅电极8的第二边8b侧上的侧壁间隔件10自对准而形成的。
在该过程中，包括延伸区域9和接触区域11的源极区域(一个主电极区域)12a形成在有源区域4的第一部分4a中，并且包括延伸区域9和接触区域11的漏极区域(另一个主电极区域)12b形成在有源区域4的第二部分4b中。然后，第一沟道边界部分13a是包括延伸区域9和接触区域11的源极区域12a与沟道区域6之间的边界，并且第二沟道边界部分13b是包括延伸区域9和接触区域11的漏极区域12b与沟道区域6之间的边界。
通过该过程，基本上完成了图1至图4中所示的场效应晶体管Q。
<<第一实施方式的主要效果>>
接下来，将描述与现有场效应晶体管相比的该第一实施方式的主要效果。图7是示出根据本技术的场效应晶体管Q的沟道区域中的有效沟道宽度的示图。图8是示出了现有的场效应晶体管的沟道区域中的有效沟道宽度的示意性平面图。
如图8所示，在现有的场效应晶体管中，栅电极208设置在由分离区203划分的有源区域204的角部204c处。然后，源极区域212a侧的第一沟道边界部分213a和漏极区域212b侧的第二沟道边界部分213b被设置为使得沿着各个部分延伸的虚拟线彼此正交。因此，在现有的场效应晶体管中，源极区域212a侧的第一沟道边界部分213a和漏极区域212b侧的第二沟道边界部分213b不位于夹着沟道区域206的彼此相对的侧上。换言之，第一沟道边界部分213a和第二沟道边界部分213b没有夹着沟道区域206彼此面对。
在这种现有的场效应晶体管中，沟道区域外边界部分214b的长度与沟道区域内边界部分214a的长度之间的差异变得非常大。然后，如图8所示，电流(漏极电流)Id易于流过作为路径的其中源极区域212a和漏极区域212b之间的距离最短的沟道区域206的内侧(沟道区域内边界部分214a的附近)。因此，电流Id集中于沟道区域206内，有效沟道宽度(W)减小。当有效沟道宽度(W)减小时，场效应晶体管的特性由于短沟道效应而劣化。
然而，在根据本技术的场效应晶体管Q中，如图7所示，源极区域12a侧上的第一沟道边界部分13a和漏极区域12b侧上的第二沟道边界部分13b位于夹着沟道区域6的彼此相对的侧上。换言之，第一沟道边界部分13a和第二沟道边界部分13b隔着沟道区域6彼此面对。然后，在该第一实施方式中，第一沟道边界部分13a和第二沟道边界部分13b彼此平行。
尽管未详细示出，但在第一沟道边界部分13a和第二沟道边界部分13b彼此面对的配置的情况下，随着由沿着第一沟道边界部分13a的虚线和沿着第二沟道边界部分13b的虚线形成的内角变小，沟道区域外边界部分14b的长度与沟道区域内边界部分14a的长度之间的差变小，并且电流Id试图流过的区域的宽度增大。然后，如图7所示，当第一沟道边界部分13a和第二沟道边界部分13b彼此平行时，沟道区域外边界部分14b的长度与沟道区域内边界部分14a的长度之间的差消失，并且电流试图流过的区域的宽度变得最宽。即，与现有的情况相比，可以减轻现有结构中的沟道区域内边界部分114a附近的电流Id的集中并且可以增加场效应晶体管Q的有效沟道宽度(W)。于是，根据该第一实施方式的半导体装置1，因为可以增加有效沟道宽度(W)，所以可以抑制由于短沟道效应引起的场效应晶体管Q的特性的劣化。
此外，在该第一实施方式中，第一沟道边界部分13a和第二沟道边界部分13b隔着沟道区域6彼此平行地面对。因此，与第一沟道边界部分13a和第二沟道边界部分13b隔着沟道区域6面向彼此但彼此不平行的情况相比，可以进一步增加场效应晶体管Q的有效沟道宽度(W)并且进一步抑制由于短沟道效应引起的场效应晶体管Q的特性的劣化。
<<变形例>>
<第一变形例和第二变形例>
在上述第一实施方式中，第一沟道边界部分13a和第二沟道边界部分13b彼此平行的情况被描述为第一沟道边界部分13a和第二沟道边界部分13b隔着沟道区域6彼此面对的配置。然而，本技术不限于上述第一实施方式的配置。
例如，如根据第一变形例的图15A所示，作为第一沟道边界部分13a和第二沟道边界部分13b隔着沟道区域6彼此面对的配置，第一沟道边界部分13a可以与有源区域4的第一部分4a的延伸方向(X方向)正交，并且第二沟道边界部分13b可以相对于有源区域4的第二部分4b的延伸方向(Y方向)倾斜。
此外，如根据第二变形例的图15B所示，作为第一沟道边界部分13a和第二沟道边界部分13b隔着沟道区域6彼此面对的配置，第一沟道边界部分13a可以相对于有源区域4的第一部分4a的延伸方向(X方向)倾斜，并且第二沟道边界部分13b可以与有源区域4的第二部分4b的延伸方向(Y方向)正交。
简言之，第一沟道边界部分13a和第二沟道边界部分13b中的一个可与有源区域4的延伸方向(X方向)正交，并且另一个可相对于有源区域4的延伸方向(Y方向)倾斜。
此外，在第一变形例和第二变形例中，与上述第一实施方式类似，可以增加场效应晶体管Q的有效沟道宽度(W)。此外，可以抑制由于短沟道效应引起的场效应晶体管Q的特性的劣化。
<第三变形例和第四变形例>
此外，虽然在上述第一实施方式中已经描述了栅电极8形成为正方形平面图案的情况，但是形状不限于第一实施方式中的形状。例如，栅电极8可以具有其中在位于角部4c外侧的两个角部处设置斜切(chamfered)部的形状，如根据第三变形例的图16A所示。
此外，在栅电极8中，位于角部4c的外侧上的两个角部中的每一个可具有如根据第四变形例的图16B所示的圆形形状，或者可具有弧形形状。
<第五变形例>
另外，在上述第一实施方式中已经描述了沟道区域外边界部分14b的平面形状为直角形状的情况，但是沟道区域外边界部分14b的平面形状例如也可以是如根据第五变形例的图16C所示的圆形或圆弧形。
<其他变形例>
在上述第一实施方式中，已经描述了场效应晶体管Q的沟道区域6和一对主电极区域12a和12b设置在半导体层2中的配置。然而，本技术不限于第一实施方式的该配置。例如，阱区可以设置在半导体层2中，并且场效应晶体管Q的沟道区域6和一对主电极区域12a和12b可以设置在该阱区内。此外，沟道区域6可以包括一对主电极区域12a和12b之间的阱区。
[第二实施方式]
根据本技术的第二实施方式的半导体装置1A具有与根据上述第一实施方式的半导体装置1的基本相同的配置，并且分离区的配置不同。
即，如图17和图18所示，在该第二实施方式中，划分有源区域4的分离区3、与沟道区域6的内侧接触的分离区3A包括设置在半导体层2中的p型半导体区域15。其他配置与上述第一实施方式相同。
在沟道区域6的外侧(沟道区域外边界部分14b侧)的分离区3具有将绝缘膜埋入到槽部内的槽结构。另一方面，在沟道区域6的外侧(沟道区域内边界部分14a侧)的分离区3A具有在半导体层2中设置半导体区域15的结型分离结构。在槽型的分离结构中，由于在半导体层2中形成有槽部，因此在沟道区域外边界部分14b中容易产生因机械加工损伤而产生的泄漏路径。另一方面，在结型分离结构中，通过将杂质作为离子注入半导体层2，然后进行用于使杂质活化的热处理而形成，因此与槽型分离结构相比，机械损伤小，在沟道区域内边界部分14a中不易产生泄漏路径。在栅电极8设置在有源区域4的角部4c的场效应晶体管Q中，相比于沟道区域外边界部分14b侧，电流Id更偏向流向沟道区域内边界部分14a侧。
因此，根据第二实施方式的半导体装置1A，可以增加场效应晶体管Q的有效沟道宽度(W)并且进一步抑制由于泄漏路径引起的场效应晶体管Q的特性的波动。
[第三实施方式]
根据本技术的第三实施方式的半导体装置1B具有与根据上述第一实施方式的半导体装置1的基本相同的配置，并且有源区域的配置不同。
即，如图19中所示，根据该第三实施方式的半导体装置1B包括有源区域4K而不是图1中所示的有源区域4。然后，根据这个第三实施方式的半导体装置1B包括形成在有源区域4K中的两个场效应晶体管Q1和Q2。其他配置与上述第一实施方式相同。
如图19所示，有源区域4K由半导体层2中的分离区3划分。有源区域4K包括在平面图中在一个方向上延伸的第一部分4a和在与该一个方向相交的另一个方向上从该第一部分4a延伸的两个第二部分4b1和4b2。在两个第二部分4b1和4b2中，一个第二部分4b1在与该一个方向相交的另一个方向上从第一部分4a1的一端侧延伸，并且另一个第二部分4b2在与该一个方向相交的另一个方向上从第一部分4a的另一端侧延伸。在该第三实施方式中，第一部分4a在X方向上延伸并且两个第二部分4b1和4b2在Y方向上延伸。然后，第一部分4a和两个第二部分4b1和4b2彼此正交，并且两个第二部分4b1和4b2隔着分离区3彼此面对。即，在根据这个第三实施方式的有源区域4K中，两个第二部分4b1和4b2连接至第一部分4a，以便分别经由角部4c1和4c2相对弯曲。而且，角部4c1、4c2中的每一个具有L形状的平面图案。然后，有源区域4K具有U形平面图案。
两个场效应晶体管Q1和Q2中的每个具有与根据上述第一实施方式的场效应晶体管Q的配置相似的配置。然后，一个场效应晶体管Q1的栅电极8设置在有源区域4K的一个角部4c1处，并且另一个场效应晶体管Q2的栅电极8设置在有源区域4K的另一角部4c2处。
在场效应晶体管Q1的栅电极8中，位于彼此相对侧上的第一边8a和第二边8b彼此平行地延伸并且相对于有源区域4K的第一部分4a和一个第二部分4b1的相应延伸方向(X方向和Y方向)以45度的角度倾斜。
在场效应晶体管Q2的栅电极8中，位于彼此相对侧上的第一边8a和第二边8b彼此平行地延伸并且相对于有源区域4K的第一部分4a和另一第二部分4b2的相应延伸方向(X方向和Y方向)以45度的角度倾斜。
两个场效应晶体管Q1和Q2共享一个主电极区域12a，并且另外的主电极区域12b1、12b1单独地设置在两个场效应晶体管Q1和Q2中。取决于布线连接形式，两个场效应晶体管Q1和Q2可以串联连接或并联连接使用。
在每个场效应晶体管Q1和Q2中，第一沟道边界部分13a相对于有源区域4的第一部分4a的延伸方向(X方向)以例如45度的角度倾斜，并且第二沟道边界部分13b相对于有源区域4的第二部分4b1和4b2的延伸方向(Y方向)以例如45度的角度倾斜，类似于根据上述第一实施方式的场效应晶体管Q，但并不局限于此。然后，参照图6，沟道区域内边界部分14a的长度A1和沟道区域外边界部分14b的长度B1彼此相等(A1＝B1)。
还在根据该第三实施方式的半导体装置1B中，可以实现与根据上述第一实施方式的半导体装置1中的效果类似的效果。
[第四实施方式]
在该第四实施方式中，将参考图20至图27描述本技术应用于固态成像装置的示例，固态成像装置是作为半导体装置的背照明CMOS(互补MOS)图像传感器。注意，图24是从图23所示的半导体层40的第一表面S1侧看到的主要部分的示意性平面图。
<<固态成像装置的整体配置>>
首先，将描述固态成像装置1C的整体配置。
如图20所示，根据本技术的第四实施方式的固态成像装置1C主要包括在平面图中具有正方形二维平面形状的半导体芯片20。即，固态成像装置1C安装在半导体芯片20上。如图29所示，该固态成像装置1C经由光学透镜102从被摄体获取图像光(入射光106)，将形成在成像面上的入射光106的量转换成每个像素的电信号，并且输出所获得的信号作为像素信号。
如图20所示，其上安装有固态成像装置1C的半导体芯片20具有设置在中心处的正方形像素区域20A以及在二维平面中设置在该像素区域20A外部以包围像素区域20A的外围区域20B。
像素区域2A例如是接收由图29所示的光学透镜(光学系统)102会聚的光的光接收表面。然后，在像素区域20A中，多个像素23在包括X方向和Y方向的二维平面中布置成矩阵。像素23在二维平面中在彼此正交的X方向和Y方向中的每一个上重复布置。
如图20所示，多个接合盘34布置在外围区域20B中。例如，多个接合盘34在二维平面中布置在半导体芯片20的各个四个边上。多个接合盘34中的每一个是当将半导体芯片20电连接至外部设备时使用的输入输出端子。
如图21所示，半导体芯片20包括逻辑电路33，逻辑电路33包括：垂直驱动电路24、列信号处理电路25、水平驱动电路26、输出电路27、控制电路28等。逻辑电路33包括例如CMOS电路，该CMOS电路包括n沟道导电型MOSFET和p沟道导电型MOSFET。
垂直驱动电路24例如包括移位寄存器。垂直驱动电路24顺次选择期望的像素驱动线30，并且将用于驱动像素23的脉冲提供至所选择的像素驱动线30，从而以行为单位驱动各个像素23。即，垂直驱动电路24在垂直方向上以行单位依次选择性地扫描像素区域20A的各个像素23并且经由垂直信号线31将基于像素23的光电转换装置根据接收的光量生成的信号电荷的来自每个像素23的像素信号提供至列信号处理电路25。
列信号处理电路25被布置用于例如每列像素23并且对每个像素列对从一行中的像素23输出的信号执行诸如噪声去除的信号处理。例如，列信号处理电路25执行信号处理，诸如，用于去除像素特定的固定图案噪声的CDS(相关双采样)和AD(模拟数字)转换。
水平驱动电路26例如包括移位寄存器。水平驱动电路26将水平扫描脉冲顺次输出至列信号处理电路25以按顺序选择列信号处理电路25中的每一个，并且使列信号处理电路25中的每一个将已经经过信号处理的像素信号输出至水平信号线32。
输出电路27对经由水平信号线32从每个列信号处理电路25顺次提供的像素信号执行信号处理并且输出像素信号。作为信号处理，例如，可以使用缓冲、黑电平调整、列变化校正、各种类型的信号处理等。
控制电路28基于垂直同步信号、水平同步信号和主时钟信号生成用于垂直驱动电路24、列信号处理电路25、水平驱动电路26等的操作的基准的时钟信号和控制信号。然后，控制电路28将所生成的时钟信号和所生成的控制信号输出至垂直驱动电路24、列信号处理电路25、水平驱动电路26等。
<像素单元的示意性配置>
图22和图24中所示的像素单元PU形成在像素区域20A中。像素单元PU包括多个像素23和针对多个像素23中的每个像素23设置的多个读出电路35。在该第四实施方式中，例如，像素单元PU包括在平面图中在X方向和Y方向的各个方向上以2x2阵列布置的四个像素23(23a、23b、23c、23d)以及针对四个像素23中的每个设置的四个读出电路35(35a、35b、35c、35d)。尽管图22示出了一个像素单元PU并且图24示出了两个像素单元PU，但是像素单元PU在像素区域20A中沿X方向和Y方向的相应方向重复布置。
如图22中所示，四个像素23中的两个像素23a和23b的每一个包括光电转换装置PD、连接至此光电转换装置PD的转移晶体管TR、以及临时保持经由此转移晶体管TR从光电转换装置PD输出的信号电荷的电荷保持区域(浮置扩散)FD。然后，剩余的两个像素23c和23d中的每一个包括光电转换装置PD、连接到该光电转换装置PD的转移晶体管TR、以及临时保持经由该转移晶体管TR从光电转换装置PD输出的信号电荷的电荷保持区域FD。
四个像素23的转移晶体管TR具有垂直栅极结构，在该垂直栅极结构中，下面描述的栅电极8M在半导体层40的深度方向上延伸(见图25和图23)。然后，转移晶体管TR包括例如MOSFET。此外，作为转移晶体管TR，可以使用MISFET。电荷保持区域FD包括以下描述的主电极区域12a。类似于包括在读出电路35中的晶体管，转移晶体管TR具有一对主电极区域。
如图22所示，在两个像素23a和23b中，光电转换装置PD具有电连接至转移晶体管TR的一个主电极区域的阴极侧和电连接至参考电位线(例如，接地线)Vss的阳极侧。转移晶体管TR的另一主电极区域电连接至电荷保持区域FD，并且转移晶体管TR的栅电极电连接至像素驱动线30的第一转移晶体管驱动线30a。
如图22所示，在两个像素23c和23d中，光电转换装置PD具有电连接到转移晶体管TR的一个主电极区域的阴极侧和电连接到参考电位线(例如，接地线)Vss的阳极侧。转移晶体管TR的另一主电极区域电连接至电荷保持区域FD，并且转移晶体管TR的栅电极电连接至像素驱动线30的第二转移晶体管驱动线30b。
四个读出电路35中的每一个分别地读取在四个光电转换装置PD中的各个中产生的信号电荷。
在四个读出电路35中，三个读出电路35b、35c和35d具有类似的电路配置，并且剩余的一个读出电路35a具有不同的电路配置。具体地，三个读出电路35b、35c和35d中的每一个包括放大晶体管AMP和选择晶体管SEL作为多个晶体管。然而，一个读出电路35a包括放大晶体管AMP、选择晶体管SEL和复位晶体管TTR作为多个晶体管。这些晶体管(AMP、SEL和RST)具有不同尺寸，但是具有与根据上述第一实施方式的场效应晶体管Q中的配置相似的配置。即，在该第四实施方式中，本技术应用于读出电路35中包括的晶体管AMP、SEL和RST中的每一个。
在四个读出电路35(35a、35b、35c和35d)中，放大晶体管AMP具有电连接到选择晶体管SEL的一个主电极区域的一个主电极区域和电连接到电源线Vdd的另一个主电极区域。然后，放大晶体管AMP的栅电极分别电连接至对应像素23(23a、23b、23c、23d)的电荷保持区域FD。
在四个读出电路35(35a、35b、35c和35d)中，选择晶体管SEL具有电连接到放大晶体管AMP的一个主电极区域的一个主电极区域以及电连接到垂直信号线31(VSL)的另一个主电极区域。然后，选择晶体管SEL的栅电极电连接到像素驱动线30的选择晶体管驱动线30c。
一个读出电路35a的复位晶体管RST具有电连接到四个读出电路35(35a、35b、35c和35d)中的每一个的放大晶体管AMP的栅电极的一个主电极区域和四个像素23(23a、23b、23c和23d)中的每一个的电荷保持区域FD，并且另一个主电极区域电连接到电源线Vdd。然后，复位晶体管RST的栅电极电连接至像素驱动线30的复位晶体管驱动线30d。
在一个像素单元PU中，当每个像素23的转移晶体管TR接通时，将光电转换装置PD的信号电荷转移至电荷保持区域FD。复位晶体管RST在接通时将四个像素23中的每一个的电荷保持区域FD的信号电位重置为电源线Vdd的电位。每个像素23的选择晶体管SEL控制来自每个读出电路35的像素信号的输出定时。
每个读出电路35的放大晶体管AMP生成与电荷保持区域FD中保持的信号电荷的电平对应的电压的信号作为像素信号。放大晶体管AMP构成源极跟随器放大器并且输出与在光电转换装置PD中产生的信号电荷的电平对应的电压的像素信号。当选择晶体管SEL接通时，放大晶体管AMP放大电荷保持区域FD的信号电荷并且经由垂直信号线31将对应于信号电荷的电压输出至列信号处理电路25。即，读出电路35基于从像素23的光电转换装置PD输出的信号电荷输出像素信号。
<固态成像装置的具体配置>
如图23所示，半导体芯片20包括：半导体层40，在该半导体层40中设置多个光电转换单元43；以及滤色器层64，布置在光入射表面侧上，该光入射表面侧是位于该半导体层40的厚度方向上的彼此相对侧上的第一表面S1和第二表面S2中的第二表面S2的一侧。
此外，半导体芯片20进一步包括布置在滤色器层64的光入射面侧(与半导体层40侧相对的一侧)上的多个微透镜65(片上透镜、晶圆透镜)。
此外，半导体芯片20进一步包括设置在半导体层40的第一表面S1侧上的多层配线层50以及设置在该多层配线层50的与半导体层40侧相对的侧上的支撑基板59。
在此，半导体层40的第一面S1有时也称为元件形成面或主表面，第二面S2有时也称为光入射面或背面。
半导体层40包括例如由单晶硅形成的n型半导体基板。多个光电转换单元43中的每个光电转换单元43被布置为对应于像素区域20A中的多个像素23中的像素23的矩阵。然后，通过设置在半导体层40中的光电转换单元分离区42划分每个光电转换单元43。光电转换单元分离区42从半导体层40的第一表面S1侧延伸到第二表面S2的一侧，以将彼此相邻的光电转换单元43彼此电分离和光学分离。光电转换单元分离区42可以具有例如包含氧化硅膜的单层结构或通过绝缘膜将金属膜的两侧夹在中间的三层结构。光电转换单元43产生与入射光的量相对应的信号电荷并累积产生的信号电荷。
包括例如p型半导体区域的阱区41形成在多个光电转换单元43中的每个光电转换单元43中。此外，在多个光电转换单元43中的每个光电转换单元43中形成图22中所示的光电转换装置PD。作为光电转换装置PD，例如，形成雪崩光电二极管(APD)元件。即，在像素区域20A中，各自包括嵌入在半导体层40中的光电转换单元43的多个像素23布置为矩阵(二维矩阵)。
多层配线层50设置在第一表面S1的与半导体层40的光入射表面(第二表面S2)侧相对的一侧上，并且包括层间绝缘膜51和配线52，配线52包括经由层间绝缘膜51堆叠的多个层。经由包括多个层的配线52驱动包括在读出电路35中的转移晶体管TR和多个晶体管(AMP、SEL和RST)。由于多层配线层50布置在半导体层40的与光入射面侧(第二表面S2侧)的相对侧，所以能够自由地设定配线52的布局。
滤色器层64主要设置在像素区域20A的有效像素区域中。滤色器层64例如包括红色(R第一滤色器部64a)、绿色(G)第二滤色器部64b和蓝色(B)第三滤色器部64c。第一至第三滤色器部64a-64c以与多个像素23中的相应像素23对应的矩阵布置。红色(R)第一滤色器部64a、绿色(G)第二滤色器部64b和蓝色(B)第三滤色器部64c分别被配置为使光电转换单元43接收的入射光的波长透射通过，并且使透射的入射光进入光电转换单元43。
在像素区域20A中，多个微透镜65中的每个微透镜65以对应于多个像素23中的每个像素23(即，多个光电转换单元43中的每个光电转换单元43)的矩阵布置。微透镜65收集照射光并使收集的光经由滤色器层64有效地进入半导体层40的光电转换单元43。多个微透镜65构成滤色器层64的光入射面侧上的微透镜阵列。微透镜65由例如诸如苯乙烯的材料形成。
支撑基板59设置在多层布线层50的与面向半导体层40的一侧相反的一侧的表面上。支撑基板59是用于在制造固态成像装置1C的阶段中实现半导体层40的强度的基板。作为支撑基板59的材料，例如，可以使用硅(Si)。
平坦化膜61、遮光膜62和粘合膜63在半导体层40和滤色器层64之间从半导体层40一侧顺次堆叠。
平坦化膜61覆盖像素区域20A中的半导体层40的整个光入射表面侧，使得半导体层40的光入射表面侧具有没有凹部和凸部的平坦表面。作为平坦化膜61，例如，可以使用氧化硅(SiO2)膜。
遮光膜62具有栅格状平面图案，在该栅格状平面图案中，平面图中的平面图案开放多个光电转换单元43中的每个的光接收表面侧，使得预定像素23的光不会泄漏到相邻像素23中。作为该遮光膜62，例如使用钨(W)膜。
粘合膜63设置于平坦化膜61与滤色器层64之间及遮光膜62与滤色器层64之间，主要增强遮光膜62与滤色器层64之间的粘合力。作为粘合膜63，例如，使用氧化硅膜。
如图23和图24所示，由分离区3划界的有源区域4M设置在半导体层40的第一表面S1侧上。为每个像素23提供有源区域4M。
如图24和图25所示，在像素23a的有源区域4M中，形成包括在读出电路35a中的晶体管(AMP、SEL和RST)，并且形成像素23a的转移晶体管TR。分别在像素23b、23c和23d中的每一个的有源区域4M中，单独形成包括在读出电路35b、35c和35d中的晶体管(AMP和SEL)，并且单独形成像素23b、23c和23d的转移晶体管TR。在这些晶体管(AMP、SEL和RST)中，沟道区域6和一对主电极区域12a和12b设置在阱区41中。
如图25所示，有源区域4M包括在X方向上延伸并且在Y方向上彼此面对并彼此分开的两个第一部分4a1和4a2，以及在Y方向上延伸并且在X方向上彼此面对并彼此分开的两个第二部分4b1和4b2。第二部分4b1的一端侧经由角部4c1连接至第一部分4a1的一端侧以便相对弯曲，并且第二部分4b1的另一端侧经由角部4c3连接至第一部分4a2的一端侧以便相对弯曲。第二部分4b2的一端侧经由角部4c2连接至第一部分4a1的另一端侧，第二部分4b2的另一端侧与第一部分4a2的另一端侧分离并终止。即，根据第四实施方式的有源区域4M具有C形平面图案。
如图25所示，像素23a的有源区域4M和像素23b的有源区域4M的平面图案包括以像素23a和像素23b之间的边界作为反转轴的反转图案。此外，像素23b的有源区域4M和像素23d的有源区域4M的平面图案包括以像素23b和像素23d之间的边界为反转轴的反转图案。此外，像素23d的有源区域4M和像素23c的有源区域4M的平面图案包括以像素23d和像素23c之间的边界为反转轴的反转图案。然后，像素23c的有源区域4M和像素23a的有源区域4M的平面图案包括以像素23c和像素23a之间的边界作为反转轴的反转图案。
如图25和图26所示，关于形成在像素23a的有源区域4M中的晶体管(AMP、SEL、RST和TR)，放大晶体管AMP布置在有源区域4M的角部4c1处，选择晶体管SEL布置在有源区域4M的角部4c2处，并且复位晶体管RST布置在有源区域4M的角部4c3处。然后，转移晶体管TR设置在有源区域4的第一部分4a2中。
如图26中所示，在放大晶体管AMP的栅电极8中，位于彼此相对的侧上的第一边8a和第二边8b彼此平行地延伸，并且相对于有源区域4M的第一部分4a1和第二部分4b1的相应延伸方向(X方向和Y方向)以45度的角度倾斜。
在选择晶体管SEL的栅电极8中，位于彼此相对侧上的第一边8a和第二边8b平行于彼此延伸并且相对于有源区域4M的第一部分4a1和第二部分4b2的相应延伸方向(X方向和Y方向)以45度的角度倾斜。
在复位晶体管RST的栅电极8中，位于彼此相对侧上的第一边8a和第二边8b彼此平行地延伸，并且相对于有源区域4M的第一部分4a2和第二部分4b1的相应延伸方向(X方向和Y方向)以45度的角度倾斜。
放大晶体管AMP和选择晶体管SEL共享主电极区域12a。放大晶体管AMP和复位晶体管RST共享主电极区域12b。复位晶体管RST和转移晶体管TR共享主电极区域12a。然后，在选择晶体管SEL和转移晶体管TR中，单独设置相应的主电极区域12b。
如图26所示，在放大晶体管AMP、选择晶体管SEL和复位晶体管RST的每一个中，第一沟道边界部分13a相对于有源区域4M的第一部分4a1和4a2的延伸方向(X方向)以例如45度角倾斜，并且第二沟道边界部分13b相对于有源区域4M的第二部分4b1和4b2的延伸方向(Y方向)以例如45度角倾斜，但并不限于此。而且，沟道区域内边界部分14a的长度A1和沟道区域外边界部分14b的长度B1相等(A1＝B1)。
如图25和图27所示，形成在像素23b中的放大晶体管AMP、选择晶体管SEL和复位晶体管RST设置在有源区域4中，其布置类似于图26中所示的像素23a中的放大晶体管AMP、选择晶体管SEL和复位晶体管RST的布置。然后，形成在像素23c和23d中的每一个中的晶体管(AMP、SEL和TR)也设置在有源区域4M中，其布置类似于像素23a中的晶体管(AMP、SEL和TR)的布置。因此，省略像素23b、23c和23d中的晶体管(AMP、SEL和TR)的布置的描述。
图26中所示的像素23a中的转移晶体管TR和复位晶体管RST中的每一个的主电极区域12a用作电荷保持区域FD。图27中所示的像素23b中的转移晶体管TR的主电极区域12a用作电荷保持区域FD。然后，如图25所示，转移晶体管TR和复位晶体管RST中的每一个的主电极区域12a经由中继线53电连接至放大晶体管AMP的栅电极8。然后，在像素单元PU中，相邻的四个像素23(23a、23b、23c和23d)的放大晶体管AMP包括一体形成的相应的栅电极8。各个栅电极8集成在四个像素23a、23b、23c和23d彼此相邻以形成X形平面图案的边界点处。中继线53设置在多层配线层50上。
如图24和图25所示，在两个像素单元PU和PU中，彼此相邻的四个像素23(23a、23b、23c和23d)的选择晶体管SEL包括整体形成的各个栅电极8。各个栅电极8集成在四个像素23a、23b、23c和23d彼此相邻以形成X形平面图案的边界点处。
如图25所示，两个像素23a和23b的每一个的转移晶体管TR的栅电极8M电连接至第一转移晶体管驱动线30a。此外，两个像素23c和23d中的每一个的转移晶体管TR的栅电极8M电连接至第二转移晶体管驱动线30b。此外，四个像素23a、23b、23c和23d中的每一个的选择晶体管SEL的栅电极8电连接至选择晶体管驱动线30c。此外，像素23a中的复位晶体管RST的栅电极8电连接至复位晶体管驱动线30d。
在图26中，尽管未详细示出，但由放大晶体管AMP和复位晶体管RST共享的主电极区域12b电连接至电源线Vdd。选择晶体管SEL的主电极区域12b电连接到垂直信号线(VSL)13。转移晶体管TR的主电极区域12b电连接至参考电位线Vss。
在图26中，尽管未详细示出，但放大晶体管AMP的主电极区域12b电连接至电源线Vdd。选择晶体管SEL的主电极区域12b电连接到垂直信号线(VSL)31。转移晶体管TR的主电极区域12b电连接至参考电位线Vss。
这里，如图27所示，在像素23b中，用于将电位供应至阱区41(见图23)的阱电位供应接触区域16设置在有源区域4的角部4c3处。该阱电位供应接触区域16包括与放大晶体管AMP的主电极区域12b和转移晶体管TR的主电极区域12a的导电类型相反的导电类型的p型半导体区域。在像素23c、23d中也设置有该阱电位供应接触区域16。
在根据该第四实施方式的固态成像装置1C中，放大晶体管AMP、选择晶体管SEL和复位晶体管RST具有与根据上述第一实施方式的场效应晶体管Q的配置相似的配置。因此，还在根据第四实施方式的固态成像装置1C中，可实现与根据上述第一实施方式的半导体装置1中的效果类似的效果。然而，在该第四实施方式中，因为可以减少读出电路35中包括的放大晶体管AMP、选择晶体管SEL和复位晶体管RST的噪声并且增加互感，所以可以改善放大晶体管AMP的噪声特性并且提高选择晶体管SEL和复位晶体管RST的导通电阻。
此外，在根据该第四实施方式的固态成像装置1C中，由于放大晶体管AMP、选择晶体管SEL和复位晶体管RST设置在有源区域M的角部4c1、4c2和4c3处，因此与放大晶体管AMP、选择晶体管SEL和复位晶体管RST的两个晶体管线性布置的情况相比，可以减小用于布置晶体管的面积并且使像素23小型化。
<<第四实施方式的变形例>>
另外，上述第一实施方式的第一变形例至第五变形例也能够应用于该第四实施方式。
即，在放大晶体管AMP、选择晶体管SEL和复位晶体管RST中，第一沟道边界部分13a和第二沟道边界部分13b中的一个可与有源区域4的第一部分4a1和4a2的延伸方向(X方向)正交，并且另一个可相对于有源区域4M的第二部分4b1和4b2的延伸方向(Y方向)倾斜。
此外，参考图16A和图16B，在放大晶体管AMP、选择晶体管SEL和复位晶体管RST中，栅电极8可具有其中在位于角部4c的外侧的两个角部处设置有斜切部的形状，并且可具有圆形或弧形形状。
此外，根据上述第二实施方式的结型分离结构也可以应用于该第四实施方式。
即，如图28所示，在有源区域4M中，与沟道区域6的内侧接触的分离区3A可包括设置在半导体层40中的p型半导体区域15。
此外，虽然在该第四实施方式中已经描述了放大晶体管AMP、选择晶体管SEL和复位晶体管RST具有与根据上述第一实施方式的场效应晶体管Q的配置相似的配置的情况，但是读出电路35中包括的多个晶体管中的至少一个可具有与根据上述第一实施方式的场效应晶体管Q的配置相似的配置。
[第五实施方式]
<<电子设备的应用示例>>
本技术(根据本公开的技术)可应用于各种电子设备，诸如成像设备(诸如数字静态相机和数字摄像机)、具有成像功能的移动电话以及具有成像功能的其他装置。
图29是示出根据本技术的第五实施方式的电子设备(例如，照相机)的示意性配置的示图。
如图29所示，电子设备100包括固态成像装置101、光学透镜102、快门装置103、驱动电路104和信号处理电路105。该电子设备100示出了在电子设备(例如，照相机)中使用根据本技术的第五实施方式的固态成像装置1C作为固态成像装置101的情况下的实施方式。
光学透镜102在固态成像装置101的成像面上形成来自被摄体的图像光(入射光106)。因此，信号电荷在固态成像装置101中累积特定时间段。快门装置103控制固态成像装置101的光照射时段和遮光时段。驱动电路104提供用于控制固态成像装置101的转移操作和快门装置103的快门操作的驱动信号。固态成像装置101的信号转移由从驱动电路104提供的驱动信号(定时信号)执行。信号处理电路105对从固态成像装置101输出的信号(像素信号)执行各种类型的信号处理。进行了信号处理的视频信号被存储在诸如存储器等存储介质中，或者被输出到监视器。
利用这种配置，在根据第五实施方式的电子设备100中，由于通过固态成像装置101中的光反射抑制单元来抑制遮光膜和与空气层接触的绝缘膜中的光反射，因此可以抑制抖动并提高图像质量。
要注意的是，可应用固态成像装置1C的电子设备100不限于相机，并且固态成像装置1C也可应用于其他电子设备。例如，固态成像装置1C可应用于成像装置，诸如用于移动装置(诸如移动电话和平板终端)的相机模块。
应注意，本技术还可采取以下配置。
(1)一种半导体装置，包括：
半导体层，具有由分离区划分的有源区域；以及
场效应晶体管，在该场效应晶体管中，夹着沟道区域的一对主电极区域被设置在有源区域中，并且栅电极被设置在沟道区域上，
有源区域具有在平面图中在一个方向上延伸的第一部分和在与一个方向交叉的方向上从第一部分延伸的第二部分，
沟道区域被设置成横跨第一部分和第二部分，
一对主电极区域中的一个主电极区域设置在与沟道区域接触的第一区域中，另一个主电极区域设置在与沟道区域接触的第二区域中，一对主电极区域位于隔着沟道区域的相互相对侧上。
(2)根据以上(1)的半导体装置，进一步包括：
在一个主电极区域与沟道区域之间的第一沟道边界部分；以及
另一主电极区域与沟道区域之间的第二沟道边界部分，其中
该第一沟道边界部分和第二沟道边界部分中的每一者线性地延伸。
(3)根据以上(1)的半导体装置，进一步包括：
在一个主电极区域与沟道区域之间的第一沟道边界部分；以及
另一主电极区域与沟道区域之间的第二沟道边界部分，其中
第一沟道边界部分线性地延伸并且与第一部分的延伸方向正交，并且
第二沟道边界部分线性地延伸并相对于第二部分的延伸方向倾斜。
(4)根据以上(1)的半导体装置，进一步包括：
在一个主电极区域与沟道区域之间的第一沟道边界部分；以及
在另一个主电极区域与沟道区域之间的第二沟道边界部分，其中，
第一沟道边界部分和第二沟道边界部分彼此平行地线性延伸。
(5)根据以上(1)的半导体装置，其中
一个主电极区域与沟道区域之间的第一边界部分以及另一个主电极区域与沟道区域之间的第二边界部分线性地延伸，并且在有源区域中相对于第一部分和第二部分的各自的延伸方向以45度倾斜。
(6)根据以上(1)至(5)中任一项的半导体装置，其中
沟道区域的内侧与分离区之间的沟道区域内边界部分的长度和沟道区域的外侧与分离区之间的沟道区域外边界部分的长度相等。
(7)根据以上(2)至(6)中任一项的半导体装置，其中
栅电极具有在平面图中与第一部分交叉的第一边以及位于与第一边相对的一侧上并且与第二部分交叉的第二边，
第一沟道边界部分通过相对于栅电极的第一边的边侧自对准而形成，以及
第二沟道边界部分通过相对于栅电极的第二边的边侧自对准而形成。
(8)根据以上(1)至(7)中任一项的半导体装置，其中
与分离区的沟道区域的内侧接触的分离区包括设置在半导体层中的半导体区域。
(9)根据以上(1)至(8)中任一项的半导体装置，其中
有源区域的第一部分和第二部分彼此正交。
(10)根据以上(1)至(9)中任一项的半导体装置，进一步包括：
执行光电转换的光电转换装置；以及
读出电路，读取由光电转换装置光电转换的信号电荷，其中，
包括在读出电路中的多个晶体管中的至少一个晶体管包括场效应晶体管。
(11)一种电子设备，包括：
半导体装置；
光学透镜，在半导体装置的成像面上形成来自被摄体的图像光的图像；以及
信号处理电路，对从半导体装置输出的信号执行信号处理，
半导体装置包括：
半导体层，具有由分离区划分的有源区域，以及
场效应晶体管，在该场效应晶体管中，夹着沟道区域的一对主电极区域被设置在有源区域中，并且栅电极被设置在沟道区域上，
有源区域具有在平面图中在一个方向上延伸的第一部分和在与一个方向交叉的方向上从第一部分延伸的第二部分，
沟道区域被设置成横跨第一部分和第二部分，
一对主电极区域中的一个主电极区域设置在与沟道区域接触的第一区域中，另一个主电极区域设置在与沟道区域接触的第二区域中，一对主电极区域位于隔着沟道区域的相互相对侧上。
本技术的范围不限于所示出和所描述的示例性实施方式，并且包括提供与本技术的目标效果等效的效果的所有实施方式。此外，本技术的范围不限于由权利要求限定的本发明特征的组合，并且可由所有公开的特征的特定特征的期望组合限定。
参考标号列表
1，1A，1B半导体装置
1C 固态成像装置
2 半导体层
3 分离区
4 有源区域
4a第一部分，4b第二部分
5a内边缘，5b外边缘
5a1栅电极重叠的内边缘，5b1栅电极重叠的外边缘
6 沟道区域
7 栅极绝缘膜
8 栅电极
8a第一边，8b第二边
9 延伸区域
10 侧壁间隔件
11 接触区域
12a，12b主电极区域
13a 第一沟道边界部分
13b 第二沟道边界部分
14a 沟道区域内边界部分
14b 沟道区域外边界部分
15p型半导体区域
16 阱电位供应接触区域
20 半导体芯片
20A像素区域
20B 外围区域
23 像素
24 垂直驱动电路
25 列信号处理电路
26 水平驱动电路
27 输出电路
28 控制电路
30 像素驱动线
31 垂直信号线
32 垂直信号线
33 逻辑电路
34 接合盘
35 读出电路
40 半导体层
41 阱区
42 光电转换单元分离区
43 光电转换单元
50 多层配线层
51 层间绝缘膜
52 配线
59 支撑基板
61 平坦化膜
62 遮光膜
63 粘合膜
64 滤色器层
65微透镜
θ8ax，θ8by倾斜角
θ13ax，θ13by倾斜角
AMP 放大晶体管
RST 复位晶体管
SEL 选择晶体管
TR 转移晶体管

Claims (11)

1.一种半导体装置，包括：
半导体层，具有由分离区界定的有源区域；以及
场效应晶体管，在所述场效应晶体管中，夹着沟道区域的一对主电极区域设置在所述有源区域中，并且栅电极设置在所述沟道区域上，
所述有源区域具有在平面图中在一个方向上延伸的第一部分和在与所述一个方向相交的方向上从所述第一部分延伸的第二部分，
所述沟道区域被设置成横跨所述第一部分和所述第二部分，
所述一对主电极区域中的一个主电极区域设置在与所述沟道区域接触的所述第一部分中，另一个主电极区域设置在与所述沟道区域接触的所述第二部分中，所述一对主电极区域位于夹着所述沟道区域的彼此相对侧上。
2.根据权利要求1所述的半导体装置，进一步包括：
第一沟道边界部分，在所述一个主电极区域与所述沟道区域之间；以及
第二沟道边界部分，在所述另一个主电极区域与所述沟道区域之间，其中
所述第一沟道边界部分和所述第二沟道边界部分中的每一者线性地延伸。
3.根据权利要求1所述的半导体装置，进一步包括：
第一沟道边界部分，在所述一个主电极区域与所述沟道区域之间；以及
第二沟道边界部分，在所述另一个主电极区域与所述沟道区域之间，其中
所述第一沟道边界部分线性地延伸并且与所述第一部分的延伸方向正交，并且
所述第二沟道边界部分线性地延伸，并相对于所述第二部分的延伸方向倾斜。
4.根据权利要求1所述的半导体装置，进一步包括：
第一沟道边界部分，在所述一个主电极区域与所述沟道区域之间；以及
第二沟道边界部分，在所述另一个主电极区域与所述沟道区域之间，其中，
所述第一沟道边界部分和所述第二沟道边界部分彼此平行地线性延伸。
5.根据权利要求1所述的半导体装置，其中
所述一个主电极区域与所述沟道区域之间的第一边界部分以及所述另一个主电极区域与所述沟道区域之间的第二边界部分线性地延伸，并且相对于所述有源区域中的所述第一部分和所述第二部分的各自的延伸方向成45度倾斜。
6.根据权利要求1所述的半导体装置，其中
所述沟道区域的内侧与所述分离区之间的沟道区域内边界部分的长度和所述沟道区域的外侧与所述分离区之间的沟道区域外边界部分的长度相等。
7.根据权利要求2所述的半导体装置，其中
所述栅电极具有在平面图中与所述第一部分相交的第一边以及位于与所述第一边相对的一侧上并且与所述第二部分相交的第二边，所述第一沟道边界部分通过相对于所述栅电极的所述第一边的边侧自对准而形成，以及
所述第二沟道边界部分通过相对于所述栅电极的所述第二边的边侧自对准而形成。
8.根据权利要求1所述的半导体装置，其中
所述分离区中的与所述沟道区域的内侧接触的分离区包括设置在所述半导体层中的半导体区域。
9.根据权利要求1所述的半导体装置，其中
所述有源区域的所述第一部分和所述第二部分彼此正交。
10.根据权利要求1所述的半导体装置，进一步包括：
光电转换装置，用于执行光电转换；以及
读出电路，读出由所述光电转换装置光电转换的信号电荷，其中，
包括在所述读出电路中的多个晶体管中的至少一个包括所述场效应晶体管。
11.一种电子设备，包括：
半导体装置；
光学透镜，在所述半导体装置的成像面上形成来自被摄体的图像光的图像；以及
信号处理电路，对从所述半导体装置输出的信号执行信号处理，所述半导体装置包括：
半导体层，具有由分离区界定的有源区域，以及
场效应晶体管，在所述场效应晶体管中，夹着沟道区域的一对主电极区域设置在所述有源区域中，并且栅电极被设置在所述沟道区域上，
所述有源区域具有在平面图中在一个方向上延伸的第一部分和在与所述一个方向相交的方向上从所述第一部分延伸的第二部分，
所述沟道区域被设置成横跨所述第一部分和所述第二部分，
所述一对主电极区域中的一个主电极区域设置在与所述沟道区域接触的所述第一部分中，另一个主电极区域设置在与所述沟道区域接触的所述第二部分中，所述一对主电极区域位于夹着所述沟道区域的彼此相对侧上。
CN202180058858.1A 2020-08-06 2021-06-14 半导体装置和电子设备 Pending CN116057713A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-134184 2020-08-06
JP2020134184 2020-08-06
PCT/JP2021/022532 WO2022030110A1 (ja) 2020-08-06 2021-06-14 半導体装置及び電子機器

Publications (1)

Publication Number Publication Date
CN116057713A true CN116057713A (zh) 2023-05-02

Family

ID=80117846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180058858.1A Pending CN116057713A (zh) 2020-08-06 2021-06-14 半导体装置和电子设备

Country Status (4)

Country Link
US (1) US20230299140A1 (zh)
CN (1) CN116057713A (zh)
DE (1) DE112021004182T5 (zh)
WO (1) WO2022030110A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024075526A1 (ja) * 2022-10-06 2024-04-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027176A (ja) * 2005-07-12 2007-02-01 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP5029624B2 (ja) * 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
JP2011035260A (ja) * 2009-08-04 2011-02-17 Seiko Epson Corp 半導体装置、電気光学装置、電子機器
JP5911767B2 (ja) 2012-07-13 2016-04-27 株式会社東芝 固体撮像装置

Also Published As

Publication number Publication date
WO2022030110A1 (ja) 2022-02-10
US20230299140A1 (en) 2023-09-21
DE112021004182T5 (de) 2023-06-29

Similar Documents

Publication Publication Date Title
US20240047504A1 (en) Solid-state imaging device, drive method thereof and electronic apparatus
KR102214822B1 (ko) 고체 촬상 소자 및 그의 제조 방법, 및 전자 기기
JP5558857B2 (ja) 光電変換装置およびそれを用いた撮像システム
US9318520B2 (en) Solid-state image sensing device manufacturing method and solid-state image sensing device
US9564464B2 (en) Monolithically stacked image sensors
JP5471174B2 (ja) 固体撮像装置とその製造方法、及び電子機器
TWI497702B (zh) Solid state camera device
JP5358064B2 (ja) Ｃｍｏｓイメージセンサ及びその製造方法
US9111829B2 (en) Color-optimized image sensor
US8298851B2 (en) Method of manufacturing a solid-state imaging device with a silicide blocking layer and electronic apparatus
KR102513483B1 (ko) 이미지 센서 및 그 제조방법
KR20170084519A (ko) 이미지 센서
JP2017195215A (ja) 撮像素子及びその製造方法
US20240339481A1 (en) Solid-state imaging device and method for manufacturing the same, and electronic apparatus
US20230299140A1 (en) Semiconductor device and electronic apparatus
WO2024202548A1 (ja) 光検出装置及び電子機器
WO2024202645A1 (ja) 光検出装置及び電子機器
WO2023112729A1 (ja) 半導体装置及び電子機器
WO2023248648A1 (ja) 半導体装置及び電子機器
TW202312471A (zh) 光檢測裝置及電子機器
KR20240095209A (ko) 광 검출 장치 및 전자 기기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination