CN116055779A - 视频模式码片数据流传输时序控制方法及装置 - Google Patents
视频模式码片数据流传输时序控制方法及装置 Download PDFInfo
- Publication number
- CN116055779A CN116055779A CN202310321855.3A CN202310321855A CN116055779A CN 116055779 A CN116055779 A CN 116055779A CN 202310321855 A CN202310321855 A CN 202310321855A CN 116055779 A CN116055779 A CN 116055779A
- Authority
- CN
- China
- Prior art keywords
- image data
- time
- module
- processing module
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 230000005540 biological transmission Effects 0.000 title claims abstract description 49
- 238000012545 processing Methods 0.000 claims abstract description 211
- 230000008569 process Effects 0.000 claims abstract description 27
- 238000007781 pre-processing Methods 0.000 claims description 48
- 238000004891 communication Methods 0.000 claims description 25
- 230000001360 synchronised effect Effects 0.000 claims description 8
- 238000004364 calculation method Methods 0.000 claims description 7
- 238000005259 measurement Methods 0.000 claims description 5
- 230000006870 function Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000033764 rhythmic process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
- H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本申请实施例公开了视频模式码片数据流传输时序控制方法及装置，应用于显示芯片系统的码片；方法包括：图像显示处理模块在第一时刻向图像数据发送模块发送第一帧同步信号，第一帧同步信号为当前帧的图像数据的帧同步信号，第一帧同步信号用于指示图像数据发送模块按照预设的发送侧图传控制时序接收并处理当前帧的图像数据，当前帧是指码片的图像数据接收模块在第二时刻所接收到的来自应用处理器的第二帧同步信号所对应的帧，第二帧同步信号用于指示码片的接收侧按照预设的接收侧图传控制时序开始接收并处理当前帧的图像数据。使得在实现码片在视频模式下应用时输入图像数据和输出图像数据的控制时序能保持平衡，长时间传输下屏端能够正常显示。
Description
技术领域
本申请涉及图像数据处理技术领域，具体涉及视频模式码片数据流传输时序控制方法及装置。
背景技术
终端设备的显示芯片系统中包括码片，实际使用中，码片从应用处理器AP侧接收图像数据经过处理后要向屏端发送，因此码片接收侧接收图像数据和发送侧发送图像数据的节奏需要通过控制以实现输入输出平衡，确保显示稳定性。
发明内容
本申请提供视频模式码片数据流传输时序控制方法及装置，以期能够在码片接收侧从接收空行到接收到有效图像数据的时长无法覆盖码片发送侧从启动到输出有效图像数据的时长的情况下，实现码片在视频模式下应用时输入图像数据和输出图像数据的控制时序能保持平衡，长时间传输下屏端能够正常显示。
第一方面，本申请提供视频模式码片数据流传输时序控制方法，应用于终端设备的显示芯片系统，所述显示芯片系统包括应用处理器、码片和屏幕的显示芯片；所述码片包括图像数据接收模块，视频预处理模块，图像处理模块，图像显示处理模块和图像数据发送模块；所述图像数据接收模块连接所述视频预处理模块，所述视频预处理模块连接所述图像处理模块，所述图像处理模块连接所述图像显示处理模块，所述图像显示处理模块连接所述图像数据发送模块，所述应用处理器与所述图像数据接收模块通信连接，所述图像数据发送模块与所述显示芯片通信连接。
可以看出，本申请实施例中，终端设备的显示芯片系统包括应用处理器、码片和屏幕的显示芯片；码片包括图像数据接收模块，视频预处理模块，图像处理模块，图像显示处理模块和图像数据发送模块；图像数据接收模块连接视频预处理模块，视频预处理模块连接图像处理模块，图像处理模块连接图像显示处理模块，图像显示处理模块连接图像数据发送模块，应用处理器与图像数据接收模块通信连接，图像数据发送模块与显示芯片通信连接；图像显示处理模块在第一时刻向图像数据发送模块发送第一帧同步信号，第一帧同步信号为当前帧的图像数据的帧同步信号，第一帧同步信号用于指示图像数据发送模块按照预设的发送侧图传控制时序接收并处理当前帧的图像数据，当前帧是指码片的图像数据接收模块在第二时刻所接收到的来自应用处理器的第二帧同步信号所对应的帧，第二帧同步信号用于指示码片的接收侧按照预设的接收侧图传控制时序开始接收并处理当前帧的图像数据；其中，第二时刻在第一时刻之后，且第二时刻与第一时刻之间的间隔时长用于使得第三时刻在第四时刻之前，第三时刻为码片的图像处理模块向图像显示处理模块发送当前帧的有效图像数据的时间节点，第四时刻为码片的图像显示处理模块向图像数据发送模块发送当前帧的有效图像数据的时间节点，第一时长小于第二时长，第一时长为第二时刻和所述第三时刻之间的时长，第二时长为所述第一时刻和第四时刻之间的时长。可见，由于第一时长表征码片接收侧从接收空行到接收到有效图像数据的时长，第二时长表征码片发送侧从启动到输出有效图像数据的时长，且第三时刻在第四时刻之前能够使得图像显示处理模块实现先接收到有效图像数据再发送该有效图像数据，从而实现码片在视频模式下接收侧和发送侧传输图像数据的平衡，提高终端显示图像数据的稳定性。
第二方面，本申请提供一种显示芯片系统，应用于终端设备的屏幕显示，所述显示芯片包括应用处理器、码片以及屏幕的显示芯片；所述码片，包括图像数据接收模块，视频预处理模块，图像处理模块，图像显示处理模块和图像数据发送模块，所述图像数据接收模块连接所述视频预处理模块，所述视频预处理模块连接所述图像处理模块，所述图像处理模块连接所述图像显示处理模块，所述图像显示处理模块连接所述图像数据发送模块，所述应用处理器与所述图像数据接收模块通信连接，所述图像数据发送模块与所述显示芯片通信连接。
第三方面，本申请提供视频模式码片数据流传输时序控制装置，应用于终端设备的显示芯片系统，所述显示芯片系统包括应用处理器，码片和屏幕的显示芯片；所述码片包括图像数据接收模块，视频预处理模块，图像处理模块，图像显示处理模块和图像数据发送模块，所述图像数据接收模块连接所述视频预处理模块，所述视频预处理模块连接所述图像处理模块，所述图像处理模块连接所述图像显示处理模块，所述图像显示处理模块连接所述图像数据发送模块，所述应用处理器与所述图像数据接收模块通信连接，所述图像数据发送模块与所述显示芯片通信连接；所述装置包括：
发送单元，用于控制所述图像显示处理模块在第一时刻向所述图像数据发送模块发送第一帧同步信号，所述第一帧同步信号为当前帧的图像数据的帧同步信号，所述第一帧同步信号用于指示所述图像数据发送模块按照预设的发送侧图传控制时序接收并处理所述当前帧的图像数据，当前帧是指码片的图像数据接收模块在第二时刻所接收到的来自所述应用处理器的第二帧同步信号所对应的帧，所述第二帧同步信号用于指示码片的接收侧按照预设的接收侧图传控制时序开始接收并处理所述当前帧的图像数据；其中，
所述第二时刻在所述第一时刻之后，且所述第二时刻与所述第一时刻之间的间隔时长用于使得第三时刻在第四时刻之前，所述第三时刻为码片的图像处理模块向所述图像显示处理模块发送当前帧的有效图像数据的时间节点，所述第四时刻为码片的图像显示处理模块向所述图像数据发送模块发送当前帧的有效图像数据的时间节点；
统计单元，用于在针对所述第一帧的图像数据的预处理周期中，所述视频预处理模块通过IPI接口统计接收所述应用处理器在第六时刻和第五时刻之间的总行数LF，以及，在针对所述第二帧的图像数据的预处理周期中，所述视频预处理模块确定所述第五时刻和第七时刻之间的行数LN；
其中，所述第六时刻为所述图像数据接收模块接收到所述应用处理器的第四帧同步信号的时间点，所述第四帧同步信号用于指示码片的接收侧按照所述接收侧图传控制时序开始接收并处理所述第一帧的图像数据；所述第五时刻为所述图像数据接收模块接收到所述应用处理器的第三帧同步信号所对应的时间节点，所述第三帧同步信号用于指示码片的接收侧按照所述接收侧图传控制时序接收并处理所述第二帧的图像数据；所述第七时刻为所述图像处理模块向所述图像显示处理模块发送第三帧同步信号的有效图像数据的时间节点。
第四方面，本申请提供了一种终端设备，包括应用处理器、码片和屏幕的显示芯片、存储器、通信接口，以及一个或多个程序，上述一个或多个程序被存储在上述存储器中，并且被配置由上述码片执行，上述程序包括用于执行如本申请实施例第一方面中的步骤指令。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种图像数据处理芯片组的码片结构示意图；
图2是本申请实施例提供的视频模式码片数据流传输时序控制方法的属性交互图；
图3是本申请实施例提供的视频模式码片数据流传输时序控制方法的时序图；
图4是本申请实施例提供的一种码片的功能单元构成图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
本申请中的“至少一个”指的是一个或多个，多个指的是两个或两个以上。本申请中和/或，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A、B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一(项)个”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a、b或c中的至少一项(个)，可以表示：a，b，c，a和b，a和c，b和c，或a、b和c，其中a、b、c中的每一个本身可以是元素，也可以是包含一个或多个元素的集合。
需要指出的是，本申请实施例中涉及的等于可以与大于连用，适用于大于时所采用的技术方案，也可以与小于连用，适用于与小于时所采用的技术方案，需要说明的是，当等于与大于连用时，不与小于连用；当等于与小于连用时，不与大于连用。本申请实施例中“的(of)”，“相应的(corresponding，relevant)”和“对应的(corresponding)”有时可以混用，应当指出的是，在不强调其区别时，其所要表达的含义是一致的。
基于上述问题，本申请提出视频模式码片数据流传输时序控制方法及装置，下面进行详细说明。
请参阅图1，图1是本申请实施例提供的应用于终端设备的显示芯片系统的码片结构示意图。所述显示芯片系统包括应用处理器（AP）、码片100和屏幕的显示芯片；所述应用处理器与所述码片100通信连接，所述码片100与所述屏幕的显示芯片通信连接。
如图1所示，所述码片100包括图像数据接收模块101（MIPI RX模块），视频预处理模块102（VPRE模块），图像处理模块103（VIDC模块），图像显示处理模块104（LCDC模块）和图像数据发送模块105（MIPI TX模块）；所述图像数据接收模块101连接所述视频预处理模块102，所述视频预处理模块102连接所述图像处理模块103，所述图像处理模块103连接所述图像显示处理模块104，所述图像显示处理模块104连接所述图像数据发送模块105；所述应用处理器与所述图像数据接收模块101通信连接，所述图像数据发送模块105与所述显示芯片通信连接。
请参阅图2，图2是本申请实施例提供的视频模式码片数据流传输时序控制方法及装置的属性交互图，应用于如图1所示的图像数据处理芯片组的码片100；如图所示，本图像数据传输控制方法包括以下步骤。
步骤210，所述图像显示处理模块在第一时刻向所述图像数据发送模块发送第一帧同步信号，所述第一帧同步信号为当前帧的图像数据的帧同步信号，所述第一帧同步信号用于指示所述图像数据发送模块按照预设的发送侧图传控制时序接收并处理所述当前帧的图像数据，当前帧是指码片的图像数据接收模块在第二时刻所接收到的来自应用处理器的第二帧同步信号所对应的帧，所述第二帧同步信号用于指示码片的接收侧按照预设的接收侧图传控制时序开始接收并处理所述当前帧的图像数据；
其中，所述第二时刻在所述第一时刻之后，且所述第二时刻与所述第一时刻之间的间隔时长用于使得第三时刻在第四时刻之前，所述第三时刻为码片的图像处理模块向所述图像显示处理模块发送当前帧的有效图像数据的时间节点，所述第四时刻为码片的图像显示处理模块向所述图像数据发送模块发送当前帧的有效图像数据的时间节点；
其中，第一时长小于第二时长，所述第一时长为所述第二时刻和所述第三时刻之间的时长，所述第二时长为所述第一时刻和所述第四时刻之间的时长；
其中，码片的接收侧包括图像数据接收模块、视频预处理模块、图像处理模块，码片的发送侧包括图像显示处理模块、图像数据发送模块。
在一个可能的示例中，所述当前帧为第三帧，所述第三帧之前还包括第一帧和第二帧，且所述第一帧、所述第二帧和所述第三帧的处理周期为时间上由前往后的时序关系；所述图像显示处理模块在第一时刻向所述图像数据发送模块发送第一帧同步信号之前，所述方法还包括：
在针对所述第一帧的图像数据的预处理周期中，所述视频预处理模块通过IPI接口统计接收所述应用处理器在第六时刻和第五时刻之间的总行数LF，所述第六时刻为所述图像数据接收模块接收到所述应用处理器的第四帧同步信号的时间点，所述第四帧同步信号用于指示码片的接收侧按照所述接收侧图传控制时序开始接收并处理所述第一帧的图像数据；所述第五时刻为所述图像数据接收模块接收到所述应用处理器的第三帧同步信号所对应的时间节点，所述第三帧同步信号用于指示码片的接收侧按照所述接收侧图传控制时序接收并处理所述第二帧的图像数据；
确定码片接收单帧图像数据的时间为T_LF；
在针对所述第二帧的图像数据的预处理周期中，所述视频预处理模块确定所述第五时刻和第七时刻之间的行数LN，所述第七时刻为所述图像处理模块向所述图像显示处理模块发送第三帧同步信号的有效图像数据的时间节点；
确定码片接收到所述第三帧同步信号到所述图像显示处理模块真正接收数据的时长T_LN；
按照预设公式计算得到针对所述第三帧图像数据的进行处理的所述第一时刻。
在一个可能的示例中，所述预设公式为：
T2_3–T0_2=T_LF-（T_VSA_LCDC+T_VBP_LCDC-T_LN），
其中，T2_3为第一时刻，即所述图像显示处理模块向所述图像数据发送模块发送第一帧同步信号的时间点；T0_2为第五时刻，即所述图像数据接收模块接收到所述应用处理器的第三帧同步信号所对应的时间节点；T_LF为码片接收单帧图像数据的时间；T_VSA_LCDC、T_VBP_LCDC为所述图像显示处理模块在垂直方向的消隐参数，所述消隐指的是所述显示芯片隐藏显示，即所述图像显示处理模块从启动到经过（T_VSA_LCDC+T_VBP_LCDC）时间后才开始真正输出有效的图像数据，T_VSA_LCDC和T_VBP_LCDC的单位为所述图像显示处理模块传输一行图像数据的时间，T_VSA_LCDC根据VSA_LCDC确定，T_VBP_LCDC根据VBP_LCDC确定，VSA_LCDC、VBP_LCDC分别为所述图像显示处理模块的控制时序中的垂直同步像素行数和垂直后肩像素行数；T_LN为码片接收到所述第三帧同步信号到所述图像显示处理模块真正接收数据的时长；
其中，所述预设公式的推理过程包括如下步骤：
确定所述图像显示处理模块经过所述第二时刻真正收到有效数据的时间点为T0_3+T_LN；其中，T0_3为第二时刻，即码片的图像数据接收模块接收到的来自应用处理器的第二帧同步信号所对应的时间点；
确定所述图像显示处理模块经过所述第一时刻到真正发送有效数据的时间点为所述T2_3+（T_VSA_LCDC+T_VBP_LCDC）；
其中， 确定所述图像显示处理模块接收图像数据和发送图像数据的时序要保持一致的数学表达为如下目标公式：
T0_3+T_LN=T2_3+（T_VSA_LCDC+T_VBP_LCDC）；
确定T2_3=T0_3-（T_VSA_LCDC+T_VBP_LCDC-T_LN）；
又由于T0_3=T0_2+T_LF，因此T2_3=T0_2+T_LF-（T_VSA_LCDC+T_VBP_LCDC-T_LN），进一步变化关系式得到：T2_3-T0_2=T_LF-（T_VSA_LCDC+T_VBP_LCDC-T_LN）。
可见，在本示例中，基于图像显示处理模块接收图像数据和发送图像数据的时序要保持一致这一约束条件，使得码片的图像显示处理模块应用时输入图像数据和输出图像数据能够保持平衡。
在一个可能的示例中，所述第三时刻与所述第四时刻之间的间隔时长小与预设时长，预设时长为小于或等于LT的时长；
其中，所述LT为用于补偿所述图像显示处理模块的测量和计算误差的经验值；
可见，本示例中，通过LT补偿图像显示处理模块的测量和计算误差，从而避免第三时刻在所述第四时刻之后即图像显示处理模块发送图像数据在接收图像数据之前的异常情况出现，提高码片处理图像数据的稳定性。
在一个可能的示例中，所述预设公式为：
T2_3–T0_2=T_LF-（T_VSA_LCDC+T_VBP_LCDC-T_LN）+LT，
其中，T2_3为第一时刻，即所述图像显示处理模块向所述图像数据发送模块发送第一帧同步信号的时间点；T0_2为第五时刻，即所述图像数据接收模块接收到所述应用处理器的第三帧同步信号所对应的时间节点；T_LF为码片接收单帧图像数据的时间；T_VSA_LCDC、T_VBP_LCDC为所述图像显示处理模块在垂直方向的消隐参数，所述消隐指的是所述显示芯片隐藏显示，即所述图像显示处理模块从启动到经过（T_VSA_LCDC+T_VBP_LCDC）时间后才开始真正输出有效的图像数据，T_VSA_LCDC和T_VBP_LCDC的单位为所述图像显示处理模块传输一行图像数据的时间，T_VSA_LCDC根据VSA_LCDC确定，T_VBP_LCDC根据VBP_LCDC确定，VSA_LCDC、VBP_LCDC分别为所述图像显示处理模块的控制时序中的垂直同步像素行数和垂直后肩像素行数；T_LN为码片接收到所述第三帧同步信号到所述图像显示处理模块真正接收数据的时长；
根据T_LN、T_VSA_LCDC、T_VBP_LCDC、所述LT以及所述第二时刻确定所述第一时刻，所述第一时刻为在不考虑所述LT的情况下所述图像显示处理模块开始启动显示像素接口DPI并向所述图像数据发送模块发送所述第一帧同步信号的时间点，所述DPI为所述图像显示处理模块与所述图像数据发送模块之间的接口。
可见，本示例中，在码片的图像显示处理模块应用时输入图像数据和输出图像数据能够保持平衡的提前下引入LT参数，充分考虑到计算等误差，提高准确度。
在一个可能的示例中，LN<(VSA_LCDC+VBP_LCDC）。
在一个可能的示例中，T_LN等于V_blank与datapath delay的和，所述V_blank用于表征所述应用处理器发送的图像数据中多行图像数据在水平方向会被消隐的行图像数据的接收时段，所述V_blank等于接收端帧同步信号的长度（VSA_in）与接收端帧同步信号的后肩（VBP_in）的和，所述datapath delay用于表征所述图像数据接收模块接收图像数据的时间点到所述图像显示处理模块真正获取图像数据的时间点之间的间隔时长。
请参阅图3，图3是本申请实施例提供的视频模式码片数据流传输时序控制方法的时序图，如图3所示，图中，上侧时序图表示码片接收端（图像数据接收模块+视频预处理模块+图像处理模块）的控制时序，下侧时序图表示为码片发送端（图像显示处理模块+图像数据发送模块）的控制时序，
“VSA_LCDC”表示：LCDC控制时序中接收单帧图像数据的垂直同步像素行数；
“VBP_LCDC”表示：LCDC控制时序中接收单帧图像数据的垂直后肩像素行数；
“VFP_LCDC”表示：LCDC控制时序中垂直前肩像素的行数；
“LF”为一帧的总行数；
“LN”为码片接收到帧同步信号到图像显示处理模块真正接收图像数据的行数；
“V_blank + datapath delay ”等于T_LN，即码片接收到帧同步信号到图像显示处理模块真正接收到图像数据的间隔时长；其中，V_blank=VSA_in+VBP_in，VSA_in表示：码片接收端（图像数据接收模块+视频预处理模块+图像处理模块）控制时序中接收单帧图像数据的垂直同步像素的行数，VBP_in表示：码片接收端控制时序中接收单帧图像数据的垂直后肩像素的行数；“datapath delay ”为图像数据接收模块接收图像数据的时间点到图像显示处理模块真正获取图像数据的时间点之间的间隔时长。
该图例所表述的控制时序中，所述图像显示处理模块在第一时刻向所述图像数据发送模块发送第一帧同步信号，所述第一帧同步信号为当前帧的图像数据的帧同步信号，所述第一帧同步信号用于指示所述图像数据发送模块按照预设的发送侧图传控制时序接收并处理所述当前帧的图像数据，当前帧是指码片的图像数据接收模块在第二时刻所接收到的来自应用处理器的第二帧同步信号所对应的帧，所述第二帧同步信号用于指示码片的接收侧按照预设的接收侧图传控制时序开始接收并处理所述当前帧的图像数据；其中，所述第二时刻在所述第一时刻之后，且所述第二时刻与所述第一时刻之间的间隔时长用于使得第三时刻在第四时刻之前，所述第三时刻为码片的图像处理模块向所述图像显示处理模块发送当前帧的有效图像数据的时间节点，所述第四时刻为码片的图像显示处理模块向所述图像数据发送模块发送当前帧的有效图像数据的时间节点；且，第一时长小于第二时长，所述第一时长为所述第二时刻和所述第三时刻之间的时长，所述第二时长为所述第一时刻和所述第四时刻之间的时长。
在一个可能的示例中，所述图像数据接收模块从应用处理器接收的帧同步信号的间隔时长基本相等。
在一个可能的示例中，每帧从所述图像数据接收模块接收到帧同步信号的时间点到所述图像处理模块开始向图像显示处理模块发送的帧起始frame start信号的时间点即T0（对应T0_1、T0_2、T0_3…）到T1（对应T1_1、T1_2、T1_3…）的间隔时长基本相等。
本申请方案方便软件开发人员的升级维护和技术支持工程师、售前售后服务工程师在客户项目和服务过程中更好理解软件流程，并更快捷有效处理项目调试过程中遇到的问题。
上述主要从方法侧执行过程的角度对本申请实施例的方案进行了介绍。可以理解的是，桥接芯片为了实现上述功能，其包含了执行各个功能相应的硬件结构和/或软件模块。本领域技术人员应该很容易意识到，结合本文中所提供的实施例描述的各示例的单元及算法步骤，本申请能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
本申请实施提供的视频模式码片数据流传输时序控制装置，应用于终端设备的显示芯片系统，所述显示芯片系统包括应用处理器，码片和屏幕的显示芯片；所述码片包括图像数据接收模块，视频预处理模块，图像处理模块，图像显示处理模块和图像数据发送模块，所述图像数据接收模块连接所述视频预处理模块，所述视频预处理模块连接所述图像处理模块，所述图像处理模块连接所述图像显示处理模块，所述图像显示处理模块连接所述图像数据发送模块，所述应用处理器与所述图像数据接收模块通信连接，所述图像数据发送模块与所述显示芯片通信连接。
本申请实施例可以根据上述方法示例对码片进行功能单元的划分，例如，可以对应各个功能划分各个功能单元，也可以将两个或两个以上的功能集成在一个处理单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。需要说明的是，本申请实施例中对单元的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。
在采用对应各个功能模块的情况下，图4是本申请实施例提供的一种码片的功能单元构成图。如图4所示，该码片400可以包括：
发送单元401，用于控制所述图像显示处理模块在第一时刻向所述图像数据发送模块发送第一帧同步信号，所述第一帧同步信号为当前帧的图像数据的帧同步信号，所述第一帧同步信号用于指示所述图像数据发送模块按照预设的发送侧图传控制时序接收并处理所述当前帧的图像数据，当前帧是指码片的图像数据接收模块在第二时刻所接收到的来自应用处理器的第二帧同步信号所对应的帧，所述第二帧同步信号用于指示码片的接收侧按照预设的接收侧图传控制时序开始接收并处理所述当前帧的图像数据；其中，
所述第二时刻在所述第一时刻之后，且所述第二时刻与所述第一时刻之间的间隔时长用于使得第三时刻在第四时刻之前，所述第三时刻为码片的图像处理模块向所述图像显示处理模块发送当前帧的有效图像数据的时间节点，所述第四时刻为码片的图像显示处理模块向所述图像数据发送模块发送当前帧的有效图像数据的时间节点；
统计单元402，用于统计接收所述应用处理器在第六时刻和第五时刻之间的总行数LF，以及，所述视频预处理模块确定所述第五时刻和第七时刻之间的行数LN；其中，所述第六时刻为所述图像数据接收模块接收到所述应用处理器的第四帧同步信号的时间点，所述第四帧同步信号用于指示码片的接收侧按照所述接收侧图传控制时序开始接收并处理所述第一帧的图像数据；所述第五时刻为所述图像数据接收模块接收到所述应用处理器的第三帧同步信号所对应的时间节点，所述第三帧同步信号用于指示码片的接收侧按照所述接收侧图传控制时序接收并处理所述第二帧的图像数据；所述视频预处理模块确定所述第五时刻和第七时刻之间的行数LN，所述第七时刻为所述图像处理模块向所述图像显示处理模块发送第三帧同步信号的有效图像数据的时间节点。
在一个可能的示例中，所述当前帧为第三帧，所述第三帧之前还包括第一帧和第二帧，且所述第一帧、所述第二帧和所述第三帧的处理周期为时间上由前往后的时序关系；所述图像显示处理模块在第一时刻向所述图像数据发送模块发送第一帧同步信号之前，所述方法还包括：
在针对所述第一帧的图像数据的预处理周期中，所述视频预处理模块通过IPI接口统计接收所述应用处理器在第六时刻和第五时刻之间的总行数LF，所述第六时刻为所述图像数据接收模块接收到所述应用处理器的第四帧同步信号的时间点，所述第四帧同步信号用于指示码片的接收侧按照所述接收侧图传控制时序开始接收并处理所述第一帧的图像数据；所述第五时刻为所述图像数据接收模块接收到所述应用处理器的第三帧同步信号所对应的时间节点，所述第三帧同步信号用于指示码片的接收侧按照所述接收侧图传控制时序接收并处理所述第二帧的图像数据；
确定码片接收单帧图像数据的时间为T_LF；
在针对所述第二帧的图像数据的预处理周期中，所述视频预处理模块确定所述第五时刻和第七时刻之间的行数LN，所述第七时刻为所述图像处理模块向所述图像显示处理模块发送第三帧同步信号的有效图像数据的时间节点；
确定码片接收到所述第三帧同步信号到所述图像显示处理模块真正接收数据的时长T_LN；
按照预设公式计算得到针对所述第三帧图像数据的进行处理的所述第一时刻。
在一个可能的示例中，所述预设公式为：
T2_3–T0_2=T_LF-（T_VSA_LCDC+T_VBP_LCDC-T_LN），
其中，T2_3为第一时刻，即所述图像显示处理模块向所述图像数据发送模块发送第一帧同步信号的时间点；T0_2为第五时刻，即所述图像数据接收模块接收到所述应用处理器的第三帧同步信号所对应的时间节点；T_LF为码片接收单帧图像数据的时间；T_VSA_LCDC、T_VBP_LCDC为所述图像显示处理模块在垂直方向的消隐参数，所述消隐指的是所述显示芯片隐藏显示，即所述图像显示处理模块从启动到经过（T_VSA_LCDC+T_VBP_LCDC）时间后才开始真正输出有效的图像数据，T_VSA_LCDC和T_VBP_LCDC的单位为所述图像显示处理模块传输一行图像数据的时间，T_VSA_LCDC根据VSA_LCDC确定，T_VBP_LCDC根据VBP_LCDC确定，VSA_LCDC、VBP_LCDC分别为所述图像显示处理模块的控制时序中的垂直同步像素行数和垂直后肩像素行数；T_LN为码片接收到所述第三帧同步信号到所述图像显示处理模块真正接收数据的时长；
其中，所述预设公式的推理过程包括如下步骤：
确定所述图像显示处理模块经过所述第二时刻真正收到有效数据的时间点为T0_3+T_LN；其中，T0_3为第二时刻，即码片的图像数据接收模块接收到的来自应用处理器的第二帧同步信号所对应的时间点；
确定所述图像显示处理模块经过所述第一时刻到真正发送有效数据的时间点为所述T2_3+（T_VSA_LCDC+T_VBP_LCDC），其中，
确定所述图像显示处理模块接收图像数据和发送图像数据的时序要保持一致的数学表达为如下目标公式：
T0_3+T_LN=T2_3+（T_VSA_LCDC+T_VBP_LCDC）；
确定T2_3=T0_3-（T_VSA_LCDC+T_VBP_LCDC-T_LN）；
又由于T0_3=T0_2+T_LF，因此T2_3=T0_2+T_LF-（T_VSA_LCDC+T_VBP_LCDC-T_LN），进一步变化关系式得到：T2_3-T0_2=T_LF-（T_VSA_LCDC+T_VBP_LCDC-T_LN）。
可见，在本示例中，基于图像显示处理模块接收图像数据和发送图像数据的时序要保持一致这一约束条件，使得码片的图像显示处理模块应用时输入图像数据和输出图像数据能够保持平衡。
在一个可能的示例中，所述第三时刻与所述第四时刻之间的间隔时长小与预设时长，预设时长为小于或等于LT的时长；
其中，所述LT为用于补偿所述图像显示处理模块的测量和计算误差的经验值。
可见，本示例中，通过LT补偿图像显示处理模块的测量和计算误差，从而避免第三时刻在所述第四时刻之后即图像显示处理模块发送图像数据在接收图像数据之前的异常情况出现，提高码片处理图像数据的稳定性。
在一个可能的示例中，所述预设公式为：
T2_3–T0_2=T_LF-（T_VSA_LCDC+T_VBP_LCDC-T_LN）+LT，
其中，T2_3为第一时刻，即所述图像显示处理模块向所述图像数据发送模块发送第一帧同步信号的时间点；T0_2为第五时刻，即所述图像数据接收模块接收到所述应用处理器的第三帧同步信号所对应的时间节点；T_LF为码片接收单帧图像数据的时间；T_VSA_LCDC、T_VBP_LCDC为所述图像显示处理模块在垂直方向的消隐参数，所述消隐指的是所述显示芯片隐藏显示，即所述图像显示处理模块从启动到经过（T_VSA_LCDC+T_VBP_LCDC）时间后才开始真正输出有效的图像数据，T_VSA_LCDC和T_VBP_LCDC的单位为所述图像显示处理模块传输一行图像数据的时间，T_VSA_LCDC根据VSA_LCDC确定，T_VBP_LCDC根据VBP_LCDC确定，VSA_LCDC、VBP_LCDC分别为所述图像显示处理模块的控制时序中的垂直同步像素行数和垂直后肩像素行数；T_LN为码片接收到所述第三帧同步信号到所述图像显示处理模块真正接收数据的时长；
根据T_LN、T_VSA_LCDC、T_VBP_LCDC、所述LT以及所述第二时刻确定所述第一时刻，所述第一时刻为在不考虑所述LT的情况下所述图像显示处理模块开始启动显示像素接口DPI并向所述图像数据发送模块发送所述第一帧同步信号的时间点，所述DPI为所述图像显示处理模块与所述图像数据发送模块之间的接口。
可见，本示例中，在码片的图像显示处理模块应用时输入图像数据和输出图像数据能够保持平衡的提前下引入LT参数，充分考虑到计算等误差，提高准确度。
在一个可能的示例中，LN<(VSA_LCDC+VBP_LCDC）。
在一个可能的示例中，T_LN等于V_blank与datapath delay的和，所述V_blank用于表征所述应用处理器发送的图像数据中多行图像数据在水平方向会被消隐的行图像数据的接收时段，所述V_blank等于接收端帧同步信号的长度（VSA_in）与接收端帧同步信号的后肩（VBP_in）的和，所述datapath delay用于表征所述图像数据接收模块接收图像数据的时间点到所述图像显示处理模块真正获取图像数据的时间点之间的间隔时长。
本申请实施例还提供的一种终端设备，包括应用处理器、码片100和屏幕的显示芯片、存储器、通信接口，以及一个或多个程序，上述一个或多个程序被存储在上述存储器中，并且被配置由上述码片执行，上述程序包括用于执行如上述方法实施例中记载的任一方法的部分或全部的步骤指令。
应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
在本申请所提供的几个实施例中，应该理解到，所揭露的方法、装置和系统，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的；例如，上述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式；例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
上述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理包括，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，可轻易想到变化或替换，均可作各种更动与修改，包含上述不同功能、实施步骤的组合，包含软件和硬件的实施方式，均在本发明的保护范围。
Claims (10)
1.视频模式码片数据流传输时序控制方法，其特征在于，应用于终端设备的显示芯片系统，所述显示芯片系统包括应用处理器、码片和屏幕的显示芯片；所述码片包括图像数据接收模块，视频预处理模块，图像处理模块，图像显示处理模块和图像数据发送模块；所述图像数据接收模块连接所述视频预处理模块，所述视频预处理模块连接所述图像处理模块，所述图像处理模块连接所述图像显示处理模块，所述图像显示处理模块连接所述图像数据发送模块，所述应用处理器与所述图像数据接收模块通信连接，所述图像数据发送模块与所述显示芯片通信连接；所述方法包括：
所述图像显示处理模块在第一时刻向所述图像数据发送模块发送第一帧同步信号，所述第一帧同步信号为当前帧的图像数据的帧同步信号，所述第一帧同步信号用于指示所述图像数据发送模块按照预设的发送侧图传控制时序接收并处理所述当前帧的图像数据，当前帧是指码片的图像数据接收模块在第二时刻所接收到的来自所述应用处理器的第二帧同步信号所对应的帧，所述第二帧同步信号用于指示码片的接收侧按照预设的接收侧图传控制时序开始接收并处理所述当前帧的图像数据；其中，
所述第二时刻在所述第一时刻之后，且所述第二时刻与所述第一时刻之间的间隔时长用于使得第三时刻在第四时刻之前，所述第三时刻为码片的图像处理模块向所述图像显示处理模块发送当前帧的有效图像数据的时间节点，所述第四时刻为码片的图像显示处理模块向所述图像数据发送模块发送当前帧的有效图像数据的时间节点；
且，第一时长小于第二时长，所述第一时长为所述第二时刻和所述第三时刻之间的时长，所述第二时长为所述第一时刻和所述第四时刻之间的时长。
2.根据权利要求1所述的方法，其特征在于，所述当前帧为第三帧，所述第三帧之前还包括第一帧和第二帧，且所述第一帧、所述第二帧和所述第三帧的处理周期为时间上由前往后的时序关系；所述图像显示处理模块在第一时刻向所述图像数据发送模块发送第一帧同步信号之前，所述方法还包括：
在针对所述第一帧的图像数据的预处理周期中，所述视频预处理模块通过IPI接口统计接收所述应用处理器在第六时刻和第五时刻之间的总行数LF，所述第六时刻为所述图像数据接收模块接收到所述应用处理器的第四帧同步信号的时间点，所述第四帧同步信号用于指示码片的接收侧按照所述接收侧图传控制时序开始接收并处理所述第一帧的图像数据；所述第五时刻为所述图像数据接收模块接收到所述应用处理器的第三帧同步信号所对应的时间节点，所述第三帧同步信号用于指示码片的接收侧按照所述接收侧图传控制时序接收并处理所述第二帧的图像数据；
确定码片接收单帧图像数据的时间为T_LF；
在针对所述第二帧的图像数据的预处理周期中，所述视频预处理模块确定所述第五时刻和第七时刻之间的行数LN，所述第七时刻为所述图像处理模块向所述图像显示处理模块发送第三帧同步信号的有效图像数据的时间节点；
确定码片接收到所述第三帧同步信号到所述图像显示处理模块真正接收数据的时长T_LN；
按照预设公式计算得到针对所述第三帧图像数据的进行处理的所述第一时刻。
3.根据权利要求2所述的方法，其特征在于，所述预设公式为：
T2_3–T0_2=T_LF-（T_VSA_LCDC+T_VBP_LCDC-T_LN），
其中，T2_3为第一时刻，即所述图像显示处理模块向所述图像数据发送模块发送第一帧同步信号的时间点；T0_2为第五时刻，即所述图像数据接收模块接收到所述应用处理器的第三帧同步信号所对应的时间节点；T_LF为码片接收单帧图像数据的时间；T_VSA_LCDC、T_VBP_LCDC为所述图像显示处理模块在垂直方向的消隐参数，所述消隐指的是所述显示芯片隐藏显示，即所述图像显示处理模块从启动到经过（T_VSA_LCDC+T_VBP_LCDC）时间后才开始真正输出有效的图像数据，T_VSA_LCDC和T_VBP_LCDC的单位为所述图像显示处理模块传输一行图像数据的时间，T_VSA_LCDC根据VSA_LCDC确定，T_VBP_LCDC根据VBP_LCDC确定，VSA_LCDC、VBP_LCDC分别为所述图像显示处理模块的控制时序中的垂直同步像素行数和垂直后肩像素行数；T_LN为码片接收到所述第三帧同步信号到所述图像显示处理模块真正接收数据的时长；
所述预设公式的推理过程包括如下步骤：
确定所述图像显示处理模块经过所述第二时刻真正收到有效数据的时间点为T0_3+T_LN；其中，T0_3为第二时刻，即码片的图像数据接收模块接收到的来自所述应用处理器的第二帧同步信号所对应的时间点；
确定所述图像显示处理模块经过所述第一时刻到真正发送有效数据的时间点为所述T2_3+（T_VSA_LCDC+T_VBP_LCDC），其中，
确定所述图像显示处理模块接收图像数据和发送图像数据的时序要保持一致的数学表达为如下目标公式：
T0_3+T_LN=T2_3+（T_VSA_LCDC+T_VBP_LCDC）；
确定T2_3=T0_3-（T_VSA_LCDC+T_VBP_LCDC-T_LN）；
又由于T0_3=T0_2+T_LF，因此T2_3=T0_2+T_LF-（T_VSA_LCDC+T_VBP_LCDC-T_LN），进一步变化关系式得到：T2_3-T0_2=T_LF-（T_VSA_LCDC+T_VBP_LCDC-T_LN）。
4.根据权利要求2所述的方法，其特征在于，所述第三时刻与所述第四时刻之间的间隔时长小与预设时长，预设时长为小于或等于LT的时长；
其中，所述LT为用于补偿所述图像显示处理模块的测量和计算误差的经验值。
5.根据权利要求4所述的方法，其特征在于，所述预设公式为：
T2_3–T0_2=T_LF-（T_VSA_LCDC+T_VBP_LCDC-T_LN）+LT，
其中，T2_3为第一时刻，即所述图像显示处理模块向所述图像数据发送模块发送第一帧同步信号的时间点；T0_2为第五时刻，即所述图像数据接收模块接收到所述应用处理器的第三帧同步信号所对应的时间节点；T_LF为码片接收单帧图像数据的时间；T_VSA_LCDC、T_VBP_LCDC为所述图像显示处理模块在垂直方向的消隐参数，所述消隐指的是所述显示芯片隐藏显示，即所述图像显示处理模块从启动到经过（T_VSA_LCDC+T_VBP_LCDC）时间后才开始真正输出有效的图像数据，T_VSA_LCDC和T_VBP_LCDC的单位为所述图像显示处理模块传输一行图像数据的时间，T_VSA_LCDC根据VSA_LCDC确定，T_VBP_LCDC根据VBP_LCDC确定，VSA_LCDC、VBP_LCDC分别为所述图像显示处理模块的控制时序中的垂直同步像素行数和垂直后肩像素行数；T_LN为码片接收到所述第三帧同步信号到所述图像显示处理模块真正接收数据的时长；
根据T_LN、T_VSA_LCDC、T_VBP_LCDC、所述LT以及所述第二时刻确定所述第一时刻，所述第一时刻为在不考虑所述LT的情况下所述图像显示处理模块开始启动显示像素接口DPI并向所述图像数据发送模块发送所述第一帧同步信号的时间点，所述DPI为所述图像显示处理模块与所述图像数据发送模块之间的接口。
6.根据权利要求3或5所述的方法，其特征在于，LN<(VSA_LCDC+VBP_LCDC）。
7.根据权利要求6所述的方法，其特征在于，T_LN等于V_blank与datapath delay的和，所述V_blank用于表征所述应用处理器发送的图像数据中多行图像数据在水平方向会被消隐的行图像数据的接收时段，所述V_blank等于接收端帧同步信号的长度（VSA_in）与接收端帧同步信号的后肩（VBP_in）的和，所述datapath delay用于表征所述图像数据接收模块接收图像数据的时间点到所述图像显示处理模块真正获取图像数据的时间点之间的间隔时长。
8.一种终端设备的显示芯片系统，其特征在于，包括应用处理器、码片和屏幕的显示芯片；所述码片，包括图像数据接收模块，视频预处理模块，图像处理模块，图像显示处理模块和图像数据发送模块，所述图像数据接收模块连接所述视频预处理模块，所述视频预处理模块连接所述图像处理模块，所述图像处理模块连接所述图像显示处理模块，所述图像显示处理模块连接所述图像数据发送模块，所述应用处理器与所述图像数据接收模块通信连接，所述图像数据发送模块与所述显示芯片通信连接；其中，
所述图像显示处理模块，用于在第一时刻向所述图像数据发送模块发送第一帧同步信号，所述第一帧同步信号为当前帧的图像数据的帧同步信号，所述第一帧同步信号用于指示所述图像数据发送模块按照预设的发送侧图传控制时序接收并处理所述当前帧的图像数据，当前帧是指码片的图像数据接收模块在第二时刻所接收到的来自所述应用处理器的第二帧同步信号所对应的帧，所述第二帧同步信号用于指示码片的接收侧按照预设的接收侧图传控制时序开始接收并处理所述当前帧的图像数据；其中，
所述第二时刻在所述第一时刻之后，且所述第二时刻与所述第一时刻之间的间隔时长用于使得第三时刻在第四时刻之前，所述第三时刻为码片的图像处理模块向所述图像显示处理模块发送当前帧的有效图像数据的时间节点，所述第四时刻为码片的图像显示处理模块向所述图像数据发送模块发送当前帧的有效图像数据的时间节点。
9.视频模式码片数据流传输时序控制装置，其特征在于，应用于终端设备的显示芯片系统，所述显示芯片系统包括应用处理器，码片和屏幕的显示芯片；所述码片包括图像数据接收模块，视频预处理模块，图像处理模块，图像显示处理模块和图像数据发送模块，所述图像数据接收模块连接所述视频预处理模块，所述视频预处理模块连接所述图像处理模块，所述图像处理模块连接所述图像显示处理模块，所述图像显示处理模块连接所述图像数据发送模块，所述应用处理器与所述图像数据接收模块通信连接，所述图像数据发送模块与所述显示芯片通信连接；所述装置包括：
发送单元，用于控制所述图像显示处理模块在第一时刻向所述图像数据发送模块发送第一帧同步信号，所述第一帧同步信号为当前帧的图像数据的帧同步信号，所述第一帧同步信号用于指示所述图像数据发送模块按照预设的发送侧图传控制时序接收并处理所述当前帧的图像数据，当前帧是指码片的图像数据接收模块在第二时刻所接收到的来自所述应用处理器的第二帧同步信号所对应的帧，所述第二帧同步信号用于指示码片的接收侧按照预设的接收侧图传控制时序开始接收并处理所述当前帧的图像数据；其中，
所述第二时刻在所述第一时刻之后，且所述第二时刻与所述第一时刻之间的间隔时长用于使得第三时刻在第四时刻之前，所述第三时刻为码片的图像处理模块向所述图像显示处理模块发送当前帧的有效图像数据的时间节点，所述第四时刻为码片的图像显示处理模块向所述图像数据发送模块发送当前帧的有效图像数据的时间节点；
统计单元，用于在针对所述第一帧的图像数据的预处理周期中，所述视频预处理模块通过IPI接口统计接收所述应用处理器在第六时刻和第五时刻之间的总行数LF，以及，在针对所述第二帧的图像数据的预处理周期中，所述视频预处理模块确定所述第五时刻和第七时刻之间的行数LN；
其中，所述第六时刻为所述图像数据接收模块接收到所述应用处理器的第四帧同步信号的时间点，所述第四帧同步信号用于指示码片的接收侧按照所述接收侧图传控制时序开始接收并处理所述第一帧的图像数据；所述第五时刻为所述图像数据接收模块接收到所述应用处理器的第三帧同步信号所对应的时间节点，所述第三帧同步信号用于指示码片的接收侧按照所述接收侧图传控制时序接收并处理所述第二帧的图像数据；所述第七时刻为所述图像处理模块向所述图像显示处理模块发送第三帧同步信号的有效图像数据的时间节点。
10.一种终端设备，其特征在于，包括应用处理器、码片和屏幕的显示芯片、存储器、通信接口，以及一个或多个程序，所述一个或多个程序被存储在所述存储器中，并且被配置由所述码片执行，所述程序包括用于执行如权利要求1-7任一项所述的方法中的步骤的指令。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310321855.3A CN116055779B (zh) | 2023-03-29 | 2023-03-29 | 视频模式码片数据流传输时序控制方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310321855.3A CN116055779B (zh) | 2023-03-29 | 2023-03-29 | 视频模式码片数据流传输时序控制方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116055779A true CN116055779A (zh) | 2023-05-02 |
| CN116055779B CN116055779B (zh) | 2024-03-19 |
Family
ID=86118430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310321855.3A Active CN116055779B (zh) | 2023-03-29 | 2023-03-29 | 视频模式码片数据流传输时序控制方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116055779B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116320248A (zh) * | 2023-05-18 | 2023-06-23 | 深圳曦华科技有限公司 | 存储芯片共享系统、方法、相关装置及存储介质 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115831032A (zh) * | 2023-02-20 | 2023-03-21 | 深圳曦华科技有限公司 | 芯片温漂处理方法及装置 |
| CN115834793A (zh) * | 2023-02-16 | 2023-03-21 | 深圳曦华科技有限公司 | 视频模式下的图像数据传输控制方法 |
-
2023
- 2023-03-29 CN CN202310321855.3A patent/CN116055779B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115834793A (zh) * | 2023-02-16 | 2023-03-21 | 深圳曦华科技有限公司 | 视频模式下的图像数据传输控制方法 |
| CN115831032A (zh) * | 2023-02-20 | 2023-03-21 | 深圳曦华科技有限公司 | 芯片温漂处理方法及装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116320248A (zh) * | 2023-05-18 | 2023-06-23 | 深圳曦华科技有限公司 | 存储芯片共享系统、方法、相关装置及存储介质 |
| CN116320248B (zh) * | 2023-05-18 | 2023-08-29 | 深圳曦华科技有限公司 | 存储芯片共享系统、方法、相关装置及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116055779B (zh) | 2024-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10613812B2 (en) | System, control apparatus and control method for distributed video display | |
| CN115834793B (zh) | 视频模式下的图像数据传输控制方法 | |
| US6831648B2 (en) | Synchronized image display and buffer swapping in a multiple display environment | |
| US7634604B2 (en) | Systems for generating synchronized events and images | |
| JP6401716B2 (ja) | スプライススクリーンの立体表示の同期信号処理方法及び装置、スプライススクリーン | |
| US10453424B2 (en) | Method and apparatus for controlling a display comprising two or more panels | |
| CN116055779B (zh) | 视频模式码片数据流传输时序控制方法及装置 | |
| US20010036193A1 (en) | Signal transmission device and method | |
| US10742955B2 (en) | Correlation of video stream frame timestamps based on a system clock | |
| US20080239074A1 (en) | Remote display method and system for a monitor apparatus | |
| CN115831032B (zh) | 芯片温漂处理方法及装置 | |
| US20040239677A1 (en) | Synchronization of image frame update | |
| US20020118199A1 (en) | Swap buffer synchronization in a distributed rendering system | |
| CN105264885A (zh) | 信号输出装置、信号输出方法以及图像显示装置 | |
| CN112073760B (zh) | 显示系统及其时钟同步方法、装置、设备 | |
| KR20070079261A (ko) | 신호처리 방법과 신호처리 장치 | |
| US7844765B2 (en) | KVM switch and method for controlling the same | |
| US6791551B2 (en) | Synchronization of vertical retrace for multiple participating graphics computers | |
| US20110242411A1 (en) | Method And System For Minimizing Signals For Video Data Communication | |
| CN115691391A (zh) | 一种显示数据处理方法、装置、电子设备及存储介质 | |
| CN113286098B (zh) | 图像处理方法和图像拼接设备 | |
| JP2004165772A (ja) | ビデオ信号伝送装置 | |
| CN103186248A (zh) | 远程管理系统及其远程管理方法 | |
| CN113119866A (zh) | 一种基于流媒体的后视镜显示方法及显示装置 | |
| CN113489745B (zh) | 视频数据发送方法、装置、设备和存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |