CN116192319A - 触控与显示驱动器集成tddi帧同步更新方法、装置及设备 - Google Patents
触控与显示驱动器集成tddi帧同步更新方法、装置及设备 Download PDFInfo
- Publication number
- CN116192319A CN116192319A CN202310188164.0A CN202310188164A CN116192319A CN 116192319 A CN116192319 A CN 116192319A CN 202310188164 A CN202310188164 A CN 202310188164A CN 116192319 A CN116192319 A CN 116192319A
- Authority
- CN
- China
- Prior art keywords
- synchronization signal
- frame synchronization
- vsync
- video
- signal vsync
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本公开提出一种触控与显示驱动器集成TDDI帧同步更新方法、装置及设备,其中,方法包括:确定输入帧同步信号Vsync_in;根据所述输入帧同步信号Vsync_in生成系统帧同步信号Vsync_sys;将所述系统帧同步信号Vsync_sys应用至所述TDDI的各个功能模块,以进行帧同步。由此,将Vsync_in进行延迟,以生成Vsync_sys,进而将系统帧同步信号Vsync_sys应用于TDDI芯片的各个功能模块中,从而可以避免在当前帧视频的Vsync_in信号开始时使用视频属性设置指令,但上一帧视频的DE_out信号未传输完成,而导致的命令使用错误,从而保证了在同一帧视频中命令的准确使用,进而保证了视频的正常显示。
Description
技术领域
本公开涉及显示技术领域,尤其涉及一种触控与显示驱动器集成(Touch andDisplay Driver Integration,TDDI)帧同步更新方法、装置及设备。
背景技术
视频信号由行同步(Horizontal synchronization,Hsync)信号和帧同步(vertical synchronization,Vsync)信号组成。Vsync信号是分离视频帧的信号,Hsync信号是视频帧之间的行同步信号。如果在视频帧输入传输时段接收到视频属性设置命令(比如改变颜色的命令、改变显示速度的命令或改变显示格式的命令等),并立即进行视频属性设置,则可能会中断一帧,在严重的情况下,可能失去同步,并且可能分割或破坏要显示的图像。
相关技术中,可以先将接收到的视频属性设置命令进行存储,之后在下一帧视频开始时,将视频属性设置命令传送至系统。但是当改变视频的属性设置时,输出的Hsync信号会有延迟,随着图像处理功能变得越来越复杂,输出信号的延时就越大。当在下一帧视频的Vsync信号输入时,执行视频属性设置命令,但上一帧视频的输出的Hsync信号的结束部分在下一帧视频的Vsync信号输入之后,则会出现命令应用错误,进而出现故障或错误操作等问题。
发明内容
本公开旨在至少在一定程度上解决相关技术中的技术问题之一。
本公开提出一种触控与显示驱动器集成TDDI帧同步更新方法、装置及终端。具体方案如下:
本公开第一方面实施例提出了一种触控与显示驱动器集成TDDI帧同步更新方法,包括:
确定输入帧同步信号Vsync_in;
根据所述输入帧同步信号Vsync_in生成系统帧同步信号Vsync_sys;
将所述系统帧同步信号Vsync_sys应用至所述TDDI的各个功能模块,以进行帧同步。
本公开第二方面实施例提出了一种触控与显示驱动器集成TDDI帧同步更新装置,该装置包括:
确定模块,用于确定输入帧同步信号Vsync_in;
生成模块,用于根据所述输入帧同步信号Vsync_in生成所述系统帧同步信号Vsync_sys;
帧同步模块,用于将所述系统帧同步信号Vsync_sys应用至所述TDDI的各个功能模块,以进行帧同步。
本公开第三方面实施例提出了一种终端,包括如第二方面实施例所示的触控与显示驱动器集成TDDI帧同步更新装置。
本公开实施例的触控与显示驱动器集成TDDI帧同步更新方法、装置及设备,存在如下有益效果:
本公开中,先确定输入帧同步信号Vsync_in,之后根据输入帧同步信号Vsync_in生成系统帧同步信号Vsync_sys,最后将系统帧同步信号Vsync_sys应用至TDDI的各个功能模块,以进行帧同步。由此,将Vsync_in进行延迟,以生成Vsync_sys,进而将系统帧同步信号Vsync_sys应用于TDDI芯片的各个功能模块中,从而可以避免在当前帧视频的Vsync_in信号开始时使用视频属性设置指令,但上一帧视频的DE_out信号未传输完成,而导致的命令使用错误,从而保证了在同一帧视频中命令的准确使用,进而保证了视频的正常显示。
应当理解,本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征,也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
本公开上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解,其中:
图1示出了一种视频信号的时序图;
图2示出了一种视频属性设置命令的应用示意图;
图3示出了一种对视频进行属性设置之后输出的行同步信号的时序图;
图4示出了一种Long-H模式下触摸使能信号的时序图;
图5示出了的一种应用视频属性设置命令的时序图;
图6为本公开实施例所提供的一种触控与显示驱动器集成TDDI帧同步更新方法的流程示意图;
图7为本公开一实施例提供的一种TDDI芯片应用了Vsync_sys后各信号的时序图;
图8为本公开实施例所提供的另一种触控与显示驱动器集成TDDI帧同步更新方法的流程示意图。
图9为本公开一实施例提供的一种系统帧同步信号Vsync_sys的应用示意图;
图10为本公开实施例所提供的另一种触控与显示驱动器集成TDDI帧同步更新方法的流程示意图。
图11为本公开一实施例提供的一种应用系统帧同步信号前后触摸检测时间的对比示意图;
图12为本公开实施例提供的一种触控与显示驱动器集成TDDI帧同步更新装置的结构示意图。
具体实施方式
下面详细描述本公开的实施例,实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本公开,而不能理解为对本公开的限制。
为了方便理解,下面首先对本公开中涉及的专业术语进行解释说明。
触控与显示驱动器集成(Touch and Display Driver Integration,TDDI),是把触控芯片与显示芯片整合进单一芯片中,而智能手机的触控和显示功能一般都由两块芯片独立控制。TDDI带来的是一种统一的系统架构,原有的系统架构因为显示与触控芯片是分离的,这可能会导致一些显示噪声的存在,而TDDI由于实现了统一的控制,在噪声的管理方面会有更好的效果。
其中,TDDI芯片中可以包括缩放Scaler模块、画质改善模块、存储器控制模块、及触摸使能模块等。缩放Scaler模块,可以用于改变视频帧图像的大小,比如,放大视频帧图像的尺寸,缩小视频帧图像的尺寸。画质改善模块,可以用于改变视频帧的图像质量,比如,提高视频帧图像的质量,降低视频帧图像的质量。存储器控制模块,可以用于对行同步信号进行存储,并输出触摸使能信号。触摸使能模块,可以用于在触摸检测时间获取触摸屏中的触摸数据。
帧同步(vertical synchronization,Vsync)信号,也称为垂直同步信号,是一种用于指示前一图像帧的扫描结束,下一图像帧的扫描开始的信号。该信号的频率值,与帧显示时长(frame display time,FDT)有关。
行同步(Horizontal synchronization,Hsync)信号,也称为水平同步信号,是视频帧之间的行同步信号。Hsync信号的作用是选择出液晶面板上有效行信号区间。
数据使能信号(Data Enable,DE)用于表示数据的有效性,当DE信号为高电平时,RGB信号线表示的数据有效。
视频属性设置命令,可以为用于对视频的属性进行设置的命令,包括改变图像质量的命令,改变图像大小的命令、改变显示格式的命令等。
图1示出了一种视频信号的时序图;如图1所示,输入帧同步信号Vsync_in中的每个下降沿用于分离视频帧的信号,是每帧视频的开始信号,输入行同步信号DE_in信号中的每个高电平为每帧视频中每行数据对应的行同步信号。
图2示出了一种视频属性设置命令的应用示意图;如图2所示,若在对当前帧视频信号进行的传输过程中,接收到视频属性设置命令,并不立即执行,而是先存储至内部存储器,之后在下一帧视频的开始时刻,将视频属性设置命令应用至TDDI芯片中的各个模块(比如,缩放Scaler模块、画质改善模块和存储器控制模块)中。
图3示出了一种对视频进行属性设置之后输出的行同步信号的时序图。如图3所示,如果对视频进行缩放功能设置,则输出的缩放行同步信号DE_scaler与输入行同步信号DE_in信号相比存在1行的延迟,而如果在对视频进行缩放功能设置的基础上,再对视频进行图像质量的改善,则输出的质量行同步信号DE_quality与缩放行同步信号DE_scaler相比,存在额外的2行延迟。
Long-H模式是一种通过改变输入行同步信号DE_in中高电平的输出频率,来增加一帧视频传输过程中的触摸感测时间,进而提高触摸性能的方法。
图4示出了一种Long-H模式下触摸使能信号的时序图。如图4所示,在Long-H模式下,可以先将DE_in信号存储在内部存储器中,之后快速输出几个高电平,空闲一段时间之后再快速输出几个高电平,得到DE_out信号,从而在DE_out信号输出的过程中存在较长的低电平。由于DE_out信号和触摸使能信号Touch_EN的电平相反(即DE_out信号为高电平、Touch_EN为低电平;DE_out信号为低电平,Touch_EN为高电平),从而触摸使能信号Touch_EN在行同步信号的传输过程中可以存在较长的高电平,进而可以在每个视频信号的传输过程中有较多的触摸检测时间。
其中,DE_out信号可以为在Long-H模式下对视频进行属性设置(比如,改变尺寸、改变质量等)后输出的信号,或者也可以为在Long-H模式下没有对视频进行属性设置后输出的信号。本公开对此不做限定。
图5示出了一种应用视频属性设置命令的时序图,如图5所示,在用于改进触摸处理的Long-H模式中,如果对DE_in信号表征的当前帧依次进行缩放、画质改变、及Long-H模式,且最后的输出行同步信号DE_out信号的结束时刻在下一帧视频的Vsync_in信号的开始时刻之后,若在信号的传输过程中接收到视频属性设置命令,并在下一帧视频的Vsync_in信号的开始时刻应用视频属性设置命令,则在下一帧视频的Vsync_in信号的开始时刻之后产生的DE_out信号可能被处理为下一帧视频所采用的视频属性设置命令,导致视频属性设置命令应用错误,进而可能会出现故障或错误操作等问题。
同理,若DE_scaler信号、或者DE_quality信号的传输结束时刻在下一帧视频的Vsync_in信号的开始时刻之后,则在下一帧视频的Vsync_in信号之后产生的DE_scaler信号、或者DE_quality信号,也可能被处理为下一帧视频所采用的视频属性设置命令,导致视频属性设置命令应用错误,进而可能会出现故障或错误操作等问题。
为了解决上述问题,本公开提出了一种触控与显示驱动器集成TDDI帧同步更新方法。本方案中,可以根据输入帧同步信号Vsync_in生成系统帧同步信号Vsync_sys,进而将系统帧同步信号Vsync_sys应用在TDDI芯片的各个功能模块中,从而可以避免在当前帧视频的Vsync_in信号开始时使用视频属性设置指令,但上一帧视频的DE_out信号未传输完成,而导致的命令使用错误,从而保证了在同一帧视频中命令的准确使用,进而保证了视频的正常显示。
下面参考附图描述本公开实施例的触控与显示驱动器集成TDDI帧同步更新方法、装置及设备。
图6为本公开实施例所提供的一种触控与显示驱动器集成TDDI帧同步更新方法的流程示意图。
其中,需要说明的是,本实施例的触控与显示驱动器集成TDDI帧同步更新方法的执行主体为触控与显示驱动器集成TDDI帧同步更新方法装置,该装置可以由软件和/或硬件的方式实现,该装置可以配置在设备中,设备可以包括但不限于终端(比如手机,掌上电脑)等。
如图6所示,该触控与显示驱动器集成TDDI帧同步更新方法可包括如下步骤:
步骤601,确定输入帧同步信号Vsync_in。
其中,输入帧同步信号Vsync_in可以为,应用处理器(Application Processor,AP)对获取的视频信号进行解析得到的。可选的,对视频信号进行解析还可以得到输入行同步信号DE_in。
步骤602,根据输入帧同步信号Vsync_in生成系统帧同步信号Vsync_sys。
其中,系统帧同步信号Vsync_sys,可以为对输入帧同步信号Vsync_in中每帧视频的开始时间进行延迟后得到的信号。
需要说明的是,生成的第i帧的系统帧同步信号Vsync_sys的开始时间需在第i-1帧的全部信号输出结束之后,从而可以避免将第i帧中的视频属性设置命令,应用在第i-1帧未传输结束的信号中,出现视频属性设置命令应用错误,进而出现故障或错误操作等问题。
且生成的第i帧的系统帧同步信号Vsync_sys的开始时间需在第i帧的第一个输入行同步信号DE_in信号之前,从而可以保证在第i帧视频开始之前,可以将视频属性设置命令应用于TDDI的各个功能模块。
可选的,可以在视频信号传输的过程中接收到视频属性设置命令的情况下,根据输入帧同步信号Vsync_in生成系统帧同步信号Vsync_sys。若在视频信号传输的过程中没有接收到视频属性设置命令的情况下,也可以根据输入帧同步信号Vsync_in生成系统帧同步信号Vsync_sys。即可以在视频信号开始传输的时刻(即第一帧视频信号的开始时刻),就根据输入帧同步信号Vsync_in生成系统帧同步信号Vsync_sys。本公开对此不做限定。
比如,若在第i帧的视频信号传输的过程中接收到视频属性设置命令,则可以根据第i+1帧及之后所有帧的输入帧同步信号Vsync_in生成第i+1帧及之后所有帧的系统帧同步信号Vsync_sys。
本公开实施例中,在生成系统帧同步信号之后,系统帧同步信号中每帧视频的时长相同。
步骤603,将系统帧同步信号Vsync_sys应用至TDDI的各个功能模块,以进行帧同步。
可以理解的是,将系统帧同步信号Vsync_sys应用至TDDI的各个功能模块,从而各个功能模块可以以系统帧同步信号Vsync_sys为基准,开始下一个视频帧的传输。若在系统帧同步信号Vsync_sys中视频帧的开始时刻应用了视频属性设置命令,则各个功能模块可以根据视频属性设置命令对自身的函数进行更改,以使后续的视频帧的属性与视频属性设置命令中指示的属性相同。
可选的,TDDI的各个功能模块包括相互串联的缩放Scaler模块、画质改善模块和存储器控制模块。
本公开中,对TDDI芯片中的缩放Scaler模块、画质改善模块和存储器控制的串联顺序不做限定。
图7为本公开一实施例提供的一种TDDI芯片应用了Vsync_sys后各信号的时序图。如图7所示,在第i帧视频的开始时刻之后接收到了视频属性设置命令,且Vsync_in信号中的第i+1帧的开始时刻在第i帧的DE_Long_H信号的传输结束时刻之前,若以Vsync_in信号中的第i+1帧的开始时刻为基准,执行视频属性设置命令,并进入i+1帧的DE_in信号的传输,则在第i帧视频的DE_Long_H信号未传输完成的部分,就会执行第i+1帧视频中的视频属性设置命令,从而导致命令使用错误。
但是,Vsync_sys信号中第i+1帧的开始时刻在Vsync_in信号中的第i+1帧的开始时刻之后,若以Vsync_sys信号中第i+1帧的开始时刻为基准,执行视频属性设置命令,并进入第i+1帧的DE_in信号的传输,则第i帧视频的DE_Long_H、DE_Scaler、DE_quality等信号会在第i+1帧视频的开始时刻之前传输完成,从而可以避免出现命令使用错误。
本公开中,先确定输入帧同步信号Vsync_in,之后根据输入帧同步信号Vsync_in生成系统帧同步信号Vsync_sys,最后将系统帧同步信号Vsync_sys应用至TDDI的各个功能模块,以进行帧同步。由此,将Vsync_in进行延迟,以生成Vsync_sys,进而将系统帧同步信号Vsync_sys应用于TDDI芯片的各个功能模块中,从而可以避免在当前帧视频的Vsync_in信号开始时使用视频属性设置指令,但上一帧视频的DE_out信号未传输完成,而导致的命令使用错误,从而保证了在同一帧视频中命令的准确使用,进而保证了视频的正常显示。
图8为本公开实施例所提供的另一种触控与显示驱动器集成TDDI帧同步更新方法的流程示意图。
如图8所示,该触控与显示驱动器集成TDDI帧同步更新方法可包括如下步骤:
步骤801,确定输入帧同步信号Vsync_in。
步骤802,确定第一延时时间。
其中,第一延时时间是指输入帧同步信号Vsync_in与系统帧同步信号Vsync_sys之间的时间间隔,即Vsync_sys信号与Vsync_in信号之间的延迟。
可选的,第一延时时间可以根据第i帧的输入帧同步信号Vsync_in与第i帧的第一个DE_in信号之间的间隔时间生成。
可选的,第一延时时间还可以为根据经验设置的,只需保证延迟后的Vsync_sys的开始时刻在第一个DE_in信号的开始时刻之前即可。本公开对此不做限定。
步骤803,根据输入帧同步信号Vsync_in和第一延时时间生成系统帧同步信号Vsync_sys。
由此,在确定了第一延时时间之后,即可在输入帧同步信号Vsync_in的基础上延迟对应的第一延时时间,得到系统帧同步信号Vsync_sys。
步骤804,将系统帧同步信号Vsync_sys应用至TDDI的各个功能模块,以进行帧同步。
步骤805,在接收到视频属性设置命令的情况下,确定视频属性设置命令对应的第二延时时间。
其中,视频属性设置命令可以包括改变图像质量的命令,改变图像大小的命令、改变显示格式的命令等中的一种或多种。本公开对此不做限定。
可选的,不同类型的视频属性设置,对应的延时时间可以不同,也可以相同。本公开对此不做限定。
举例来说,改变图像大小的设置对应的延时时间为1个时钟,改变图像质量的设置对应的延时时间为2个时钟。若接收到的视频属性设置命令中只包含改变图像质量的命令,则对应的第二延时时间为2个时钟,若接收到的视频属性设置命令中只包含改变图像大小的命令,则对应的第二延时时间为1个时钟。若接收到的视频属性设置命令中包含改变图像大小的命令及改变图像质量的命令,则对应的第二延时时间为3个时钟。
步骤806,根据第二延时时间及输入行同步信号DE_in,生成输出行同步信号DE_out。
本公开实施例中,在确定了第二延时时间之后,即可以根据第二延时时间对输入行同步信号DE_in进行延迟,以获取输出行同步信号DE_out。
若在long-H模式下,在基于第二延时时间对输入行同步信号DE_in进行延迟之后,还需要进一步对延迟后的DE_in信号中的高电平之间的时间间隔进行调整,以获取输出行同步信号DE_out。
图9为本公开一实施例提供的一种系统帧同步信号Vsync_sys的应用示意图,如图9所示,缩放Scaler模块、画质改善模块和存储器控制模块串联,存储器控制模块与触摸使能模块连接,通过移动行业处理器接口(Mobile industry processor interface,MIPI)接收的输入帧同步信号Vsync_in、输入行同步信号DE_in及系统帧同步信号Vsync_sys分别被传输至TDDI芯片中的缩放Scaler模块、画质改善模块和存储器控制模块中。
另外,存储器控制模块还可以根据输出行同步信号DE_out,生成触摸使能信号Touch_EN,并将Touch_EN信号传输给触摸使能模块,以使触摸使能模块可以根据触摸使能信号Touch_EN进行触摸检测。
本公开中,先确定输入帧同步信号Vsync_in,之后确定第一延时时间,进而根据输入帧同步信号Vsync_in和第一延时时间生成系统帧同步信号Vsync_sys,并将系统帧同步信号Vsync_sys应用至TDDI的各个功能模块,以进行帧同步,还可以在接收到视频属性设置命令的情况下,确定视频属性设置命令对应的第二延时时间,根据第二延时时间及输入行同步信号DE_in,生成输出行同步信号DE_out。由此,将Vsync_sys信号应用至TDDI的各个功能模块,以实现各个功能模块的帧同步,可以避免视频属性设置命令的错误使用,保证了在同一帧视频中命令的准确使用,进而保证了视频的正常显示,且可以在接收到视屏属性设置命令的情况下,准确地生成输出行同步信号DE_out。。
图10为本公开实施例所提供的另一种触控与显示驱动器集成TDDI帧同步更新方法的流程示意图。
步骤1001,确定输入帧同步信号Vsync_in。
步骤1002,根据输入帧同步信号Vsync_in生成系统帧同步信号Vsync_sys。
步骤1003,将系统帧同步信号Vsync_sys应用至TDDI的各个功能模块,以进行帧同步。
其中,步骤1001-步骤1003的具体实现形式,可参照本公开中其他各实施例中的详细描述,此处不再具体赘述。
步骤1004,在Long-H模式下,根据系统帧同步信号Vsync_sys与输入帧同步信号Vsync_in间的第一延时时间的长度,延长各输出行同步信号DE_out组间的时间间隔,其中,每个视频帧对应的输出行同步信号DE_out序列中包括多个输出行同步信号DE_out组。
需要说明的是,在以系统帧同步信号进行帧同步的情况下,第i帧视频的DE_out可以在第i+1视频的输入帧同步信号Vsync_in的开始时刻至第i+1帧视频的系统帧同步信号Vsync_sys的开始时刻之前任一时刻结束,且第i+1帧视频的系统帧同步信号Vsync_sys一定位于输入帧同步信号Vsync_in之后,也就是说,生成系统帧同步信号Vsync_sys后,第i帧视频的DE_out的结束时刻与未生成系统帧同步信号Vsync_sys前相比,推迟了第一延时时间。
为了避免该部分时间浪费,本公开实施例中,在生成系统帧同步信号Vsync_sys,并将其应用至TDDI的各个功能模块之后,还可以根据系统帧同步信号Vsync_sys与输入帧同步信号Vsync_in间的第一延时时间的长度,延长各输出行同步信号DE_out组间的时间间隔,即增加各DE_out组间的低电平的时长,进而可以增加每帧行同步信号传输过程中用于触摸检测的时长。更长的触摸检测时间意味着可以使用较低的时钟频率进行触摸检测,使用较低的时钟频率进行触摸检测,则可以降低功耗,降低TDDI芯片的操作温度,进而实现稳定的操作。
图11为本公开一实施例提供的一种应用系统帧同步信号前后触摸检测时间的对比示意图。如图11所示,在未应用系统帧同步信号Vsync_sys的情况下,若在第i帧视频信号的传输过程中接收到了视频属性设置命令,则第i帧视频的DE_out信号需在第i+1帧视频的Vsync_in信号的开始时刻之前输出,在应用了系统帧同步信号Vsync_sys之后,则第i帧视频的DE_out信号可以在第i+1帧视频的Vsync_in信号的开始时刻之后,第i+1帧视频的Vsync_sys的开始时刻之前的范围内输出。
如图11所示,若每帧视频的时长为200个时钟,即一帧视频中DE_in中每个高电平的时长为10个时钟,相邻两个高电平之间的低电平的持续时长为10个时钟,Vsync_in信号的开始时刻与DE_in信号中第一个高电平的开始时刻之间的时间间隔为20个时钟,DE_in信号中第i+1帧视频的最后一个高电平的结束时刻与第i+1帧视频的Vsync_in信号的开始时刻之间的时间间隔为10个时钟。
在未使用系统帧同步信号Vsync_sys的情况下,Long-H模式下输出的第i帧视频的DE_out信号中,第i帧视频的Vsync_in信号的开始时刻与第i帧视频的DE_out信号中第一个高电平的开始时刻之间的第二延时时间为40个时钟。在Long-H模式下,存储器模块会改变DE_in信号中高电平的输出频率,如图11所示,第i帧视频的DE_out信号中以三个高电平为一组,一组中每相邻两个高电平之间的低电平的持续时长为2个时钟;相邻两组高电平之间的低电平的持续时长为26个时钟,第i帧视频的DE_out信号中最后一个高电平的结束时刻与第i+1帧视频的Vsync_in信号的开始时刻之间的时间间隔为6个时钟。
与第i帧视频的DE_out信号对应的Touch_EN信号中,第一个低电平的开始时刻与第i帧视频的Vsync_in信号的开始时刻之间的40个时钟的高电平为空闲时间,不能用于触摸检测;Touch_EN信号中与DE_out信号中相邻两组高电平之间的低电平对应的高电平为可用于触摸检测的时间。
在使用系统帧同步信号Vsync_sys的情况下,Long-H模式下输出的DE_out信号的结束时刻可以往后延迟。若延迟时间为第i帧视频的Vsync_sys与Vsync_in间的第一延时时间,即20个时钟,则DE_out信号中,第i帧视频的Vsync_sys信号的开始时刻与第i帧视频的DE_in信号中第一个高电平的开始时刻之间的时间间隔为20个时钟,相邻两组高电平之间的低电平的持续时长由26个时钟延长为36个时钟,即Touch_EN信号中每个用于触摸检测高电平的时长增加了10个时钟。从而减少了第i帧视频的DE_out开始时刻之前的20个时钟空闲时间,增加了Touch_EN信号中用户触摸检测的时长。
本公开实施例中,先确定输入帧同步信号Vsync_in,之后根据输入帧同步信号Vsync_in生成系统帧同步信号Vsync_sys,将系统帧同步信号Vsync_sys应用至TDDI的各个功能模块,以进行帧同步,进而在Long-H模式下,根据系统帧同步信号Vsync_sys与输入帧同步信号Vsync_in间的第一延时时间的长度,延长各输出行同步信号DE_out组间的时间间隔,其中,每个视频帧对应的输出行同步信号DE_out序列中包括多个输出行同步信号DE_out组。由此,在应用了系统帧同步信号Vsync_sys之后,根据系统帧同步信号Vsync_sys与输入帧同步信号Vsync_in间的第一延时时间的长度,延长各输出行同步信号DE_out组间的时间间隔,从而可以缩短相邻两帧之间的空闲时间间隔,增加每帧行同步信号传输过程中的触摸时长,从而在Long-H模式中产生更多的触摸检测时间。
为了实现上述实施例,本公开还提出一种触控与显示驱动器集成TDDI帧同步更新装置。
图12为本公开实施例提供的一种触控与显示驱动器集成TDDI帧同步更新装置的结构示意图。
如图12所示,该触控与显示驱动器集成TDDI帧同步更新装置1200包括:确定模块1201、生成模块1202及帧同步模块1203。
其中,确定模块1201,用于确定输入帧同步信号Vsync_in;
生成模块1202,用于根据输入帧同步信号Vsync_in生成系统帧同步信号Vsync_sys;
帧同步模块1203,用于将系统帧同步信号Vsync_sys应用至TDDI的各个功能模块,以进行帧同步。
在本公开的一些实施例中,生成模块1202,具体用于:
确定第一延时时间;
根据输入帧同步信号Vsync_in和第一延时时间生成系统帧同步信号Vsync_sys。
在本公开的一些实施例中,第一延时时间根据第i帧的输入帧同步信号Vsync_in与第i帧的第一个输入行同步信号DE_in信号之间的间隔时间生成,其中,i为正整数。
在本公开的一些实施例中,还包括第一处理模块,具体用于:
在接收到视频属性设置命令的情况下,确定视频属性设置命令对应的第二第一延时时间;
根据第二延时时间及输入行同步信号DE_in,生成输出行同步信号DE_out。
在本公开的一些实施例中,还包括第二处理模块,具体用于:
在Long-H模式下,根据系统帧同步信号Vsync_sys与输入帧同步信号Vsync_in间的第一延时时间的长度,延长各输出行同步信号DE_out组间的时间间隔,其中,每个视频帧对应的输出行同步信号DE_out序列中包括多个输出行同步信号DE_out组。
在本公开的一些实施例中,TDDI的各个功能模块包括相互串联的缩放Scaler模块、画质改善模块和存储器控制模块。
需要说明的是,前述对触控与显示驱动器集成TDDI帧同步更新方法的解释说明也适用于本实施例的触控与显示驱动器集成TDDI帧同步更新装置,此处不再赘述。
本公开中,先确定输入帧同步信号Vsync_in,之后根据输入帧同步信号Vsync_in生成系统帧同步信号Vsync_sys,最后将系统帧同步信号Vsync_sys应用至TDDI的各个功能模块,以进行帧同步。由此,将Vsync_in进行延迟,以生成Vsync_sys,进而将系统帧同步信号Vsync_sys应用于TDDI芯片的各个功能模块中,从而可以避免在当前帧视频的Vsync_in信号开始时使用视频属性设置指令,但上一帧视频的DE_out信号未传输完成,而导致的命令使用错误,从而保证了在同一帧视频中命令的准确使用,进而保证了视频的正常显示。
基于上述实施例提供的触控与显示驱动器集成TDDI帧同步更新方法及装置。
本公开实施例还可以提供一种设备。设备包含触控与显示驱动器集成TDDI帧同步更新方法及装置。该设备可以为便携式用户设备,比如手机,掌上电脑等,或者也可以为其他具有视频播放功能的设备,本公开对此不做限定。
应该理解,可以使用上面所示的各种形式的流程,重新排序、增加或删除步骤。例如,本发公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行,只要能够实现本公开公开的技术方案所期望的结果,本文在此不进行限制。
在本说明书的描述中,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本公开的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。在本公开的描述中,所使用的词语“如果”及“若”可以被解释成为“在……时”或“当……时”或“响应于确定”或“在……情况下”。
尽管上面已经示出和描述了本公开的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本公开的限制,本领域的普通技术人员在本公开的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (13)
1.一种触控与显示驱动器集成TDDI帧同步更新方法,其特征在于,包括:
确定输入帧同步信号Vsync_in;
根据所述输入帧同步信号Vsync_in生成系统帧同步信号Vsync_sys;
将所述系统帧同步信号Vsync_sys应用至所述TDDI的各个功能模块,以进行帧同步。
2.如权利要求1所述的方法,其特征在于,所述根据所述输入帧同步信号Vsync_in生成系统帧同步信号Vsync_sys,包括:
确定第一延时时间;
根据所述输入帧同步信号Vsync_in和所述第一延时时间生成所述系统帧同步信号Vsync_sys。
3.如权利要求2所述的方法,其特征在于,所述第一延时时间根据第i帧的输入帧同步信号Vsync_in与第i帧的第一个输入行同步信号DE_in之间的间隔时间生成,其中,i为正整数。
4.如权利要求1所述的方法,其特征在于,还包括:
在接收到视频属性设置命令的情况下,确定所述视频属性设置命令对应的第二延时时间;
根据所述第二延时时间及输入行同步信号DE_in,生成输出行同步信号DE_out。
5.如权利要求1-4任一所述的方法,其特征在于,还包括:
在Long-H模式下,根据所述系统帧同步信号Vsync_sys与所述输入帧同步信号Vsync_in间的第一延时时间的长度,延长各输出行同步信号DE_out组间的时间间隔,其中,每个视频帧对应的输出行同步信号DE_out序列中包括多个输出行同步信号DE_out组。
6.如权利要求1所述的方法,其特征在于,所述TDDI的各个功能模块包括相互串联的缩放Scaler模块、画质改善模块和存储器控制模块。
7.一种触控与显示驱动器集成TDDI帧同步更新装置,其特征在于,包括:
确定模块,用于确定输入帧同步信号Vsync_in;
生成模块,用于根据所述输入帧同步信号Vsync_in生成系统帧同步信号Vsync_sys;
帧同步模块,用于将所述系统帧同步信号Vsync_sys应用至所述TDDI的各个功能模块,以进行帧同步。
8.如权利要求7所述的装置,其特征在于,所述生成模块,具体用于:
确定第一延时时间;
根据所述输入帧同步信号Vsync_in和所述第一延时时间生成所述系统帧同步信号Vsync_sys。
9.如权利要求8所述的装置,其特征在于,所述第一延时时间根据第i帧的输入帧同步信号Vsync_in与第i帧的第一个输入行同步信号DE_in信号之间的间隔时间生成,其中,i为正整数。
10.如权利要求7所述的装置,其特征在于,还包括第一处理模块,具体用于:
在接收到视频属性设置命令的情况下,确定所述视频属性设置命令对应的第二第一延时时间;
根据所述第二延时时间及输入行同步信号DE_in,生成输出行同步信号DE_out。
11.如权利要求7-10任一所述的装置,其特征在于,还包括第二处理模块,具体用于:
在Long-H模式下,根据所述系统帧同步信号Vsync_sys与所述输入帧同步信号Vsync_in间的第一延时时间的长度,延长各输出行同步信号DE_out组间的时间间隔,其中,每个视频帧对应的输出行同步信号DE_out序列中包括多个输出行同步信号DE_out组。
12.如权利要求7所述的装置,其特征在于,所述TDDI的各个功能模块包括相互串联的缩放Scaler模块、画质改善模块和存储器控制模块。
13.一种设备,其特征在于,包括如权利要求6-12任一所述的触控与显示驱动器集成TDDI帧同步更新装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310188164.0A CN116192319A (zh) | 2023-02-22 | 2023-02-22 | 触控与显示驱动器集成tddi帧同步更新方法、装置及设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310188164.0A CN116192319A (zh) | 2023-02-22 | 2023-02-22 | 触控与显示驱动器集成tddi帧同步更新方法、装置及设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116192319A true CN116192319A (zh) | 2023-05-30 |
Family
ID=86448441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310188164.0A Pending CN116192319A (zh) | 2023-02-22 | 2023-02-22 | 触控与显示驱动器集成tddi帧同步更新方法、装置及设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116192319A (zh) |
-
2023
- 2023-02-22 CN CN202310188164.0A patent/CN116192319A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20020093478A1 (en) | Variable clock rate display device | |
WO2019047956A1 (zh) | 一种提高图像流畅度的方法及装置 | |
US11287925B2 (en) | Electronic circuit adapted to drive a display panel with touch sensors and operation method thereof | |
US6340993B1 (en) | Automatic clock phase adjusting device and picture display employing the same | |
US20130147782A1 (en) | Data driving apparatus and operation method thereof and display using the same | |
CN115831032B (zh) | 芯片温漂处理方法及装置 | |
US9160895B2 (en) | Method and apparatus for quickly responding to signal | |
CN106303691B (zh) | 视频帧发送系统以及视频帧发送方法 | |
KR100363174B1 (ko) | 비 정상 동기 신호를 처리하는 영상 표시 제어 장치 및 그방법 | |
CN111477187B (zh) | 时序控制器及其信号校准方法、显示装置 | |
US6928118B1 (en) | Device and method for displaying video | |
EP3716260A1 (en) | Receiving circuit and signal processing method for high definition multimedia interface | |
CN116192319A (zh) | 触控与显示驱动器集成tddi帧同步更新方法、装置及设备 | |
WO2021143717A1 (zh) | 视频时序转换方法和装置、计算机可读介质 | |
CN112188137B (zh) | 基于fpga的高帧频逐行图像转换至标清pal隔行图像实现方法 | |
JP2000206951A (ja) | スキャンコンバ―タ及びスキャンコンバ―ト方法 | |
JP2017200058A (ja) | 半導体装置、映像表示システムおよび映像信号出力方法 | |
JP2002278493A (ja) | 画像表示装置 | |
JPH09274475A (ja) | 1台のコンピュータに複数台接続可能な表示装置 | |
US12002430B2 (en) | Display device and display control method | |
EP4276813A1 (en) | Display device and display control method | |
JPS59154886A (ja) | 文字放送受信機における表示メモリのアクセス方法 | |
CN115951855B (zh) | 基于码片的芯片系统的显示命令集处理方法及装置 | |
KR100734521B1 (ko) | 시스템 온 칩을 위한 ip 모듈 | |
US7006115B2 (en) | Supporting variable line length in digital display timing controllers using data enable signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |