CN116034428A - 用于清除存储器内容的装置和方法 - Google Patents

用于清除存储器内容的装置和方法 Download PDF

Info

Publication number
CN116034428A
CN116034428A CN202180057083.6A CN202180057083A CN116034428A CN 116034428 A CN116034428 A CN 116034428A CN 202180057083 A CN202180057083 A CN 202180057083A CN 116034428 A CN116034428 A CN 116034428A
Authority
CN
China
Prior art keywords
memory
command
memory cells
switch
clear content
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180057083.6A
Other languages
English (en)
Inventor
O·阿拉瓦那
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN116034428A publication Critical patent/CN116034428A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1417—Boot up procedures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本公开各方面涉及用于在存储器内发出和执行清除内容命令的系统和方法。某些实施例提供了清除存储在易失性存储器上的内容的方法，存储器包括多个存储体，多个存储体中的每个上布置有多个存储器单元，多个存储器单元中的每个耦合到相关联的读出放大器，方法包括：接收清除内容命令，其被配置为清除存储在存储器上的、在多个存储体的多个存储器单元中的第一组存储器单元中的内容；以及响应于清除内容命令，激活与第一组存储器单元中的每个相关联的每个读出放大器的第一开关和第二开关，第一开关耦合在耦合到对应存储器单元的第一位线与地之间，第二开关耦合在第二位线与地之间，其中第二位线被配置为在读出对应存储器单元的内容时作为参考位线。

Description

用于清除存储器内容的装置和方法
相关申请的交叉引用
本申请要求于2020年9月2日提交的美国专利申请No.17/010,037的权益和优先权，其全部内容通过引用并入本文。
技术领域
本公开的各方面涉及存储器设备，并且具体地涉及用于发出和执行用以清除存储器内容的命令的系统和方法。
背景技术
通常，计算系统中的主存储器可以使用随机存取存储器(RAM)设备作为易失性存储器源。由于其密度和速度，RAM作为存储器特别有用。缺点之一是，RAM可能偶尔会由于例如中子或α粒子穿过管芯、故障组件、不准确的系统定时等而出现错误。这一缺点对于传送关键数据或要求几乎无错误的数据的计算系统来说可能特别有问题。
因此，计算机系统可以包括纠错电路系统，该纠错电路系统生成并且存储与RAM中存储的数据相关联的一个或多个纠错码(ECC)位。这里，当存储的数据从主存储器被读取时，相关联的ECC位也被读出并且传输给纠错电路系统以进行适当的评估并且如果需要则进行纠错。在一些RAM设备中，ECC位与对应数据“线中(in-line)”存储。在一个示例中，对于存储在RAM设备中的每512位有效载荷数据，在同一DRAM中不同于有效载荷数据的另一位置(地址)中存储有相关联的ECC位。
然而，为了执行某些存储器功能(例如，部分数据写入)，必须将存储数据及其对应ECC位的RAM区域初始化为匹配的值。例如，应用或处理器可能需要执行用于通过将零写入到存储数据和ECC位两者的RAM区域中，来对该RAM区域的过程进行初始化。然而，这样的过程可能需要相对大量的时间和功率。在一个示例中，这可能会给由电池供电的RAM设备带来问题。随着RAM设备被更多地利用，存在对这样的设备的进一步改进的需求。
发明内容
本公开的系统、方法和设备各自具有若干方面，其中没有一个方面单独对其期望属性负责。在不限制如以下权利要求所表达的本公开的范围的情况下，现在将简要讨论一些特征。在考虑该讨论之后，特别是在阅读名称为“具体实施方式”的部分之后，将能够理解本公开的特征如何提供优点。
某些实施例提供了一种清除存储在电子设备的存储器上的内容的方法，存储器包括多个存储体，多个存储体中的每个存储体上布置有多个存储器单元，多个存储器单元中的每个存储器单元耦合到相关联的读出放大器。在一些示例中，该方法包括接收清除内容命令，该清除内容命令被配置为清除存储在存储器上的、在多个存储体的多个存储器单元中的第一组存储器单元中的内容。在一些示例中，该方法包括响应于清除内容命令，激活与第一组存储器单元中的每个存储器单元相关联的每个读出放大器(sense amplifier)的第一开关和第二开关，第一开关耦合在对应存储器单元的第一位线与地之间，第二开关耦合在对应存储器单元的第二位线与地之间，其中激活第一开关和第二开关被配置为通过将第一位线和第二位线接地来清除对应存储器单元。
在一些示例中，清除内容命令包括第一阶段命令和第二阶段命令，第一阶段命令包括第一比特序列，并且第二阶段命令具有与第一比特序列互补的第二比特序列。
在一些示例中，接收清除内容命令包括在接收第二阶段命令之前接收第一阶段命令。
在一些示例中，接收清除内容命令包括读取存储在模式寄存器中的多位命令。
在一些示例中，该方法还包括响应于确定第一组存储器单元的内容已经被清除而清除模式寄存器。
在一些示例中，存储器是利用线中中(in-line)纠错码(ECC)的动态随机存取存储器(DRAM)。
在一些示例中，控制器响应于包括以下中的一项或多项的事件而接收命令：电子设备的启动；在存储器中检测到的状态错误；或者在存储器中检测到的瞬时错误。
在一些示例中，清除内容命令包括被配置为对第一组存储器单元进行标识的指示符。
在一些示例中，第一组存储器单元包括在多个存储体中的每个存储体中的至少一行存储器单元。
某些方面描述了一种设备。在一些示例中，该设备包括存储器，该存储器包括多个存储体，多个存储体中的每个存储体上布置有多个存储器单元，多个存储器单元中的每个存储器单元耦合到相关联的读出放大器。在一些示例中，该设备包括通信耦合到存储器的处理器。在一些示例中，处理器被配置为接收清除内容命令，该清除内容命令被配置为清除存储在多个存储体的多个存储器单元中的第一组存储器单元上的内容。在一些示例中，处理器被配置为响应于清除内容命令，激活与第一组存储器单元中的每个存储器单元相关联的每个读出放大器的第一开关和第二开关，第一开关耦合在对应存储器单元的第一位线与地之间，第二开关耦合在对应存储器单元的第二位线与地之间，其中激活第一开关和第二开关被配置为通过将第一位线和第二位线接地来清除对应存储器单元。
某些方面涉及一种装置，该装置被配置为清除存储在电子设备的存储器上的内容，存储器包括多个存储体，多个存储体中的每个存储体上布置有多个存储器单元，多个存储器单元中的每个存储器单元耦合到相关联的读出放大器。在一些示例中，该装置包括用于接收清除内容命令的部件，清除内容命令被配置为清除存储在多个存储体的多个存储器单元中的第一组存储器单元上的内容。在一些示例中，该装置包括用于响应于清除内容命令而激活与第一组存储器单元中的每个存储器单元相关联的每个读出放大器的第一开关和第二开关的部件，第一开关耦合在对应存储器单元的第一位线与地之间，第二开关耦合在对应存储器单元的第二位线与地之间，其中激活第一开关和第二开关被配置为通过将第一位线和第二位线接地来清除对应存储器单元。
某些方面涉及一种存储指令的非暂态计算机可读存储介质，指令在由装置的处理器执行时使该装置执行清除存储在电子设备的存储器上的内容的方法，存储器包括多个存储体，多个存储体中的每个存储体上布置有多个存储器单元，多个存储器单元中的每个存储器单元耦合到相关联的读出放大器。在一些示例中，该方法包括由该装置接收清除内容命令，该清除内容命令被配置为清除存储在多个存储体的多个存储器单元中的第一组存储器单元上的内容。在一些示例中，该方法包括由该装置响应于清除内容命令而激活与第一组存储器单元中的每个存储器单元相关联的每个读出放大器的第一开关和第二开关，第一开关耦合在对应存储器单元的第一位线与地之间，第二开关耦合在对应存储器单元的第二位线与地之间，其中激活第一开关和第二开关被配置为通过将第一位线和第二位线接地来清除对应存储器单元。
以下描述和相关附图详细阐述了一个或多个实施例的某些说明性特征。
附图说明
附图描绘了一个或多个实施例的某些方面，并且因此不应当被视为对本公开的范围的限制。
图1示出了适于实现本公开的各个方面的耦合到存储器的片上系统(SoC)中的示例组件和互连。
图2示出了适于实现本公开的各个方面的存储器中的示例组件和互连。
图3是示出适于实现本公开的各个方面的DRAM存储器系统的高级示例的框图。
图4是示出适于实现本公开的各个方面的示例位线(BL)读出放大器的示意图。
图5A是示出适于实现本公开的各个方面的清除内容命令的示例CA编码的第一框图。
图5B是示出适于实现本公开的各个方面的清除内容命令的示例CA编码的第二框图。
图6是示出适于实现本公开的各个方面的用于在模式寄存器中执行清除内容命令的示例过程的流程图。
图7是示出适于实现本公开的各个方面的具有两个附加开关的第一示例读出放大器的示意图。
图8是示出适于实现本公开的各个方面的具有两个附加开关的第二示例读出放大器的示意图。
图9是示出适于实现本公开的各个方面的用于清除存储在电子设备的存储器上的内容的示例操作的流程图。
图10示出了一种处理系统，该处理系统可以包括被配置为执行本文中公开的技术的操作的各种组件(例如，对应于装置加功能组件)。
为了便于理解，在可能的情况下，使用相同的附图标记来表示附图中常见的相同要素。可以设想，一个实施例的要素和特征可以有利地被并入在其他实施例中，而无需进一步说明。
具体实施方式
本公开的各方面提供了用于发出和执行清除存储在存储器设备中的内容的清除内容命令的方法和装置。
以下描述提供了示例，但并不限制权利要求中阐述的范围、适用性或实施例。在不脱离本公开的范围的情况下，可以对所讨论的元件的功能和布置进行改变。各种示例可以适当地省略、替换或添加各种过程或组件。例如，所描述的方法可以以不同于所描述的顺序执行，并且各种步骤可以添加、省略或组合。此外，关于一些示例而描述的特征可以在一些其他示例中组合。例如，可以使用本文中阐述的任何数目的方面来实现装置或实践方法。此外，本公开的范围旨在覆盖使用除本文中描述的公开的各个方面之外的其他结构、功能或结构和功能来实践的这种装置或方法。应当理解，本文中公开的本公开的任何方面可以通过权利要求的一个或多个要素来体现。
虽然本公开的某些教导是以动态随机存取存储器(DRAM)设备作为示例存储器设备来说明的，但是这些教导适用于其他领域，诸如适用于其他易失性存储器设备(例如，静态RAM(SRAM)、同步SRAM(SDRAM)、图形DRAM(GDRAM)等)。此外，尽管本公开的某些教导是在片上系统(SoC)方面来说明的，但是这些教导也适用于利用存储器的任何适当的计算设备。因此，所公开的教导不应当被解释为限于DRAM设备或SoC或所示实施例。所示实施例仅仅是用于描述和说明本文中公开的本发明教导的示例的工具。
图1示出了适于实现本公开的各个方面的耦合到易失性存储器124(例如，DRAM)的片上系统(SoC)100中的示例组件和互连。SoC 100可以包括多个异构处理器，诸如中央处理单元(CPU)102、调制解调器处理器104、图形处理器106和应用处理器108。每个处理器102、104、106、108可以包括一个或多个核(core)，并且每个处理器/核可以独立于其他处理器/核来执行操作。处理器102、104、106、108可以被组织成彼此非常靠近(例如，在单个基底、管芯、集成芯片等上)，使得它们可以以比信号离开芯片时的频率/时钟频率高得多的频率/时钟速率进行操作。核的靠近还可以允许片上存储器和资源(例如，电压轨)的共享、以及核之间的更协调的协作。
处理器102、104、106、108可以经由互连/总线模块122互连到存储器控制器114和其他系统组件(未示出)，互连/总线模块122可以包括可重构逻辑门阵列和/或实现总线架构(例如，CoreConnect、高级微控制器总线架构(AMBA)等)。通信也可以由诸如高性能片上网络(NoC)等高级互连来提供。
存储器控制器114可以包括专用硬件模块，该专用硬件模块被配置为从一个或多个主机接收各种存储器事务，并且将存储器事务寻址和传送到存储器124。多个主设备可以包括处理器102、104、106、108中的一个或多个处理器、和/或在处理器102、104、106、108上操作的应用。存储器控制器114还可以管理存储器124的维护，诸如调度和/或发起刷新周期，并且如本文中所述，清除内容(例如，数据和/或代码)命令。在一些示例中，存储器控制器114可以包括被配置为执行本文中公开的操作的一个或多个处理器。处理器的示例包括微处理器、微控制器、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)、状态机、门控逻辑、分立硬件电路，以及被配置为执行贯穿本公开描述的各种功能的其他适当硬件。存储器124和存储器控制器114可以是SoC 100的片上组件(例如，在基底、管芯、集成芯片等上)；然而，应当注意，在一些示例中，存储器124和存储器控制器114中的一个或多个可以位于片外。
存储器124是具有经由总线模块122到处理器102、104、106、108的接口的计算机可读存储介质。如所讨论的，存储器124可以是片上组件，或者替代地(如图所示)是片外组件。存储器124可以为处理器102、104、106、108和/或SoC 100的其他功能方面提供易失性存储，诸如DRAM。如图所示，存储器控制器114包括ECC模块130。ECC模块130被配置为实现用于检测和校正存储器124中的错误的ECC逻辑，如本领域中讨论和已知的。在某些方面，ECC模块130被配置为执行线中ECC逻辑。
存储器124还可以包括一个或多个存储列(rank)134以及每个存储列134中的多个存储体132a-132j(统称为存储体132)的层次结构。例如，存储器124可以包括多个存储列，其中每个存储列包括多个内部存储体结构。在一些示例中，每个存储体结构可以包括多个存储页或“行”。通常，在给定时间处，在每个存储体上可以访问一行存储器。给定存储列134的存储体132中的每个存储体可以共享总线(未示出)以读取/写入数据。存储器控制器114可以支持可以独立访问的不同存储列134和存储体132的同时操作。因为每个存储体132充当独立实体，所以存储体132可以并行地服务于多个存储器请求，从而提供存储体级并行性。
图2示出了适于实现本公开的各个方面的SoC 100中的示例组件和互连。如图2所示，存储器控制器114包括ECC模块130。ECC模块130包括ECC生成器205和ECC校验器/校正器210。在某些方面，当ECC模块以正常模式操作时，ECC生成器205被配置为接收待由例如存储器控制器114写入到一个或多个单元存储体(unit bank)132的数据。当该有效载荷数据被写入到存储器114(例如，在单元存储体132中)时，ECC生成器205可以生成用于校正所接收的有效载荷数据中的错误的校验位(例如，ECC奇偶校验位)。这些生成的奇偶校验位也被写入到存储器124，与有效载荷数据在相同或不同的单元存储体132中。ECC生成器205或存储器控制器114直接被配置为将数据写入到单元存储体132，并且ECC生成器205还被配置为写入与(一个或多个)单元存储体132中的数据相对应的所生成的校验位。
当接收到对所存储的数据的读取命令(例如，从存储器控制器114)时，ECC校验器/校正器210被配置为从单元存储体132读取所存储的数据和对应校验位。ECC校验器/校正器210还被配置为利用校验位来检查(例如，使用已知ECC过程)所读取的数据是否包括任何错误。如果所读取的数据包括任何错误，则ECC校验器/校正器210还被配置为利用校验位来校正(例如，使用已知ECC过程)数据。ECC校验器/校正器210然后将数据(例如，经检查/经校正的数据)传递给存储器控制器114以传递给适当组件。
如所讨论的，在线中ECC的情况下，待存储在存储器124中的数据连同对应的ECC数据一起被传送给存储器124以用于这两者的存储。然而，在使用线中ECC之前，存储器124必须首先被初始化以启用线中ECC。也就是说，需要存储数据和ECC数据的存储器124的每个单元都被需要设置为零。
图3是示出根据本文中描述的各方面的DRAM存储器系统300的高级示例的框图。如所讨论的，存储器控制器(例如，图1的存储器控制器114)经由接口与存储器(例如，图1的存储器124)通信。在该示例中，存储器124包括多个存储列(统称为存储列134)。每个存储列134可以包括一组或多组存储体(例如，图1的存储体132a-132j)。
每个存储体132可以包括以行和列来组织的单元304的阵列。在一些示例中，与存储体132相关联的多个存储器单元304可以按行和列来组织或布置，其中每行存储器单元与至少一个存储器单元302相关联并且每列存储器单元与最少一个存储器单元304相关联。每个存储器单元可以与相关联的读出放大器302连接或耦合到相关联的读出放大器302。具体地，各行存储器单元可以共享公共字线(WL)，而各列可以共享公共位线(BL)，其中与每个列相关联的存储器单元可以耦合到相应读出放大器302。每个DRAM单元可以包括两个组件：1)将一位数据/代码存储为电荷的电容器308，以及2)将电容器308连接到BL(例如，被实现为导线)的存取晶体管306，该BL由相应列单元304共享。存取晶体管306由WL(例如，被实现为导线)控制，该WL由相应行单元304共享。当WL的电压升高到例如电源电压时，相应行单元变为连接到BL，从而允许从/向连接的行单元304读取或写入内容(例如，数据或代码)。每列单元304共享被配置为在BL上读取或写入内容的读出放大器302。
每个单元304的电容器308被配置为存储一位数据作为电荷。随着时间的推移，电容器308失去其电荷，导致所存储的数据改变。结果，存储器控制器114执行刷新操作，该刷新操作周期性地恢复单元304中的电荷以维持数据完整性。每个单元304必须根据DRAM类型(例如，低功耗双倍数据速率类型4(LPDDR4)、LPDDR5等)来在每个刷新间隔周期性地刷新。刷新操作由存储器控制器114发出的刷新命令而被发起。通常，在现代DRAM系统中有两种主要的刷新操作：全存储体(all-bank，AB)刷新(或存储列级刷新)和每存储体(per-bank，PB)刷新。
AB刷新命令可以通过同时刷新存储器124的一个存储列中的所有存储体的一行或多行来操作。因此，这导致存储列134内的每个存储体132在知道刷新命令完成之前不可用于服务于存储器请求。PB刷新命令可以通过一次刷新单个存储体132中的多个行来操作。这使得在同一存储列134中的另一存储体132被刷新时，存储体能够被访问。如下，本公开的各方面描述了基于AB刷新命令的清除内容命令。
图4是示出示例BL读出放大器400(例如，图3的读出放大器302)的示意图。应当注意，图4的读出放大器用作用于描述和说明本文中公开的教导的各方面的一般示例。因此，虽然所示的读出放大器400可以用于所公开的实现方式中，但是可以理解，也可以使用具有不同形式和配置的读出放大器。BL读出放大器400的一般操作描述如下。
最初，BL 402被预充电至定义的电压(例如，内部电源电压VDD的一半)。当存储器控制器(例如，图1的存储器控制器114)向存储器(例如，图1的存储器124)发出读取命令时，存储器控制器114激活读出放大器400的控制信号RTO 406和SB 408，并且在被充电单元电容器(例如，图3的电容器308)与预充电BL 402之间发生电荷共享操作，从而在BL 402与参考BL(BLB 404)之间产生较小的电压差。该电压差由读出放大器400根据所存储的内容的极性进行放大，并且然后，经放大的电压被传输给输出数据缓冲器。
例如，如果单元电容器308为低电压(例如，存储在单元中的内容为二进制0)，则连接到电容器308的BL 402的电位(potential)变得低于预充电电压的电位，并且BLB 404的电位维持在预充电电压的电位，从而两条位线之间产生电位差。
然而，如果BL 402和BLB 404两者都接地(例如，BL 402和BLB 404都被绑定到SB408)，则对应电容器308接地，并且该电容器308上存储的任何内容被清除。因此，根据某些方面，存储器控制器114可以通过将读出放大器400的BL 402和BLB 404线接地来接收和执行清除内容命令。
在一个示例中，存储器控制器114可以从处理器(例如，图1的CPU 102)接收清除内容命令。清除内容命令被配置为使存储器控制器114激活读出放大器400的一个或多个开关(例如，晶体管)，以从一个或多个单元存储体132的一个或多个存储器单元(例如，图3的存储器单元304)清除内容。清除内容命令可以包括被配置为对待清除的一个或多个存储器单元304进行标识的指示符。例如，该指示符可以对一组存储体132以及该组存储体132中的待清除的一行单元304进行标识。在这样的示例中，清除内容命令可以同时清除所标识的一组存储体132中的每个存储体132中的所标识的行。
响应于接收到清除内容命令，存储器控制器114可以激活与一个或多个存储器单元304相对应的每个读出放大器400的一个或多个开关。例如，在一个或多个开关中，第一开关可以耦合在对应一列存储器单元的第一位线(例如，BL 402)与地之间，并且第二开关可以耦合在与对应一列存储存储器单元304相关联的第二位线(例如，BLB404)与地之间。因此，通过激活第一开关和第二开关，第一位线和第二位线被接地，从而清除对应存储器单元304的任何内容。响应于包含存储器114的设备的启动、或者存储器124中(例如，由处理器102、104、106、108中的一个、或存储器控制器114)检测到的状态错误或瞬时错误，清除内容命令可以被发出。
用于实现命令地址清除内容命令的示例技术
本文中描述的示例提供了用于实现用以清除存储器124中的存储器单元的清除内容命令的技术和方法。在某些方面，单个清除内容命令可以清除多个存储体中的每个存储体的同一行。在一些示例中，清除内容命令由存储器控制器114执行，并且被配置为激活读出放大器400中的一个或多个开关(例如，晶体管)以将BL 402和BLB 404接地。通过将BL402和BLB 404两者接地，对应单元304的任何存储内容被清除(例如，将单元设置为0伏)。
在某些方面，存储器控制器114通过命令地址(CA)总线接收清除内容命令。在一些示例中，清除内容命令可以根据存储器124的类型而被编码。例如，如果存储器124是LPDDR4类型，则清除内容命令可以被编码为二相单数据速率(SDR)命令。在一些示例中，如果存储器124是LPDDR5类型，则清除内容命令可以被编码为二相双倍数据速率(DDR)命令。在随后的某些示例中，清除内容命令的第一阶段包括第一比特序列，并且清除内容命令的第二阶段包括与第一比特序列互补的第二比特序列。
图5A是示出清除内容命令502的示例CA编码的第一框图。应当理解，所示命令值是示例，并且可以改变为不同值。例如，清除内容命令502可以包括单阶段命令，并且CA总线的每个比特上的信令可以被设置为任何适当的互补或非互补配置。此外，用于对清除内容命令502进行编码的比特数可以包括更多或更少的比特，以适应CA总线的任何适当的比特大小。
在该示例中，清除内容命令502是经由六位CA总线传送的六位SDR两阶段命令。在该示例中，第一阶段504是在第一上升时钟沿(R1)上传送的比特的低-高-低-高-低-高组合。第二阶段506是在第二上升时钟沿(R2)(例如，在R1之后的上升时钟沿)上传送的比特的高-低-高-低-高-低组合。也就是说，第一阶段命令由存储器控制器114在命令的第二阶段之前接收，其中命令的第二阶段与命令的第一阶段互补。因此，所示的两阶段命令是互补命令格式。互补命令格式可以通过在命令的连续阶段中针对每个比特使信号在低与高之间交替，来在CA总线上提供针对瞬时错误的附加保护。
图5B是示出清除内容命令522的示例CA编码的第二框图。应当理解，所示命令值是示例，并且可以被改变为不同的值。例如，清除内容命令522可以包括单阶段命令，并且CA总线的每个比特上的信令可以被设置为任何适当的互补或非互补配置。此外，用于对清除内容命令522进行编码的比特数可以增加或减少，以适应CA总线的任何比特大小。
在该示例中，清除内容命令522是经由六位CA总线传送的六位DDR两阶段命令。在该示例中，第一阶段524是在第一上升时钟沿(R1)上传送的比特的低-低-低-高-高-高组合。第二阶段526是在第一下降时钟沿(F2)(例如，紧接在R1之后的下降时钟沿)上传送的比特的高-高-高-低-低-低组合。也就是说，第一阶段命令由存储器控制器114在命令的第二阶段之前接收。这种补充命令格式可以在CA总线上提供针对瞬时错误的附加保护。
用于实现模式寄存器写入清除内容命令的示例技术
在一些示例中，清除内容命令可以被写入到模式寄存器。存储器控制器114然后可以根据周期性间隔读取模式寄存器并且执行清除内容命令。例如，发出命令的应用或处理器可能需要将特定多位序列(例如，0×A5)写入到寄存器中。一旦存储器控制器114读取并且执行清除内容命令，存储器控制器114就可以清除模式寄存器。
图6是示出用于在模式寄存器中执行清除内容命令的示例过程600的流程图。最初，存储器控制器114可以周期性/非周期性地检查模式寄存器的内容。在框605，存储器控制器114确定清除内容命令是否已经被到写入寄存器。如果无命令已经被写入到寄存器，则存储器控制器114可以等待直到下一周期性时间间隔以检查寄存器，或者直到它接收到模式寄存器中的新内容的通知。
如果清除内容命令已经被写入到模式寄存器，则在框610，存储器控制器114可以确定清除内容命令是否已经被执行。在一些示例中，存储器控制器114可以确定是否在所有存储体中与清除内容命令相对应的行都已经被清除。如果清除内容命令尚未被执行，则过程600可以前进到框615，在框615中，存储器控制器114执行清除内容命令。如果清除内容命令已经被执行，则过程600可以进行到框620，在框620中，存储器控制器114清除模式寄存器。
应当注意，在图5A和图5B所示的两个示例中，存储器控制器114可以在经由CA总线接收到命令时执行清除内容命令。然而，在图6中，存储器控制器114可以不需要立即执行清除内容命令。例如，存储器控制器114可以仅周期性地检查模式寄存器的内容。还应当注意，当模式寄存器被写入的同时，存储器控制器114可以正常操作。如果CA总线相对繁忙，则这可以是用于传送清除内容命令的优选方法。
如所讨论的，在接收到清除内容命令时，存储器控制器114可以通过激活存储器124的读出放大器的一个或多个开关以将BL 402和BLB 404接地来执行该命令，并且同时针对所有存储体132清除一行存储体132中的每个存储器单元的内容。如前所述，读出放大器400可以具有很多配置，相对于图4所示的那些具有更少或更多的组件。
例如，图7是示出相对于图4的读出放大器400具有两个附加开关710、712的示例读出放大器700的示意图。在该示例中，BL 702和BLB 704经由第一开关710和第二开关712耦合到SB 708(例如，地)。因此，为了执行清除内容命令，存储器控制器114可以使用清除命令信号(例如，在图7中示出为“CB”或“C”)来在开关的栅极处激活开关中的一个，从而使BL702或BLB 704接地并且清除对应存储器单元。例如，可能只需要启用一个晶体管(例如，晶体管的栅极被激活)。这里，当存储器单元正在驱动BL 702时，与由存储器单元驱动的BL702相对应的第一开关710必须被激活(例如，清除命令信号“C”被激活以清除存储器单元)。BLB然后用作针对读出放大器700的参考电平线。替代地，当存储器单元驱动BLB 704时，则清除命令信号“CB”被激活以清除存储器单元。
在图7的示例中，第一开关710和第二开关712可以是已经存在于读出放大器700上用于与清除内容命令无关的目的的开关。在这种情况下，开关可以被重新用于清除内容命令的执行。在一些示例中，已经存在于读出放大器上的开关组合可以被重新用于清除内容命令的执行。
图8是示出适于实现本公开的各个方面的具有两个附加开关的另一示例读出放大器800的示意图。如所讨论的，可以发现很多不同形式的读出放大器，每个读出放大器包括更多的或更少的组件或不同的配置。例如，图8的读出放大器800包括比图7的读出放大器700更多的组件。
在该示例中，第一存储器单元304A耦合到读出放大器800的位线(BL)和第一字线(字线A)。读出放大器800的BLB也耦合到第二字线(字线B)。读出放大器800连接到两条位线(BL和BLB)，这两条位线各自连接到包括第一存储器单元304A和第二存储器单元304B的存储器单元阵列。如所讨论的，读出放大器800可以感测位线中的激活BL(例如，由字线A激活)的电压变化，并且放大该电压变化以产生输出数据。在该示例中，读出放大器800接收隔离信号(ISO)，该ISO被配置为使读出放大器执行存储器刷新操作。类似地，读出放大器800可以感测位线中的激活BLB(例如，由字线B激活的)的电压变化。
这里，第一开关810耦合在第一ISO线与地(例如，SB)之间，并且第二开关812耦合在第二ISO线与地之间。第一开关810和第二开关812两者都被配置为从存储器控制器114接收清除命令。在该示例中，清除命令(例如，“C”或“CB”)可以激活第一开关或第二开关的对应栅极，以及在刷新周期期间(例如，当ISO信号激活第一ISO线和第二ISO线时)迫使BL或BLB接地，这迫使第一存储器单元304或第二存储器单元304B(以及存储器单元阵列中的与第一存储器单元304或第二存储器单元304B相关联的任何其他存储器单元)接地，从而清除存储器单元。因此，在该特定示例中，读出放大器800的刷新命令可以被重新用作清除命令，其中对于读出放大器800中的每位线增加一个额外晶体管。
图9是示出根据本公开的某些方面的用于清除存储在电子设备的存储器上的内容的示例操作900的流程图。例如，图9的操作步骤可以由存储器控制器(例如，图1的存储器控制器114)或另一适当的电路执行。
操作900开始于步骤905，接收清除内容命令，该清除内容命令被配置为清除存储在多个存储体的多个存储器单元中的第一组存储器单元中的内容。
操作900可以在步骤910继续，响应于清除内容命令，激活与第一组存储器单元中的每个存储器单元相关联的每个读出放大器的第一开关和第二开关，第一开关耦合在对应存储器单元的第一位线与地之间，第二开关耦合在对应存储器单元的第二位线与地之间，其中激活第一开关和第二开关被配置为通过将第一位线和第二位线接地来清除对应存储器单元。
在某些方面，清除内容命令包括第一阶段命令和第二阶段命令，第一阶段命令包括第一比特序列，并且第二阶段命令具有与第一比特序列互补的第二比特序列。
在某些方面，接收清除内容命令包括在接收第二阶段命令之前接收第一阶段命令。
在某些方面，接收清除内容命令包括读取存储在模式寄存器中的多位命令。
在某些方面，操作900包括响应于确定第一组存储器单元的内容已经被清除而清除模式寄存器。
在某些方面，存储器是利用线中纠错码(ECC)的动态随机存取存储器(DRAM)。
在某些方面，控制器响应于包括以下中的一项或多项的事件而接收命令：电子设备的启动；在存储器中检测到的状态错误；或者在存储器中检测到的瞬时错误。
在某些方面，清除内容命令包括被配置为对第一组存储器单元进行标识的指示符。
在某些方面，第一组存储器单元包括在多个存储体中的每个存储体中的至少一行存储器单元。在某些可选方面，第一组存储器单元包括每个存储体中的两行或更多行存储器单元。在某些可选方面，第一组存储器单元包括存储体中的所有行存储器单元。通过对存储体中的多行或所有行进行寻址，多个行或整个存储体的存储器单元被同时清除。在这些示例中，相应多个或字线的电压被升高，例如，升高到电源电压。
图10示出了处理系统1000，处理系统1000可以包括被配置为执行本文中公开的技术的操作(诸如图6和图8所示的操作)的各种组件(例如，对应于装置加功能组件)。处理系统1000包括经由总线1006耦合到计算机可读介质/存储器1012的处理器1004。在某些方面，计算机可读介质/存储器1012被配置为存储指令(例如，计算机可执行代码)，该指令在由处理器1004执行时使处理器1004执行图6和图8所示的操作、或用于执行本文中讨论的用于存储器仲裁的各种技术的其他操作。
在某些方面，计算机可读介质/存储器1012存储用于接收清除内容命令的代码1030，该清除内容命令被配置为清除存储在多个存储体的多个存储器单元中的第一组存储器单元中的内容；用于响应于清除内容命令而激活与第一组存储器单元中的每个存储器单元相关联的每个读出放大器的第一开关和第二开关的代码1032，第一开关耦合在对应存储器单元的第一位线与地之间，第二开关耦合在对应存储器单元的第二位线与地之间，其中激活第一开关和第二开关被配置为通过将第一位线和第二位线接地来清除对应存储器单元；用于读取模式寄存器以确定多位命令是否被存储在模式寄存器中的代码1034；用于确定存储在模式寄存器中的命令是否已经被执行的代码1036；以及用于在确定模式寄存器中存储的命令已经被执行时清除模式寄存器的代码1038。
在某些方面，处理器1004具有被配置为实现存储在计算机可读介质/存储器1012中的代码的电路系统。处理器1004包括：用于接收清除内容命令的电路系统1020，该清除内容命令被配置为清除存储在多个存储体的多个存储器单元中的第一组存储器单元中的内容；用于响应于清除内容命令而激活与第一组存储器单元中的每个存储器单元中的相应存储器单元相关联的每个读出放大器的第一开关和第二开关的电路系统1022，第一开关耦合在对应存储器单元的第一位线与地之间，第二开关耦合在对应存储器单元的第二位线与地之间，其中激活第一开关和第二开关被配置为通过将第一位线和第二位线接地来清除对应存储器单元；用于读取模式寄存器以确定多位命令是否被存储在模式寄存器中的电路系统1024；用于确定存储在模式寄存器中的命令是否已经被执行的电路系统1026；以及用于在确定模式寄存器中存储的命令已经被执行时清除模式寄存器的电路系统1028。
示例方面
在第一方面，一种清除存储在电子设备的存储器上的内容的方法，存储器包括多个存储体，多个存储体中的每个存储体上布置有多个存储器单元，多个存储器单元中的每个存储器单元耦合到相关联的读出放大器，方法包括：接收清除内容命令，该清除内容命令被配置为清除存储在存储器上的、在多个存储体的多个存储器单元中的第一组存储器单元中内容；以及响应于清除内容命令，激活与第一组存储器单元中的每个存储器单元相关联的每个读出放大器的第一开关和第二开关，第一开关耦合在对应存储器单元的第一位线与地之间，第二开关耦合在对应存储器单元的第二位线与地之间，其中激活第一开关和第二开关被配置为通过将第一位线和第二位线接地来清除对应存储器单元。
在第二方面，单独地或结合第一方面，清除内容命令包括第一阶段命令和第二阶段命令，第一阶段命令包括第一比特序列，并且第二阶段命令具有与第一比特序列互补的第二比特序列。
在第三方面，单独地或结合第一方面和第二方面中的一个或多个方面，接收清除内容命令包括在接收第二阶段命令之前接收第一阶段命令。
在第四方面，单独地或结合第一方面至第三方面中的一个或多个方面，接收清除内容命令包括读取存储在模式寄存器中的多位命令。
在第五方面，单独地或结合第一方面至第四方面中的一个或多个方面，还包括响应于确定第一组存储器单元的内容已经被清除而清除模式寄存器。
在第六方面，单独地或结合第一方面至第五方面中的一个或多个方面，存储器是利用线中纠错码(ECC)的动态随机存取存储器(DRAM)。
在第七方面，单独地或结合第一方面至第六方面中的一个或多个方面，控制器响应于包括以下中的一项或多项的事件而接收命令：电子设备的启动；在存储器中检测到的状态错误；或者在存储器中检测到的瞬时错误。。
在第八方面，单独地或结合第一方面至第七方面中的一个或多个方面，清除内容命令包括被配置为对第一组存储器单元进行标识的指示符。
在第九方面，单独地或结合第一方面至第八方面中的一个或多个方面，第一组存储器单元包括在多个存储体中的每个存储体中的至少一行存储器单元。
在第十方面，一种设备，包括：存储器，包括多个存储体，多个存储体中的每个存储体上布置有多个存储器单元，多个存储器单元中的每个存储器单元耦合到相关联的读出放大器；以及处理器，通信耦合到存储器，该处理器被配置为：接收清除内容命令，清除内容命令被配置为清除存储在多个存储体的多个存储器单元中的第一组存储器单元上的内容；以及响应于清除内容命令，激活与第一组存储器单元中的每个存储器单元相关联的每个读出放大器的第一开关和第二开关，第一开关耦合在对应存储器单元的第一位线与地之间，第二开关耦合在对应存储器单元的第二位线与地之间，其中激活第一开关和第二开关被配置为通过将第一位线和第二位线接地来清除对应存储器单元。
在第十一方面，单独地或结合第十方面，清除内容命令包括第一阶段命令和第二阶段命令，第一阶段命令包括第一比特序列，并且第二阶段命令具有与第一比特序列互补的第二比特序列。
在第十二方面，单独地或结合第十方面和第十一方面中的一个或多个方面，被配置为接收清除内容命令的处理器还被配置为在接收第二阶段命令之前接收第一阶段命令。
在第十三方面，单独地或结合第十方面至第十二方面中的一个或多个方面，被配置为接收清除内容命令的处理器还被配置为读取存储在模式寄存器中的多位命令。
在第十四方面，单独地或结合第十方面至第十三方面中的一个或多个方面，处理器还被配置为响应于确定第一组存储器单元的内容已经被清除而清除模式寄存器。
在第十五方面，单独地或结合第十方面至第十四方面中的一个或多个方面，存储器是利用线中纠错码(ECC)的动态随机存取存储器(DRAM)。
在第十六方面，单独地或结合第十方面至第十五方面中的一个或多个方面，命令响应于包括以下中的一项或多项的事件而被接收：电子设备的启动；在存储器中检测到的状态错误；或者在存储器中检测到的瞬时错误。。
在第十七方面方面，单独地或结合第十方面至第十六方面中的一个或多个方面，清除内容命令包括被配置为对第一组存储器单元进行标识的指示符。
在第十八方面，单独地或结合第十方面至第十七方面中的一个或多个方面，第一组存储器单元包括在多个存储体中的每个存储体中的至少一行存储器单元。
在第十九方面，一种装置，被配置为清除存储在电子设备的存储器上的内容，存储器包括多个存储体，多个存储体中的每个存储体上布置有多个存储器单元，多个存储器单元中的每个存储器单元耦合到相关联的读出放大器，该装置包括：用于接收清除内容命令的部件，清除内容命令被配置为清除存储在多个存储体的多个存储器单元中的第一组存储器单元上的内容；以及用于响应于清除内容命令而激活与第一组存储器单元中的每个存储器单元相关联的每个读出放大器的第一开关和第二开关的部件，第一开关耦合在对应存储器单元的第一位线与地之间，第二开关耦合在对应存储器单元的第二位线与地之间，其中激活第一开关和第二开关被配置为通过将第一位线和第二位线接地来清除对应存储器单元。
在第二十方面，单独地或结合第十九方面，清除内容命令包括第一阶段命令和第二阶段命令，第一阶段命令包括第一比特序列，并且第二阶段命令具有与第一比特序列互补的第二比特序列。
在第二十一方面，单独地或结合第十九方面和第二十方面中的一个或多个方面，用于接收清除内容命令的部件包括用于在第二阶段命令之前接收第一阶段命令的部件。
在第二十二方面，单独地或结合第十九方面至第二十一方面中的一个或多个，用于接收清除内容命令的部件包括用于读取存储在模式寄存器中的多位命令的部件。
在第二十三方面，单独地或结合第十九方面至第二十二方面中的一个或多个方面，还包括用于响应于确定第一组存储器单元的内容已经被清除而清除模式寄存器的部件。
在第二十四方面，单独地或结合第十九方面至第二十三方面中的一个或多个方面，存储器是利用线中纠错码(ECC)的动态随机存取存储器(DRAM)。
在第二十五方面，单独地或结合第十九方面至第二十四方面中的一个或多个方面，命令响应于包括以下中的一项或多项的事件而被接收：装置的启动；在存储器中检测到的状态错误；或者在存储器中检测到的瞬时错误。
在第二十六方面，单独地或结合第十九方面至第二十五方面中的一个或多个方面，清除内容命令包括被配置为对第一组存储器单元进行标识的指示符。
在第二十七方面，单独地或结合第十九方面至第二十六方面中的一个或多个方面，第一组存储器单元包括在多个存储体中的每个存储体中的至少一行存储器单元。
在第二十八方面，一种存储指令的非暂态计算机可读存储介质，该指令在由装置的处理器执行时使该装置执行清除存储在电子设备的存储器上的内容的方法，存储器包括多个存储体，多个存储体中的每个存储体上布置有多个存储器单元，多个存储器单元中的每个存储器单元耦合到相关联的读出放大器，该方法包括：由装置接收清除内容命令，该清除内容命令被配置为清除存储在多个存储体的多个存储器单元中的第一组存储器单元上的内容；以及由装置响应于清除内容命令而激活与第一组存储器单元中的每个存储器单元相关联的每个读出放大器的第一开关和第二开关，第一开关耦合在对应存储器单元的第一位线与地之间，第二开关耦合在对应存储器单元的第二位线与地之间，其中激活第一开关和第二开关被配置为通过将第一位线和第二位线接地来清除对应存储器单元。
在第二十九方面，单独地或结合第二十八方面，清除内容命令包括第一阶段命令和第二阶段命令，第一阶段命令包括第一比特序列，并且第二阶段命令具有与第一比特序列互补的第二比特序列。
在第三十方面，单独地或结合第二十八方面和第二十九方面中的一个或多个方面，接收清除内容命令包括在接收第二阶段命令之前接收第一阶段命令。
其他信息
提供以上描述是为了使得本领域技术人员能够实践本文中描述的各种实施例。对这些实施例的各种修改对于本领域技术人员来说将是很清楚的，并且本文中定义的一般原理可以应用于其他实施例。例如，在不脱离本公开的范围的情况下，可以对所讨论的元件的功能和布置进行改变。各种示例可以适当地省略、替换或添加各种过程或组件。此外，关于一些示例而描述的特征可以在一些其他示例中进行组合。例如，可以使用本文中阐述的任何数目的方面来实现装置或实践方法。此外，本公开的范围旨在覆盖可以除了本文中阐述的本公开的各个方面之外的其他结构、功能或结构和功能来实践的这样的装置或方法。应当理解，本文中公开的公开内容的任何方面都可以由权利要求的一个或多个要素来体现。
如本文中使用的，“示例性”一词表示“用作示例、实例或说明”。本文中描述为“示例性”的任何方面不一定被解释为优于其他方面。
如本文中使用的，提及“至少一个”项目列表的短语是指这些项目的任何组合，包括单个成员。例如，“a、b或c中的至少一个”意在覆盖a、b、c、a-b、a-c、b-c和a-b-c、以及具有多个相同要素的任何组合(例如，a-a、a-a-a、a-a-b、a-a-c、a-b-b、a-c-c、b-b、b-b-b、b-b-c、c-c和c-c-c或任何其他顺序的a、b和c)。
如本文中使用的，术语“确定”包括多种动作。例如，“确定”可以包括计算(calculating)、机器计算(computing)、处理、推导、调查、查找(例如，在表、数据库或其他数据结构中查找)、确认等。此外，“确定”可以包括接收(例如，接收信息)、访问(例如，访问存储器中的数据)等。此外，“确定”可以包括解决、选择、推选、建立等。
本文中公开的方法包括用于实现方法的一个或多个步骤或动作。方法步骤和/或动作可以彼此互换而不脱离权利要求的范围。换言之，除非指定了步骤或动作的特定顺序，否则可以在不脱离权利要求的范围的情况下修改特定步骤和/或动作的顺序和/或使用。此外，上述方法的各种操作可以通过能够执行对应功能的任何适当部件来执行。该部件可以包括各种(一个或多个)硬件和/或软件组件和/或模块，包括但不限于电路、专用集成电路(ASIC)或处理器。通常，如果存在图中所示的操作，则这些操作可以具有带有类似编号的相应对应装置加功能组件。
结合本公开描述的各种说明性逻辑块、模块和电路可以用被设计为执行本文中描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件(PLD)、分立门或晶体管逻辑、分立硬件组件或其任何组合来实现或执行。通用处理器可以是微处理器，但在替代方案中，处理器可以是任何市售的处理器、控制器、微控制器或状态机。处理器还可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、与DSP核相结合的一个或多个微处理器、或任何其他这样的构造。
处理系统可以用总线架构来实现。根据处理系统的具体应用和总体设计约束，总线可以包括任何数目的互连总线和电桥。总线可以将包括处理器、机器可读介质和输入/输出设备等在内的各种电路链接在一起。用户接口(例如，键盘、显示器、鼠标、操纵杆等)也可以耦合到总线。总线还可以链接各种其他电路，诸如定时源、外围设备、电压调节器、电源管理电路等，这些电路在本领域中是公知的，并且因此将不再进一步描述。处理器可以用一个或多个通用和/或专用处理器来实现。示例包括微处理器、微控制器、DSP处理器、和可以执行软件的其他电路系统。本领域技术人员将认识到如何根据特定应用和施加在整个系统上的总体设计约束来最佳地实现处理系统的上述功能。
如果以软件来实现，则这些功能可以作为一个或多个指令或代码而被存储在计算机可读介质上或通过计算机可读介质来传输。软件应当广义地解释为指令、数据或其任何组合，无论是指软件、固件、中间件(middleware)、微码、硬件描述语言或其他。计算机可读介质包括计算机存储介质和通信介质，诸如促进计算机程序从一个地方到另一地方的传送的任何介质。处理器可以负责管理总线和一般处理，包括存储在计算机可读存储介质上的软件模块的执行。计算机可读存储介质可以耦合到处理器，使得处理器可以从存储介质读取信息以及向存储介质写入信息。在替代方案中，存储介质可以与处理器一体化。作为示例，计算机可读介质可以包括传输线、由数据调制的载波和/或与无线节点分开的、其上存储有指令的计算机可读存储介质，该指令全部可以由处理器通过总线接口进行访问。替代地或另外地，计算机可读介质或其任何部分可以被集成到处理器中，诸如高速缓存和/或通用寄存器文件就是这种情况。例如，机器可读存储介质的示例可以包括RAM(随机存取存储器)、闪存存储器、ROM(只读存储器)、PROM(可编程只读存储器)、EPROM(可擦除可编程只读存储器)、EEPROM(电可擦除可编程只读存储器)，寄存器、磁盘、光盘、硬盘、或任何其他适当的存储介质、或其任何组合。机器可读介质可以被实现在计算机程序产品中。
软件模块可以包括单个指令或多个指令，并且可以分布在若干不同的代码段之上、不同的程序之间以及多个存储介质之间。计算机可读介质可以包括多个软件模块。软件模块包括指令，该指令在由诸如处理器等装置执行时使处理系统执行各种功能。软件模块可以包括发射模块和接收模块。每个软件模块可以驻留在单个存储设备中或分布在多个存储设备之间。举例来说，当触发事件发生时，软件模块可以从硬盘驱动器而被加载到RAM中。在软件模块的执行期间，处理器可以将指令中的一些指令加载到高速缓存中以提高访问速度。然后，一个或多个高速缓存行可以被加载到通用寄存器文件中以由处理器执行。当参考软件模块的功能时，将理解，这样的功能由处理器在执行来自该软件模块的指令时实现。
以下权利要求不限于本文所示的实施例，而是应当符合与权利要求的语言一致的全部范围。在一项权利要求中，除非特别说明，否则单数形式的要素的含义并非“一个且仅一个”，而是“一个或多个”。除非另有特别说明，否则术语“一些”是指一个或多个。任何权利要求要素都不得根据《美国法典》第35卷第112(f)条的规定进行解释，除非该要素使用短语“用于……的部件”明确叙述，或者在方法权利要求的情况下，该要素使用词组“用于……的步骤”叙述。本领域普通技术人员已知或稍后将已知的贯穿本公开所描述的各个方面的要素的所有结构和功能等效物通过引用明确并入本文，并且旨在由权利要求书涵盖。此外，本文中公开的任何内容都不打算捐献给公众，无论该公开是否在权利要求书中明确叙述。

Claims (30)

1.一种清除存储在电子设备的存储器上的内容的方法，所述存储器包括多个存储体，所述多个存储体中的每个存储体上布置有多个存储器单元，所述多个存储器单元中的每个存储器单元耦合到相关联的读出放大器，所述方法包括：
接收清除内容命令，所述清除内容命令被配置为清除存储在所述存储器上的、在所述多个存储体的所述多个存储器单元中的第一组存储器单元中的内容；以及
响应于所述清除内容命令，激活与所述第一组存储器单元中的每个存储器单元相关联的每个读出放大器的第一开关和第二开关，所述第一开关耦合在对应存储器单元的第一位线与地之间，所述第二开关耦合在所述对应存储器单元的第二位线与所述地之间，其中激活所述第一开关和所述第二开关被配置为通过将所述第一位线和所述第二位线接地来清除所述对应存储器单元。
2.根据权利要求1所述的方法，其中所述清除内容命令包括第一阶段命令和第二阶段命令，所述第一阶段命令包括第一比特序列，并且所述第二阶段命令具有与所述第一比特序列互补的第二比特序列。
3.根据权利要求2所述的方法，其中接收所述清除内容命令包括在接收所述第二阶段命令之前接收所述第一阶段命令。
4.根据权利要求1所述的方法，其中接收所述清除内容命令包括读取存储在模式寄存器中的多位命令。
5.根据权利要求4所述的方法，还包括：响应于确定所述第一组存储器单元的所述内容已经被清除而清除所述模式寄存器。
6.根据权利要求1所述的方法，其中所述存储器是利用线中纠错码(ECC)的动态随机存取存储器(DRAM)。
7.根据权利要求1所述的方法，其中所述控制器响应于包括以下中的一项或多项的事件而接收所述命令：
所述电子设备的启动；
在所述存储器中检测到的状态错误；或者
在所述存储器中检测到的瞬时错误。
8.根据权利要求1所述的方法，其中所述清除内容命令包括被配置为对所述第一组存储器单元进行标识的指示符。
9.根据权利要求1所述的方法，其中所述第一组存储器单元包括在所述多个存储体中的每个存储体中的至少一行存储器单元。
10.一种设备，包括：
存储器，包括多个存储体，所述多个存储体中的每个存储体上布置有多个存储器单元，所述多个存储器单元中的每个存储器单元耦合到相关联的读出放大器；以及
处理器，通信耦合到所述存储器，所述处理器被配置为：
接收清除内容命令，所述清除内容命令被配置为清除存储在所述多个存储体的所述多个存储器单元中的第一组存储器单元上的内容；以及
响应于所述清除内容命令，激活与所述第一组存储器单元中的每个存储器单元相关联的每个读出放大器的第一开关和第二开关，所述第一开关耦合在对应存储器单元的第一位线与地之间，所述第二开关耦合在所述对应存储器单元的第二位线与所述地之间，其中激活所述第一开关和所述第二开关被配置为通过将所述第一位线和所述第二位线接地来清除所述对应存储器单元。
11.根据权利要求10所述的设备，其中所述清除内容命令包括第一阶段命令和第二阶段命令，所述第一阶段命令包括第一比特序列，并且所述第二阶段命令具有与所述第一比特序列互补的第二比特序列。
12.根据权利要求11所述的设备，其中被配置为接收所述清除内容命令的所述处理器还被配置为在接收所述第二阶段命令之前接收所述第一阶段命令。
13.根据权利要求10所述的设备，其中被配置为接收所述清除内容命令的所述处理器还被配置为读取存储在模式寄存器中的多位命令。
14.根据权利要求13所述的设备，其中所述处理器还被配置为响应于确定所述第一组存储器单元的所述内容已经被清除而清除所述模式寄存器。
15.根据权利要求10所述的设备，其中所述存储器是利用线中纠错码(ECC)的动态随机存取存储器(DRAM)。
16.根据权利要求10所述的设备，其中所述命令响应于包括以下中的一项或多项的事件而被接收：
所述设备的启动；
在所述存储器中检测到的状态错误；或者
在所述存储器中检测到的瞬时错误。
17.根据权利要求10所述的设备，其中所述清除内容命令包括被配置为对所述第一组存储器单元进行标识的指示符。
18.根据权利要求10所述的设备，其中所述第一组存储器单元包括在所述多个存储体中的每个存储体中的至少一行存储器单元。
19.一种装置，被配置为清除存储在电子设备的存储器上的内容，所述存储器包括多个存储体，所述多个存储体中的每个存储体上布置有多个存储器单元，所述多个存储器单元中的每个存储器单元耦合到相关联的读出放大器，所述装置包括：
用于接收清除内容命令的部件，所述清除内容命令被配置为清除存储在所述多个存储体的所述多个存储器单元中的第一组存储器单元上的内容；以及
用于响应于所述清除内容命令而激活与所述第一组存储器单元中的每个存储器单元相关联的每个读出放大器的第一开关和第二开关的部件，所述第一开关耦合在对应存储器单元的第一位线与地之间，所述第二开关耦合在所述对应存储器单元的第二位线与所述地之间，其中激活所述第一开关和所述第二开关被配置为通过将所述第一位线和所述第二位线接地来清除所述对应存储器单元。
20.根据权利要求19所述的装置，其中所述清除内容命令包括第一阶段命令和第二阶段命令，所述第一阶段命令包括第一比特序列，并且所述第二阶段命令具有与所述第一比特序列互补的第二比特序列。
21.根据权利要求20所述的装置，其中用于接收所述清除内容命令的所述部件包括用于在所述第二阶段命令之前接收所述第一阶段命令的部件。
22.根据权利要求19所述的装置，其中用于接收所述清除内容命令的所述部件包括用于读取存储在模式寄存器中的多位命令的部件。
23.根据权利要求22所述的装置，还包括用于响应于确定所述第一组存储器单元的所述内容已经被清除而清除所述模式寄存器的部件。
24.根据权利要求19所述的装置，其中所述存储器是利用线中纠错码(ECC)的动态随机存取存储器(DRAM)。
25.根据权利要求19所述的装置，其中所述命令响应于包括以下中的一项或多项的事件而被接收：
所述装置的启动；
在所述存储器中检测到的状态错误；或者
在所述存储器中检测到的瞬时错误。
26.根据权利要求19所述的装置，其中所述清除内容命令包括被配置为对所述第一组存储器单元进行标识的指示符。
27.根据权利要求19所述的装置，其中所述第一组存储器单元包括在所述多个存储体中的每个存储体中的至少一行存储器单元。
28.一种存储指令的非暂态计算机可读存储介质，所述指令在由装置的处理器执行时使所述装置执行清除存储在电子设备的存储器上的内容的方法，所述存储器包括多个存储体，所述多个存储体中的每个存储体上布置有多个存储器单元，所述多个存储器单元中的每个存储器单元耦合到相关联的读出放大器，所述方法包括：
由所述装置接收清除内容命令，所述清除内容命令被配置为清除存储在所述多个存储体的所述多个存储器单元中的第一组存储器单元上的内容；以及
由所述装置响应于所述清除内容命令而激活与所述第一组存储器单元中的每个存储器单元相关联的每个读出放大器的第一开关和第二开关，所述第一开关耦合在对应存储器单元的第一位线与地之间，所述第二开关耦合在所述对应存储器单元的第二位线与所述地之间，其中激活所述第一开关和所述第二开关被配置为通过将所述第一位线和所述第二位线接地来清除所述对应存储器单元。
29.根据权利要求28所述的非暂态计算机可读存储介质，其中所述清除内容命令包括第一阶段命令和第二阶段命令，所述第一阶段命令包括第一比特序列，并且所述第二阶段命令具有与所述第一比特序列互补的第二比特序列。
30.根据权利要求29所述的非暂态计算机可读存储介质，其中接收所述清除内容命令包括在接收所述第二阶段命令之前接收所述第一阶段命令。
CN202180057083.6A 2020-09-02 2021-08-17 用于清除存储器内容的装置和方法 Pending CN116034428A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/010,037 US11094393B1 (en) 2020-09-02 2020-09-02 Apparatus and method for clearing memory content
US17/010,037 2020-09-02
PCT/US2021/046386 WO2022051088A1 (en) 2020-09-02 2021-08-17 Apparatus and method for clearing memory content

Publications (1)

Publication Number Publication Date
CN116034428A true CN116034428A (zh) 2023-04-28

Family

ID=77274071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180057083.6A Pending CN116034428A (zh) 2020-09-02 2021-08-17 用于清除存储器内容的装置和方法

Country Status (7)

Country Link
US (1) US11094393B1 (zh)
EP (1) EP4208867A1 (zh)
KR (1) KR20230058058A (zh)
CN (1) CN116034428A (zh)
BR (1) BR112023003133A2 (zh)
TW (1) TW202211226A (zh)
WO (1) WO2022051088A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11994951B2 (en) * 2022-02-23 2024-05-28 Micron Technology, Inc. Device reset alert mechanism

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3236105B2 (ja) * 1993-03-17 2001-12-10 富士通株式会社 不揮発性半導体記憶装置及びその動作試験方法
US20080094877A1 (en) * 2006-10-20 2008-04-24 Honeywell International Inc. Faster initialization of dram memory
JP5489861B2 (ja) * 2010-05-20 2014-05-14 ルネサスエレクトロニクス株式会社 半導体装置及びエンジン制御用ボード
US10127971B1 (en) * 2017-05-01 2018-11-13 Micron Technology, Inc. Systems and methods for memory cell array initialization
JP2020087495A (ja) * 2018-11-29 2020-06-04 キオクシア株式会社 半導体メモリ

Also Published As

Publication number Publication date
BR112023003133A2 (pt) 2023-04-04
US11094393B1 (en) 2021-08-17
WO2022051088A1 (en) 2022-03-10
EP4208867A1 (en) 2023-07-12
KR20230058058A (ko) 2023-05-02
TW202211226A (zh) 2022-03-16

Similar Documents

Publication Publication Date Title
US9653141B2 (en) Method of operating a volatile memory device and a memory controller
US11043259B2 (en) System and method for in-memory compute
CN102096611B (zh) 用于存储器装置中的差错管理的方法和系统
JP2020514869A (ja) 誤り訂正符号メモリ
KR102194003B1 (ko) 메모리 모듈 및 이를 포함하는 메모리 시스템
US20030093744A1 (en) Error correcting memory and method of operating same
KR20090119899A (ko) 메모리 어레이 에러 정정 장치, 시스템 및 방법
KR20140106770A (ko) 반도체 메모리 장치, 이의 테스트 방법 및 동작 방법
JPS6230665B2 (zh)
US9390778B2 (en) Semiconductor memory devices and memory systems including the same
NL8201081A (nl) Halfgeleider geheugenorgaan.
US7525864B2 (en) Memory data inversion architecture for minimizing power consumption
WO2016135500A1 (en) Error detection circuitry for use with memory
CN116034428A (zh) 用于清除存储器内容的装置和方法
US8095853B2 (en) Digital memory with fine grain write operation
JP5215769B2 (ja) 半導体集積回路
US7990796B2 (en) Energy efficient memory access technique for single ended bit cells
US20190228811A1 (en) Activation of memory core circuits in an integrated circuit
US10304507B2 (en) Memory providing signal buffering scheme for array and periphery signals and operating method of the same
CN109119126B (zh) 半导体器件和错误管理方法
TWI617944B (zh) 抑制記憶體器件中電紋特徵之系統及方法
KR20160065468A (ko) 솔리드 스테이트 드라이브의 동작 방법
WO2016185574A1 (ja) メモリ装置
US9281054B2 (en) Technique for optimizing static random-access memory passive power consumption
JP2006092634A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination