CN116031297A - 一种异质结双极型晶体管及其制作方法 - Google Patents
一种异质结双极型晶体管及其制作方法 Download PDFInfo
- Publication number
- CN116031297A CN116031297A CN202211667878.1A CN202211667878A CN116031297A CN 116031297 A CN116031297 A CN 116031297A CN 202211667878 A CN202211667878 A CN 202211667878A CN 116031297 A CN116031297 A CN 116031297A
- Authority
- CN
- China
- Prior art keywords
- type ion
- layer
- collector
- sub
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 230000005641 tunneling Effects 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 150000002500 ions Chemical class 0.000 claims description 135
- 239000000463 material Substances 0.000 claims description 14
- -1 tellurium ions Chemical class 0.000 claims description 14
- 229910052714 tellurium Inorganic materials 0.000 claims description 11
- 239000002019 doping agent Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 abstract description 11
- 239000003990 capacitor Substances 0.000 abstract description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 22
- 239000012212 insulator Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 210000003127 knee Anatomy 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000009849 deactivation Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- ILXWFJOFKUNZJA-UHFFFAOYSA-N ethyltellanylethane Chemical compound CC[Te]CC ILXWFJOFKUNZJA-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910001425 magnesium ion Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 2
- HJUGFYREWKUQJT-UHFFFAOYSA-N tetrabromomethane Chemical group BrC(Br)(Br)Br HJUGFYREWKUQJT-UHFFFAOYSA-N 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- 101100207343 Antirrhinum majus 1e20 gene Proteins 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种异质结双极型晶体管及其制作方法，所述异质结双极型晶体管包括由下至上依次设置的衬底、亚集电区、隧穿结构、集电区、基区、发射区、发射区盖层和欧姆接触层；其中，所述隧穿结构包括交替设置的第一导电类型离子掺杂层和第二导电类型离子掺杂层。根据本发明提供的异质结双极型晶体管及其制作方法，通过在亚集电区和集电区之间形成由交替设置的第一导电类型离子掺杂层和第二导电类型离子掺杂层构成的隧穿结构而不再形成刻蚀停止层，隧穿结电容(Ctj)与集电结电容(Cbc)串联，等效电容减小，提高了器件的性能。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种异质结双极型晶体管及其制作方法。
背景技术
异质结双极型晶体管(Heterojunction Bipolar Transistor，HBT)具有功率密度高、增益高、相位噪声低、线性度好、芯片面积小和制造成本低等优点，广泛应用于移动电话、光通讯系统、雷达系统的射频器件中。
现有的异质结双极型晶体管包括在半绝缘衬底上由下至上依次沉积亚集电区、刻蚀停止层、集电区、基区、发射区、发射区盖层和欧姆接触层，其中，通常采用梯度掺杂的集电区，提高亚集电区的掺杂浓度来降低亚集电区片电阻(sheet resistance)及集电极欧姆接触电阻来降低膝电压(knee voltage)；此外，由于刻蚀停止层通常采用InGaP，与亚集电区和集电区采用的GaAs不同，InGaP/GaAs界面存在势垒，使得寄生电阻上升，元件特性降低。
因此，有必要提出一种新的异质结双极型晶体管及其制作方法，以解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明提供了一种异质结双极型晶体管，其包括由下至上依次设置的衬底、亚集电区、隧穿结构、集电区、基区、发射区、发射区盖层和欧姆接触层；
其中，所述隧穿结构包括交替设置的第一导电类型离子掺杂层和第二导电类型离子掺杂层。
进一步，所述第一导电类型离子掺杂层为N型离子掺杂层，所述N型离子掺杂层的掺杂离子为碲离子。
进一步，所述亚集电区的掺杂离子为碲离子。
进一步，所述隧穿结构由下至上依次包括N型离子掺杂层和P型离子掺杂层。
进一步，所述集电区具有N型离子掺杂，所述隧穿结构由下至上依次包括N型离子掺杂层、P型离子掺杂层和N型离子掺杂层。
进一步，所述亚集电区、所述隧穿结构以及所述集电区的材料相同。
进一步，所述第一导电类型离子掺杂层中碲离子的掺杂浓度范围为：所述亚集电区中碲离子的掺杂浓度范围为：5e18cm-3～1e20cm-3。
本发明还提供了一种异质结双极型晶体管的制作方法，包括步骤：
提供衬底；
在所述衬底上形成亚集电区；
在所述亚集电区上形成隧穿结构，所述隧穿结构包括交替设置的第一导电类型离子掺杂层和第二导电类型离子掺杂层；
在所述隧穿结构上依次形成集电区、基区、发射区、发射区盖层和欧姆接触层。
进一步，在所述衬底上形成亚集电区之后还包括对所述亚集电区进行碲离子掺杂的步骤。
进一步，形成所述隧穿结构包括步骤：
由下至上依次形成N型离子掺杂层和P型离子掺杂层；
或者，
由下至上依次形成N型离子掺杂层、P型离子掺杂层和N型离子掺杂层。
根据本发明提供的异质结双极型晶体管及其制作方法，通过在亚集电区和集电区之间形成由交替设置的第一导电类型离子掺杂层和第二导电类型离子掺杂层构成的隧穿结构而不再形成刻蚀停止层，隧穿结电容(Ctj)与集电结电容(Cbc)串联，等效电容减小，提高了器件的性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A示出了根据本发明一个实施例的异质结双极型晶体管的结构示意图；
图1B示出了根据本发明另一个实施例的异质结双极型晶体管的结构示意图；
图2示出了根据本发明实施例的异质结双极型晶体管的等效电路结构示意图；
图3示出了根据本发明实施例的异质结双极型晶体管的制作方法的示意性流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
现有的异质结双极型晶体管包括在半绝缘衬底上由下至上依次沉积亚集电区、刻蚀停止层、集电区、基区、发射区、发射区盖层和欧姆接触层，其中，通常采用梯度掺杂的集电区，提高亚集电区的掺杂浓度来降低亚集电区片电阻(sheet resistance)及集电极欧姆接触电阻来降低膝电压(knee voltage)；此外，由于刻蚀停止层通常采用InGaP，与亚集电区和集电区采用的GaAs不同，InGaP/GaAs界面存在势垒，使得寄生电阻上升，元件特性降低。
针对上述问题，本发明提供了一种异质结双极型晶体管，如图1A或1B所示，所示异质结双极型晶体管包括由下至上依次设置的衬底100、亚集电区110、隧穿结构120、集电区130、基区140、发射区150、发射区盖层160和欧姆接触层170；其中，所述隧穿结构120包括交替设置的第一导电类型离子掺杂层121和第二导电类型离子掺杂层122。
在一个实施例中，所述第一导电类型离子掺杂层121为N型离子掺杂层，所述第二导电类型离子掺杂层122为P型离子掺杂层。
参照图2，根据本发明提供的异质结双极型晶体管的等效电路，集电结电容(Cbc)210和隧穿结电容(Ctj)220与串联，等效电容减小，有利于高频特性，提高了器件的性能。
示例性地，所述亚集电区110、隧穿结构120和集电区130的材料相同。
通过将亚集电区110、隧穿结构120和集电区130的采用相同的材料，避免了采用不同的材料(例如刻蚀停止层采用InGaP，亚集电区110和/或集电区130采用GaAs)造成的GaAs/InGaP界面的势垒，从而避免了寄生电阻上升，优化了元件特性；同时避免了由于GaAs和InGaP的刻蚀选择比相近导致的对工艺窗口的控制及器件一致性带来的不便。
衬底100可以为本领域技术人员熟知的任何适合的半导体材料，例如锗或者硅或者GaAs或它们的组合等。衬底100的导电类型为半绝缘，具体的根据实际需要制备的器件类型进行合理选择。在一个实施例中，衬底100可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，衬底100的构成材料选用GaAs或InP。
在一个实施例中，所述亚集电区110为GaAs层。进一步，亚集电区110的掺杂离子为碲(Te)离子，所述Te离子的掺杂浓度为5e18cm-3～1e20cm-3，所述亚集电区110的厚度范围为300nm～1000nm。
在一个实施例中，所述隧穿结构120的第一导电类型离子掺杂层121为GaAs层。进一步，第一导电类型离子掺杂层121的掺杂离子为Te离子，所述Te离子的掺杂浓度为5e18cm-3～1e20cm-3，所述第一导电类型离子掺杂层121的厚度范围为10nm～30nm。
在一个实施例中，所述隧穿结构120的第二导电类型离子掺杂层122为GaAs层。进一步，第二导电类型离子掺杂层122的掺杂离子包括但不限于C或Mg离子，所述C离子的掺杂浓度为5e19cm-3～1e20 cm-3，所述第二导电类型离子掺杂层122的厚度范围为5nm～20nm。
在一个实施例中，所述集电区130为GaAs层。进一步，集电区130的掺杂离子包括但不限于硅离子，其中硅离子的掺杂浓度为5e15cm-3～3e16cm-3，所述集电区130的厚度范围为500nm～1000nm。
通过使第一导电类型离子掺杂层121的掺杂离子采用Te离子，使得n型载流子浓度达到1e19/cm3以上，有效降低了集电极寄生电阻与集电极接触电阻，从而提升了元件特性；同时Te离子具有低扩散(diffusivity)及低去活化性(de-activation rate)的特性，在高温条件下也能维持高活化载流子浓度，从而提高了器件的可靠性。
通过使亚集电区110的掺杂离子采用Te离子，干法刻蚀以Te离子作为终点，方便刻蚀深度的定义；同时亚集电区110采用Te离子掺杂提高了载流子浓度，有效降低了集电极接触电阻。
如图1A所示，所述隧穿结构120由下至上依次包括N型离子掺杂层和P型离子掺杂层。
由于亚集电区110具有N型离子掺杂，因此将隧穿结构120中的N型离子掺杂层与亚集电区110相邻设置，可以进一步降低隧穿结构120与亚集电区110之间的界面势垒，减小寄生电阻，提高器件性能。
如图1B所示，所述隧穿结构120由下至上依次包括N型离子掺杂层、P型离子掺杂层和N型离子掺杂层。
由于亚集电区110和集电区130均具有N型离子掺杂，因此在隧穿结构120中设置两层N型离子掺杂层，并将两层N型离子掺杂层分别与亚集电区110和集电区130相邻设置，进一步降低隧穿结构120与亚集电区110、集电区130之间的界面势垒，减小寄生电阻，提高器件性能。
示例性地，所述异质结双极型晶体管还包括基区140、发射区150、发射区盖层160和欧姆接触层170。
在一个实施例中，所述基区140为具有P型离子掺杂的GaAs层。在一个实施例中，基区140的掺杂离子包括但不限于C离子，其中所述C离子的掺杂浓度为2e19cm-3～5e19cm-3，所述基区140的厚度范围为40nm～100nm；
在一个实施例中，所述发射区150为具有N型离子掺杂的InGaP层。在一个实施例中，发射区150的掺杂离子包括但不限于硅离子，其中述硅离子的掺杂浓度为2e17cm-3～1e18cm-3，所述发射区150的厚度范围为40nm～100nm；
在一个实施例中，所述发射区盖层160为具有N型离子掺杂的GaAs层。在一个实施例中，发射区盖层160的掺杂离子包括但不限于硅离子，其中述硅离子的掺杂浓度为1e18cm-3～5e18cm-3，所述发射区盖层160的厚度范围为80nm～200nm。
在一个实施例中，所述欧姆接触层170为InGaAs层。在一个实施例中，欧姆接触层170的掺杂离子包括但不限于硅离子，其中述硅离子的掺杂浓度为1e19cm-3～1e20cm-3，所述欧姆接触层170的厚度范围为50nm～150nm。
本发明还提供了一种异质结双极型晶体管的制作方法，如图3所示，包括步骤：
步骤S310：提供衬底；
步骤S320：在所述衬底上形成亚集电区；
步骤S330：在所述亚集电区上形成隧穿结构，所述隧穿结构包括交替设置的第一导电类型离子掺杂层和第二导电类型离子掺杂层；
步骤S340：在所述隧穿结构上依次形成集电区、基区、发射区、发射区盖层和欧姆接触层。
首先执行步骤S310，参照图1A或1B所示，提供衬底100。
衬底100可以为本领域技术人员熟知的任何适合的半导体材料，例如锗或者硅或者它们的组合等。衬底100的导电类型，例如N型或者P型，具体的根据实际需要制备的器件类型进行合理选择。在一个实施例中，衬底100可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，衬底100的构成材料选用GaAs或InP。
接下来，执行步骤S320，参照图1A或1B所示，在所述衬底100上形成亚集电区120。
在一个实施例中，所述亚集电区110为GaAs层，所述亚集电区110的厚度范围为50nm～200nm。亚集电区110的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。以GaAs层为例，优选采用金属有机物化学气相沉积(MOCVD)作为生长工艺，生长源为TMGa、TMIn、AsH3和PH3，生长温度为600℃～800℃，反应室压力为50mbar～800mbar。
进一步，亚集电区110的掺杂源为二乙基碲，所述Te离子的掺杂浓度为5e18cm-3～1e20cm-3。
通过使亚集电区110的掺杂离子采用Te离子，干法刻蚀以Te离子作为终点，方便刻蚀深度的定义；同时亚集电区110采用Te离子掺杂提高了载流子浓度，有效降低了集电极接触电阻。
接下来，执行步骤S330，参照图1A或1B所示，在所述亚集电区110上形成隧穿结构120，所述隧穿结构120包括交替设置的第一导电类型离子掺杂层121和第二导电类型离子掺杂层122。
在一个实施例中，所述隧穿结构120的第一导电类型离子掺杂层121为GaAs层，所述第一导电类型离子掺杂层121的厚度范围为10nm～30nm。第一导电类型离子掺杂层121的形成方法可以采用本领域技术人员所熟习的任何现有技术，在此不再赘述。
进一步，第一导电类型离子掺杂层121的掺杂离子为Te离子，所述Te离子的掺杂浓度为5e18cm-3～1e20cm-3。在一个实施例中，向第一导电类型离子掺杂层121中注入的离子包括Te离子，掺杂源为二乙基碲。
通过使第一导电类型离子掺杂层121的掺杂离子采用Te离子，使得n型载流子浓度达到1e19/cm3以上，有效降低了集电极寄生电阻与集电极接触电阻，从而提升了元件特性；同时Te离子具有低扩散(diffusivity)及低去活化性(de-activation rate)的特性，在高温条件下也能维持高活化载流子浓度，从而提高了器件的可靠性。
在一个实施例中，所述隧穿结构120的第二导电类型离子掺杂层122为GaAs层，所述第二导电类型离子掺杂层122的厚度范围为5nm～20nm。第二导电类型离子掺杂层122的形成方法可以采用本领域技术人员所熟习的任何现有技术，在此不再赘述。
进一步，第二导电类型离子掺杂层122的掺杂离子包括但不限于C或Mg离子，所述C离子的掺杂浓度为2e19cm-3～5e19cm-3。在一个实施例中，向第二导电类型离子掺杂层122中掺入的离子包括C离子，掺杂源为CBr4或CCl4。
接下来，执行步骤S340，参照图1A或1B所示，在所述隧穿结构120上依次形成集电区130、基区140、发射区150、发射区盖层160和欧姆接触层170。
在一个实施例中，所述集电区130为GaAs层。所述基区140为具有P型离子掺杂的GaAs层。所述发射区150为具有N型离子掺杂的InGaP层。所述发射区盖层160为具有N型离子掺杂的GaAs层。所述欧姆接触层170为InGaAs层。所述集电区130、基区140、发射区150、发射区盖层160和欧姆接触层170的形成方法可以采用本领域技术人员所熟习的任何现有技术，在此不再赘述。
示例性地，所述亚集电区110、隧穿结构120和集电区130的材料相同。
通过将亚集电区110、隧穿结构120和集电区130的采用相同的材料，避免了采用不同的材料(例如刻蚀停止层采用InGaP，亚集电区110和/或集电区130采用GaAs)造成的GaAs/InGaP界面的势垒，从而避免了寄生电阻上升，优化了元件特性；同时避免了由于GaAs和InGaP的刻蚀选择比相近导致的对工艺窗口的控制及器件一致性带来的不便。
如图1A所示，所述隧穿结构120由下至上依次包括N型离子掺杂层和P型离子掺杂层。
由于亚集电区110具有N型离子掺杂，因此将隧穿结构120中的N型离子掺杂层与亚集电区110相邻设置，可以进一步降低隧穿结构120与亚集电区110之间的界面势垒，减小寄生电阻，提高器件性能。
如图1B所示，所述隧穿结构120由下至上依次包括N型离子掺杂层、P型离子掺杂层和N型离子掺杂层。
由于亚集电区110和集电区130均具有N型离子掺杂，因此在隧穿结构120中设置两层N型离子掺杂层，并将两层N型离子掺杂层分别与亚集电区110和集电区130相邻设置，进一步降低隧穿结构120与亚集电区110、集电区130之间的界面势垒，减小寄生电阻，提高器件性能。
至此完成了对本发明的异质结双极型晶体管的制作方法的关键步骤的介绍，对于完整的器件制备还可能需要其他的多个工艺过程，在此不做一一赘述。
根据本发明提供的异质结双极型晶体管及其制作方法，通过在亚集电区和集电区之间形成由交替设置的第一导电类型离子掺杂层和第二导电类型离子掺杂层构成的隧穿结构而不再形成刻蚀停止层，隧穿结电容(Ctj)与集电结电容(Cbc)串联，等效电容减小，提高了器件的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种异质结双极型晶体管，其特征在于，包括由下至上依次设置的衬底、亚集电区、隧穿结构、集电区、基区、发射区、发射区盖层和欧姆接触层；
其中，所述隧穿结构包括交替设置的第一导电类型离子掺杂层和第二导电类型离子掺杂层。
2.如权利要求1所述的异质结双极型晶体管，其特征在于，所述第一导电类型离子掺杂层为N型离子掺杂层，所述N型离子掺杂层的掺杂离子为碲离子。
3.如权利要求2所述的异质结双极型晶体管，其特征在于，所述亚集电区的掺杂离子为碲离子。
4.如权利要求3所述的异质结双极型晶体管，其特征在于，所述隧穿结构由下至上依次包括N型离子掺杂层和P型离子掺杂层。
5.如权利要求3所述的异质结双极型晶体管，其特征在于，所述集电区具有N型离子掺杂，所述隧穿结构由下至上依次包括N型离子掺杂层、P型离子掺杂层和N型离子掺杂层。
6.如权利要求1所述的异质结双极型晶体管，其特征在于，所述亚集电区、所述隧穿结构以及所述集电区的材料相同。
7.如权利要求3所述的异质结双极型晶体管，其特征在于，所述第一导电类型离子掺杂层中碲离子的掺杂浓度范围为：所述亚集电区中碲离子的掺杂浓度范围为5e18cm-3～1e20cm-3。
8.一种异质结双极型晶体管的制作方法，其特征在于，包括步骤：
提供衬底；
在所述衬底上形成亚集电区；
在所述亚集电区上形成隧穿结构，所述隧穿结构包括交替设置的第一导电类型离子掺杂层和第二导电类型离子掺杂层；
在所述隧穿结构上依次形成集电区、基区、发射区、发射区盖层和欧姆接触层。
9.如权利要求8所述的异质结双极型晶体管，其特征在于，在所述衬底上形成亚集电区之后还包括对所述亚集电区进行碲离子掺杂的步骤。
10.如权利要求9所述的异质结双极型晶体管，其特征在于，形成所述隧穿结构包括步骤：
由下至上依次形成N型离子掺杂层和P型离子掺杂层；
或者，
由下至上依次形成N型离子掺杂层、P型离子掺杂层和N型离子掺杂层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211667878.1A CN116031297A (zh) | 2022-12-23 | 2022-12-23 | 一种异质结双极型晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211667878.1A CN116031297A (zh) | 2022-12-23 | 2022-12-23 | 一种异质结双极型晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116031297A true CN116031297A (zh) | 2023-04-28 |
Family
ID=86090630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211667878.1A Pending CN116031297A (zh) | 2022-12-23 | 2022-12-23 | 一种异质结双极型晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116031297A (zh) |
-
2022
- 2022-12-23 CN CN202211667878.1A patent/CN116031297A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2582519B2 (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| US7361943B2 (en) | Silicon-based backward diodes for zero-biased square law detection and detector arrays of same | |
| US6251738B1 (en) | Process for forming a silicon-germanium base of heterojunction bipolar transistor | |
| US9553177B2 (en) | Vertically base-connected bipolar transistor | |
| US6410947B1 (en) | Semiconductor device and process of production of same | |
| KR100644497B1 (ko) | 횡형 헤테로 바이폴라 트랜지스터 및 그 제조방법 | |
| JP2006513572A (ja) | エンハンスメントモード金属酸化膜半導体電界効果トランジスタ及びその形成方法 | |
| KR100817403B1 (ko) | 반도체 소자 구조 및 그 제조 방법 | |
| JP2002009163A (ja) | ＳｉＧｅ統合機構を使用した積層ダブル・ポリシリコン／ＭＯＳコンデンサの作製方法 | |
| EP2736078A1 (fr) | Transistor bidirectionnel à haute mobilité électronique | |
| EP0551185A2 (en) | Heterojunction bipolar transistor | |
| CN109830528B (zh) | 锗硅hbt器件及制造方法 | |
| KR20030028483A (ko) | 실리콘 바이폴라 트랜지스터, 실리콘 바이폴라트랜지스터의 회로 장치 및 제조 방법 | |
| US6573539B2 (en) | Heterojunction bipolar transistor with silicon-germanium base | |
| CN116031297A (zh) | 一种异质结双极型晶体管及其制作方法 | |
| EP1417716B1 (en) | Trench bipolar transistor | |
| CN112151616B (zh) | 一种堆叠mos器件及其制备方法 | |
| JP3874919B2 (ja) | 化合物半導体装置 | |
| JPH07273311A (ja) | 帯域対帯域共振トンネリング・トランジスタ | |
| US6797578B1 (en) | Method for fabrication of emitter of a transistor and related structure | |
| US6967144B1 (en) | Low doped base spacer for reduction of emitter-base capacitance in bipolar transistors with selectively grown epitaxial base | |
| EP3564995A1 (en) | Integrated circuit device and method of manufacturing thereof | |
| JP2001332565A (ja) | 負性微分抵抗素子およびその製造方法 | |
| CN113140632B (zh) | 沟槽型mosfet器件及其制备方法 | |
| CN211789027U (zh) | 高电子迁移率晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |