CN116013937A - 显示面板及显示装置 - Google Patents
显示面板及显示装置 Download PDFInfo
- Publication number
- CN116013937A CN116013937A CN202310003823.9A CN202310003823A CN116013937A CN 116013937 A CN116013937 A CN 116013937A CN 202310003823 A CN202310003823 A CN 202310003823A CN 116013937 A CN116013937 A CN 116013937A
- Authority
- CN
- China
- Prior art keywords
- layer
- barrier
- substrate
- barrier film
- film layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 claims abstract description 325
- 239000000758 substrate Substances 0.000 claims abstract description 125
- 239000010410 layer Substances 0.000 claims description 442
- 230000007704 transition Effects 0.000 claims description 15
- 239000011159 matrix material Substances 0.000 claims description 7
- 238000004806 packaging method and process Methods 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims description 5
- 238000005452 bending Methods 0.000 abstract description 16
- 239000010408 film Substances 0.000 description 125
- 239000002184 metal Substances 0.000 description 27
- 239000000463 material Substances 0.000 description 14
- 230000000903 blocking effect Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006229 carbon black Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
提供了一种显示面板及显示装置,属于显示技术领域。该显示面板包括衬底,位于衬底的显示区的像素结构,以及位于衬底的非显示区的阻挡坝。其中,像素结构包括依次层叠的像素电路层,至少一层平坦层,黑色像素界定层,以及支撑层。阻挡坝包括多层阻挡膜层,且该多层阻挡膜层与像素结构包括的平坦层和支撑层中的部分膜层位于同层。即,该阻挡坝可以采用弯折性能较好的平坦层和支撑层制备,而不采用弯折性能较差的黑色像素界定层制备。如此,可以解决因黑色像素界定层弯折性能较差而无法适用于折叠产品中制备阻挡坝的问题。本公开提供的显示面板中的阻挡坝可以较好的适用于不同类型的显示产品中。
Description
技术领域
本公开涉及显示技术领域,特别涉及一种显示面板及显示装置。
背景技术
随着显示技术的发展,目前常在显示面板中,衬底的非显示区设置阻挡坝(Dam)来阻挡外界水汽入侵衬底的显示区,实现对显示区的保护。
相关技术中,位于非显示区的Dam一般包括沿远离衬底的方向依次层叠的多层平坦层(planarization,PLN)、像素界定层(pixeldefinitionlayer,PDL)和支撑柱(photospacer,PS),支撑柱也可以称为支撑层。在传统包括偏光片(polarizer,POL)的显示面板中,PDL为半透光的常规PDL;在无偏光片的非传统显示面板中,PDL为具有黑色(black)性能的BPDL。
但是,因BPDL相对于常规PDL,弯折性能较差,故导致目前的Dam无法较好的适用于不同类型的显示产品中。
发明内容
提供了一种显示面板及显示装置,可以解决相关技术中Dam无法较好的适用于不同类型的显示产品中的问题,所述技术方案如下:
一方面,提供了一种显示面板,所述显示面板包括:
衬底,具有显示区和至少部分围绕所述显示区的非显示区;
位于所述衬底一侧且位于所述显示区的多个像素结构,所述像素结构包括沿远离所述衬底的方向依次层叠的像素电路层,至少一层平坦层,黑色像素界定层,以及支撑层,所述黑色像素界定层具有沿平行于所述衬底的承载面间隔排布的多个第一开口,所述像素结构还包括位于每个所述第一开口中的发光元件;
以及,位于所述衬底一侧且位于所述非显示区的多个阻挡坝,所述多个阻挡坝沿远离所述显示区的方向间隔排布,且每个所述阻挡坝包括沿远离所述衬底的方向依次层叠的多层阻挡膜层;其中,所述多层阻挡膜层与所述至少一层平坦层和所述支撑层中的部分膜层位于同层。
可选的,所述多个阻挡坝中,靠近所述显示区的阻挡坝的宽度小于远离所述显示区的阻挡坝的宽度,和/或,靠近所述显示区的阻挡坝的高度小于远离所述显示区的阻挡坝的高度;
其中,宽度方向平行于所述衬底的承载面,高度方向垂直于所述衬底的承载面。
可选的,所述衬底还具有位于所述非显示区远离所述显示区一侧,且与所述非显示区临接的绑定区;
其中,每个所述阻挡坝中,靠近所述绑定区的第一部分的高度小于远离所述绑定区的第二部分的高度。
可选的,所述衬底呈矩形,具有第一边框、第二边框、第三边框和第四边框;
所述非显示区围绕所述显示区,且位于所述非显示区的每个所述阻挡坝环绕所述显示区;所述绑定区位于所述第四边框的一侧;
其中,每个所述阻挡坝中,所述第一部分位于所述第四边框的一侧,所述第二部分位于所述第一边框、所述第二边框、所述第三边框和所述第四边框的一侧,且所述第二部分中位于所述第四边框的一侧的部分位于所述第一部分之外。
可选的,所述第一部分包括的多层阻挡膜层的宽度和所述第二部分包括的多层阻挡膜层的宽度均沿靠近所述衬底的方向依次递减;并且,每相邻两层阻挡膜层中,远离所述衬底的阻挡膜层在所述衬底上的正投影覆盖靠近所述衬底的阻挡膜层在所述衬底上的正投影。
可选的,所述第一部分包括的多层阻挡膜层的中轴线共线,所述第二部分包括的多层阻挡膜层的中轴线共线,且所述第一部分的中轴线与所述第二部分的中轴线共线。
可选的,所述第一部分包括的阻挡膜层的数量小于所述第二部分包括的阻挡膜层的数量。
可选的,所述第一部分包括的多层阻挡膜层属于所述第二部分包括的多层阻挡膜层中的阻挡膜层。
可选的,所述多个阻挡坝中,一部分阻挡坝中,所述第一部分包括的多层阻挡膜层中远离所述衬底的阻挡膜层与所述第二部分包括的多层阻挡膜层中远离所述衬底的阻挡膜层相同;另一部分阻挡坝中,所述第一部分包括的多层阻挡膜层中远离所述衬底的阻挡膜层与所述第二部分包括的多层阻挡膜层中远离所述衬底的阻挡膜层不同。
可选的,若所述第一部分包括的多层阻挡膜层的宽度和所述第二部分包括的多层阻挡膜层的宽度均沿靠近所述衬底的方向依次递减,且所述第一部分包括的多层阻挡膜层属于所述第二部分包括的多层阻挡膜层中的阻挡膜层,则对于所述另一部分阻挡坝中的每个阻挡坝而言,所述阻挡坝还包括:位于所述第一部分和所述第二部分之间的过渡区;
其中,在所述过渡区,所述第二部分包括的多层阻挡膜层中,目标膜层的宽度过渡增宽至等于所述阻挡坝的宽度,所述目标膜层为用作所述第一部分包括的多层阻挡膜层中,远离所述衬底的阻挡膜层;
并且,所述第二部分包括的多层阻挡膜层中,远离所述衬底的阻挡膜层在所述衬底上的正投影覆盖所述过渡区在所述衬底上的正投影。
可选的,在所述过渡区,对于所述目标膜层的各边而言,增宽角相同且小于90度,和/或,增宽宽度相同。
可选的,所述显示面板包括:沿远离所述显示区的方向间隔排布的第一阻挡坝和第二阻挡坝;
其中,所述第一阻挡坝中,所述第一部分包括两层阻挡膜层,所述第二部分包括三层阻挡膜层;
所述第二阻挡坝中,所述第一部分包括两层阻挡膜层,所述第二部分包括四层阻挡膜层。
可选的,所述像素结构包括沿远离所述衬底的方向依次层叠的第一平坦层、第二平坦层和第三平坦层;
其中,所述第一阻挡坝中,所述第一部分包括的两层阻挡膜层分别与所述第二平坦层和所述支撑层位于同层,所述第二部分包括的三层阻挡膜层分别与所述第二平坦层、所述第三平坦层和所述支撑层位于同层;
所述第二阻挡坝中,所述第一部分包括的两层阻挡膜层分别与所述第一平坦层和所述第二平坦层位于同层,所述第二部分包括的四层阻挡膜层分别与所述第一平坦层、所述第二平坦层、所述第三平坦层和所述支撑层位于同层。可选的,所述显示面板还包括:
位于所述黑色像素界定层远离所述衬底一侧,且沿远离所述衬底的方向依次层叠的封装层、黑色矩阵层和保护层,所述黑色矩阵层具有与所述多个第一开口一一对应的多个第二开口;
以及,位于每个所述第二开口中的滤光层,并且,每个所述第二开口中的滤光层的颜色与对应的所述第一开口中的发光元件的颜色相同。
另一方面,提供了一种显示装置,所述显示装置包括:驱动电路,以及如上述方面所述的显示面板;
其中,所述驱动电路与所述显示面板电连接,并用于驱动所述显示面板发光。
综上所述,本公开实施例提供的技术方案带来的有益效果至少可以包括:
提供了一种显示面板及显示装置。该显示面板包括衬底,位于衬底的显示区的像素结构,以及位于衬底的非显示区的阻挡坝。其中,像素结构包括依次层叠的像素电路层,至少一层平坦层,黑色像素界定层,以及支撑层。阻挡坝包括多层阻挡膜层,且该多层阻挡膜层与像素结构包括的平坦层和支撑层中的部分膜层位于同层。即,该阻挡坝可以采用弯折性能较好的平坦层和支撑层制备,而不采用弯折性能较差的黑色像素界定层制备。如此,可以解决因黑色像素界定层弯折性能较差而无法适用于折叠产品中制备阻挡坝的问题。本公开提供的显示面板中的阻挡坝可以较好的适用于不同类型的显示产品中。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种显示面板的结构示意图;
图2是本公开实施例提供的一种显示面板的截面图;
图3是本公开实施例提供的另一种显示面板的结构示意图;
图4是本公开实施例提供的又一种显示面板的结构示意图;
图5是本公开实施例提供的另一种显示面板的结构示意图;
图6是本公开实施例提供的一种显示面板中阻挡坝的俯视图;
图7是本公开实施例提供的一种显示面板中阻挡坝在各个方向上的截面图;
图8是本公开实施例提供的一种显示面板中阻挡坝的俯视放大图;
图9是本公开实施例提供的一种显示装置的结构示意图。
具体实施方式
为了使本公开的目的、技术方案和优点更加清楚,下面将结合附图对本公开实施方式作进一步地详细描述。
无偏光片(POL-Less)的非传统显示面板,例如包括将彩色滤光层集成于封装层(coloronencapsulation,COE)的COE显示面板。目前,在考虑提升产品光学性能的基础上,传统包括偏光片的显示面板中常通过一道掩膜板(mask)制备具有透光性能的像素界定层PDL和支撑层PS,而例如COE显示面板的无偏光片显示面板中常通过两道mask分别制备黑色像素界定层BPDL和支撑层PS。并且,COE显示面板相对于传统包括偏光片的显示面板而言,还多包括一层位于发光元件的阳极(Anode)靠近衬底一侧的平坦层PLN,该平坦层PLN主要用于提升阳极的平坦性,从而进一步间接的提升显示面板的光学性能。
其中,因黑色像素界定层BPDL的基底材料中添加了炭黑添加剂,故使得相对于传统的像素界定层PDL而言,黑色像素界定层BPDL的弯折性能和粘附性较差。而在COE折叠产品中,材料的弯折性能又是十分重要的,故结合背景技术可知,黑色像素界定层BPDL的设置会导致无法再继续可靠形成阻挡坝Dam。即,黑色像素界定层BPDL的特性使其不再适用于做阻挡坝Dam的设计。
为此,本公开实施例提供了一种阻挡坝Dam的设计,可以适配不同类型的显示产品。也即是,本公开实施例可以为可折叠的COE显示产品提供了一种全新的阻挡坝Dam设计。
图1是本公开实施例提供的一种显示面板的结构示意图。如图1所示,该显示面板包括:
衬底01,该衬底01具有显示区AA和至少部分围绕显示区AA的非显示区BB。例如,参考图1,其示出的衬底01中,非显示区BB围绕显示区AA。当然,在一些其他实施例中,非显示区BB也可以部分围绕显示区AA,如非显示区BB可以与显示区AA临接,并位于显示区AA的左侧。当然,该非显示区BB也不限于位于显示区AA的左侧,如,也可以位于显示区AA的上侧。
需要说明的是,显示区AA的面积一般远大于非显示区BB的面积,附图仅是示意性说明,不对显示区AA和非显示区BB的面积进行限定。
再继续参考图1,本公开实施例记载的显示面板还包括:位于衬底01一侧且位于显示区AA的多个像素结构02。以及,位于衬底01一侧且位于非显示区BB的多个阻挡坝(Dam)03。该多个阻挡坝03沿远离显示区AA的方向间隔排布。该多个阻挡坝03可以作为后续封装的阻挡墙,实现对显示区AA的保护。
在图1所示结构基础上,图2示出了一种显示面板在kk'方向上的截面图。参考图2可以看出,像素结构02包括沿远离衬底01的方向依次层叠的像素电路层021,至少一层平坦层(PLN)022,黑色像素界定层(BPDL)023,以及支撑层(PS)024。其中,黑色像素界定层023具有沿平行于衬底01的承载面间隔排布的多个第一开口K1,像素结构02还包括位于每个第一开口K1中的发光元件L1。也即是,位于不同第一开口K1中的发光元件L1能够被黑色像素界定层023所间隔。需要说明的是,图2仅示意性示出一个第一开口K1。以及,图2仅示意性的示出三层平坦层022,分别标识为PLN1、PLN2和PLN3。
继续参考图2还可以看出,每个阻挡坝03包括沿远离衬底01的方向依次层叠的多层阻挡膜层031。其中,该多层阻挡膜层031与多层平坦层022和支撑层024中的部分膜层位于同层。
需要说明的是,位于同层可以是指:采用同一成膜工艺形成用于形成特定图形的膜层,然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同,一次构图工艺包括多次曝光、显影或刻蚀工艺,而形成的层结构中的特定图形可以是连续的也可以是不连续的。即,位于“同层”的多个元件、部件、结构和/或部分由相同的材料构成,并通过同一次构图工艺形成。如此,可以节省制造工艺和制造成本,并且可以加快制造效率。
也即是,在本公开实施例中,每个阻挡坝03可以包括由至少一层平坦层022和支撑层024中的部分膜层形成的多层阻挡膜层031。此外,需要说明的是,各个阻挡坝03可以包括不同的阻挡膜层031。因平坦层022和支撑层024的材料一般为有机材料,故阻挡坝03包括的阻挡膜层031也可以称为有机膜层。
例如,参考图2,其示出的阻挡坝03包括四层阻挡膜层031,且该四层阻挡膜层031分别与像素结构02包括的三层平坦层022(PLN1、PLN2和PLN3)以及支撑层024位于同层。也即是,该阻挡坝03包括三层平坦层022和一层支撑层024。在一些实施例中,其他阻挡坝03可以包括三层阻挡膜层031,分别与三层平坦层022位于同层,或,分别与两层平坦层022和一层支撑层024位于同层。此处仅是示意性说明同层关系,不对膜层选择进行限定。
因本公开实施例记载的阻挡坝03包括的阻挡膜层031是与平坦层022和支撑层024中的部分膜层位于同层,而不与黑色像素界定层023位于同层,即不采用像素界定层制备阻挡坝03,故可以解决因黑色像素界定层023弯折性能较差而不适用于在折叠产品中制备阻挡坝03的问题。换言之,本公开实施例提供的阻挡坝03可以适用于折叠或不折叠的各类显示产品中,不被像素界定层的材料所限制。
综上所述,本公开实施例提供了一种显示面板。该显示面板包括衬底,位于衬底的显示区的像素结构,以及位于衬底的非显示区的阻挡坝。其中,像素结构包括依次层叠的像素电路层,至少一层平坦层,黑色像素界定层,以及支撑层。阻挡坝包括多层阻挡膜层,且该多层阻挡膜层与像素结构包括的平坦层和支撑层中的部分膜层位于同层。即,阻挡坝可以采用弯折性能较好的平坦层和支撑层制备,而不采用弯折性能较差的黑色像素界定层制备。如此,可以解决因黑色像素界定层弯折性能较差而无法适用于折叠产品中制备阻挡坝的问题。本公开实施例提供的显示面板中的阻挡坝可以较好的适用于不同类型的显示产品中。
在图2基础上,图3示出了另一种显示面板的截面图。如图3所示,本公开实施例记载的显示面板还可以包括:位于黑色像素界定层023远离衬底01一侧,且沿远离衬底01的方向依次层叠的封装层025、黑色矩阵层(blackmatrix,BM)026和保护(overcoat,OC)层027。图3中未示出支撑层024。可选的,封装层025可以为薄膜封装(thinfilmencapsulation,TFE)层,即可以采用薄膜封装。保护层OC的材料可以为有机材料,即保护层OC可以为有机保护层。
其中,黑色矩阵层026可以具有与多个第一开口K1一一对应的多个第二开口K2。即,该多个第二开口K2也可以沿平行于衬底01的承载面的方向X1间隔排布。图3也仅示意性示出与一个第一开口K1对应的一个第二开口K2。
以及,显示面板还可以包括:位于每个第二开口K2中的滤光层028。也即是,位于不同第二开口K2中的滤光层028能够被黑色矩阵层026所间隔。可选的,滤光层028可以包括:彩色滤光片(colorfilter,CF)。当然,在一些其他实施例中,滤光层028还可以包括色阻,本公开实施例对此不做限定。
并且,在本公开实施例中,每个第二开口K2中的滤光层028的颜色与对应的第一开口K1中的发光元件L1的颜色可以相同。如,若某第一开口K1中的发光元件L1为红色发光元件L1,则与该第一开口K1对应的第二开口K2中的滤光层028也可以为红色。
此外,可选的,在本公开实施例中,位于相邻的第一开口K1中的发光元件L1的颜色可以不同,相应的,位于相邻第二开口K2中的滤光层028的颜色也可以不同。此处,发光元件L1的颜色可以是指发光元件L1所发出光线的颜色。如,显示面板可以包括多个红色发光元件,多个绿色发光元件和多个蓝色发光元件共三种颜色的发光元件,每相邻的三个第一开口K1中,可以依次设置有红色发光元件、绿色发光元件和蓝色发光元件。当然,在一些其他实施例中,位于相邻的第一开口K1中的发光元件L1的颜色也可以相同,本公开实施例对多个发光元件L1的排列方式不做限制。
以及,在本公开实施例中,像素电路层021形成的像素电路可以通过贯穿多层平坦层022的过孔与发光元件L1电连接,并用于驱动发光元件L1发光。如,若发光元件L1为有机发光二极管(organiclight-emittingdiode,OLED),则像素电路可以向发光元件L1传输驱动电流,从而驱动发光元件L1发光。光元件L1发出的光线可以经滤光层028滤光后射出,从而显示面板可以显示画面。因无需设置偏光片,故该显示面板可以为上述实施例记载的COE面板。
此外,继续参考图3还可以看出,本公开实施例中的发光元件L1可以包括沿远离衬底01的方向依次层叠的阳极Anode和电致发光(electroluminescence,EL)层EL。像素电路层021形成的像素电路与发光元件L1电连接可以是指:像素电路与发光元件L1包括的阳极Anode电连接。当然,发光元件L1一般还可以包括位于电致发光层EL远离衬底01一侧的阴极Cathode(图中未示出)。像素电路层02形成的像素电路可以向发光元件L1包括的阳极Anode传输发光驱动信号,发光元件L1包括的阴极Cathode可以与一电源端电连接,并接收该电源端传输的电源信号。发光元件L1包括的电致发光层EL可以在阳极Anode接收到的发光驱动信号和阴极Cathode接收到的电源信号的压差作用下发光。
以图2和图3所示结构为例,图4示出了又一种显示面板的结构示意图。参考图4可以看出,像素电路层021可以包括:沿远离衬底01的方向依次层叠的有源层(activelayer)Ac、栅金属层Gate和源漏金属层SD。
可选的,图4共示出像素电路层021形成的N型晶体管和P型晶体管共两个晶体管。其中,P型晶体管的有源层的材料可以包括:低温多晶硅材料。N型晶体管的有源层的材料可以包括:氧化物材料。图中为区分,将P型晶体管的有源层Ac标识为Ac-L,将N型晶体管的有源层Ac标识为Ac-O。有源层Ac-O相对于有源层Ac-L更远离衬底01。
此外,参考图4还可以看出,其示出的像素电路共包括沿远离衬底01的方向依次层叠的三层栅金属层Gate1、Gate2和Gate3。源漏金属层SD包括沿远离衬底01的方向依次层叠的两层源漏金属层SD1和SD2。以及,像素电路还包括沿远离衬底01的方向依次层叠的三层平坦层PLN1、PLN2和PLN3。
其中,平坦层PLN1位于源漏金属层SD1与源漏金属层SD2之间,源漏金属层SD2位于平坦层PLN1与平坦层PLN2之间。并且,源漏金属层SD2通过贯穿该平坦层PLN1的过孔与源漏金属层SD1搭接。发光元件L1的阳极Anode通过贯穿平坦层PLN3和平坦层PLN2的过孔与源漏金属层SD2搭接,从而间接与源漏金属层SD1搭接,如此,即实现了像素电路与发光元件L1的电连接。
此外,参考图4还可以看出,显示面板还可以包括:位于衬底01与有源层Ac-L之间,且沿远离衬底01的方向依次层叠的遮光层LS和三层缓冲层(分别标识为:Buffer-S、Buffer-1和Buffer-2)。位于有源层Ac-L与栅极金属层Gate1之间的栅绝缘层(gateinsulator,GI)GI1。位于栅极金属层Gate1与栅极金属层Gate2之间的栅绝缘层GI2。位于栅金属层Gate2与有源层Ac-O之间的缓冲层Buffer-O。位于有源层Ac-O与栅极金属层Gate3之间的栅绝缘层GI3。以及位于栅极金属层Gate3与源漏金属层SD1之间的层间界定层(interleveldielectric,ILD)。并且,源漏金属层SD1还分别与遮光层LS、有源层Ac-L、有源层Ac-O、栅极金属层Gate1和栅极金属层Gate2等膜层搭接。与源漏金属层SD1搭接的栅极金属层Gate1和栅极金属层Gate2用于形成像素电路中的存储电容Cst。以及,衬底01可以包括沿靠近遮光层LS的方向依次层叠的基底PI1、屏障层Barrier1、基底PI2和屏障层Barrier2。
可选的,基底PI1和基底PI2可以为柔性基底,柔性衬底的材料可以包括聚酰亚胺(polymide,PI)。当然,在一些其他实施例中,衬底01还可以为非柔性衬底,如,玻璃。屏障层Barrier1、屏障层Barrier2、缓冲层和层间界定层ILD的材料可以包括氧化硅(SiO2)或氮化硅(SiNx)。以及,平坦层PLN的材料可以包括聚酰亚胺PI。需要说明的是,此处材料举例仅是示意性说明。
可选的,本公开实施例记载的多个阻挡坝03中,靠近显示区AA的阻挡坝03的宽度可以小于远离显示区AA的阻挡坝03的宽度,和/或,靠近显示区AA的阻挡坝03的高度可以小于远离显示区AA的阻挡坝03的高度。这里指的最靠近显示区AA和最远离显示区AA。下述实施例同理,不再一一赘述。
例如,若包括两个阻挡坝03,则最靠近显示区AA的阻挡坝03和最远离显示区AA的阻挡坝03分别是指该两个阻挡坝03。若包括三个以上阻挡坝03,则对于位于最靠近显示区AA的阻挡坝03和最远离显示区AA的阻挡坝03之间的各个阻挡坝03而言,其宽度可以等于、小于或大于最靠近显示区AA的阻挡坝03或最远离显示区AA的阻挡坝03,厚度同理,不再赘述。即,本公开实施例不对位于最靠近显示区AA的阻挡坝03和最远离显示区AA的阻挡坝03之间的各个阻挡坝03的宽度和高度进行限定。当然,在一些其他实施例中,靠近显示区AA的阻挡坝03的宽度也可以大于远离显示区AA的阻挡坝03的宽度,靠近显示区AA的阻挡坝03的高度也可以大于远离显示区AA的阻挡坝03的高度。
需要说明的是,本公开实施例记载的宽度方向可以平行于衬底01的承载面,高度方向可以垂直于衬底01的承载面,下述实施例不再一一说明。
示例的,图5是本公开实施例提供的再一种显示面板的结构示意图。其示出的显示面板包括:沿远离显示区AA的方向间隔排布的第一阻挡坝03和第二阻挡坝03共2个阻挡坝03。为区分,将靠近显示区AA的阻挡坝03标识为Dam1;将远离显示区AA的阻挡坝03标识为Dam2。
在图5基础上,图6示出了图5所示第一阻挡坝Dam1和第二阻挡坝Dam2在zz'区域内的俯视图。图7示出了图6所示俯视图在a-a',b-b',c-c'和d-d'共四个方向上的截面图。图8示出了图6所示结构中第二阻挡坝Dam2的局部放大俯视图。
结合图5和图7可知,其示出的第一阻挡坝Dam1的宽度d1可以为30微米(μm),第二阻挡坝Dam2的宽度d2可以为40μm。当然,此处宽度仅是示意性举例说明,每个阻挡坝03的宽度一般可以位于30μm至40μm之间。第一阻挡坝Dam1的最大高度h1可以为4.4μm,第一阻挡坝Dam2的最大高度h2可以为6μm。当然,此处高度也仅是示意性举例说明。
可选的,继续结合图5可以看出,环绕在显示区AA一侧的多个阻挡坝03可以共中心,即多个阻挡坝03可以等间距间隔环绕于显示区AA一侧。换言之,每相邻两个阻挡坝03之间的间距可以为固定间距。如此,可以提高阻挡可靠性。
可选的,继续参考图5可以看出,本公开实施例记载的衬底01还可以具有位于非显示区BB远离显示区AA一侧,且与非显示区BB临接的绑定区CC。
其中,每个阻挡坝03中,靠近绑定区CC的第一部分03-1的高度可以小于远离绑定区的第二部分03-2的高度。
例如,参考图5,其示出的衬底01呈矩形,即衬底01可以具有第一边框01a、第二边框01b、第三边框01c和第四边框01d。图5中,第一边框01a是指左边框,第二边框01b是指上边框,第三边框01c是指右边框,第四边框01d是指下边框。此处,仅是示意性说明边框位置,而不对各边框位置进行限定。如,在一些其他实施例中,第一边框01a也可以是指右边框,而第三边框01c是指左边框。以及,此处也仅是示意性说明衬底01的形状,而不对衬底01形状进行限定。如,在一些其他实施例中,衬底01还可以呈其他形状,如梯形。
在图5基础上,再结合图1,在本公开实施例中,非显示区BB可以围绕显示区AA,绑定区CC可以位于第四边框01d的一侧。即,绑定区CC可以位于图5所示呈矩形的衬底01的下边框所在侧。此外,位于非显示区BB的每个阻挡坝03可以环绕显示区AA。在此基础上可知:每个阻挡坝03中,第一部分03-1可以位于第四边框01d的一侧,第二部分03-2可以位于第一边框01a、第二边框01b、第三边框01c和第四边框01d的一侧,且第二部分03-2中位于第四边框01d一侧的部分位于第一部分03-1之外。即,第一部分03-1可以位于下边框所在侧,第二部分03-2的大部分可以位于左、右和上边框所在侧,一小部分可以位于下边框所在侧,且位于下边框所在侧的该小部分与仅位于下边框所在侧的第一部分03-1相互连接,而不重叠。换言之,第一部分03-1位于下边框所在侧相对于第二部分03-2位于下边框所在侧更靠近绑定区CC。因第二部分03-2仅一小部分位于下边框所在侧,故在下述实施例中均以第二部分03-2位于左、右和上边框所在侧为例进行说明。以及,每个阻挡坝03中,位于下边框所在侧的部分的高度可以小于位于左、右和上边框所在侧的部分的高度。
需要说明的是,结合图5和图6可以看出,图6示出的是图5中下边框左侧zz'区域内第一阻挡坝Dam1和第二阻挡坝Dam2的俯视图,对于图5中下边框右侧与该左侧zz'区域的对称位置,第一阻挡坝Dam1和第二阻挡坝Dam2的设计同理,不再赘述。
还需要说明的是,参考图5可以看出,绑定区CC中可以绑定设置有柔性电路板(flexibleprintedcircuit,FPC)和集成电路(integratedcircuit,IC)。像素结构02可以通过信号线与绑定区CC中的电路电连接,以接收驱动信号。如,该信号线可以为(flexiblemulti-layeroncell,FMLOC)柔性多层单元金属信号线。相应的可知,位于绑定区CC的FMLOC需要跨过临接的非显示区BB中的阻挡坝Dam,以延伸至显示区AA。由此,通过设置阻挡坝03中靠近绑定区CC的第一部分03-1的高度小于远离绑定区的第二部分03-2的高度,可以便于跨线。一般,第一部分03-1的高度不会超过4μm。其中,FMLOC是触控显示一体化结构的显示装置中的一种金属信号线。触控显示一体化结构的显示装置一般包括触控结构和显示面板。FPC可以通过与触控结构和显示面板电连接,以控制触控结构实现触控功能,并控制显示面板显示图像。
例如,继续结合图5和图7可以看出,其示出的第一阻挡坝Dam1的第一部分03-1的高度h1-1可以为2.8μm,第二部分03-2的高度h1-2可以为4.4μm。第二阻挡坝Dam2的第一部分03-1的高度h2-1可以为3.2μm,第二部分03-2的高度h2-2可以为6μm。从该举例也可以看出,靠近显示区AA的第一阻挡坝Dam1的任一部分的高度均可以小于远离显示区AA的第二阻挡坝Dam2的任一部分的高度。
可选的,结合图6和图7可以看出,本公开实施例记载的每个阻挡坝03中,第一部分03-1包括的多层阻挡膜层031的宽度和第二部分03-2包括的多层阻挡膜层031的宽度d2可以均沿靠近衬底01的方向依次递减。并且,每相邻两层阻挡膜层031中,远离衬底01的阻挡膜层031在衬底01上的正投影可以覆盖靠近衬底01的阻挡膜层031在衬底01上的正投影。也即是,可以采取阻挡膜层上包下设计。在此基础上可知,阻挡坝03包括的多层阻挡膜层031中,最远离衬底01一侧的阻挡膜层031(即,最上层的阻挡膜层031)的宽度即为阻挡坝03的宽度。通过采取膜层上包下设计,可以防止形成的阻挡坝03的坡度过大,对后续在阻挡坝03远离衬底01一侧成膜均一性有利。
可选的,参考图6还可以看出,每个阻挡坝03(如,阻挡坝Dam1和Dam2)中,第一部分03-1包括的多层阻挡膜层031的中轴线可以共线,第二部分03-2包括的多层阻挡膜层031的中轴线可以共线,且第一部分03-1的中轴线x1与第二部分03-2的中轴线可以共线。图中将中轴线统一标识为x1。如此可以使得每相邻的两层阻挡膜层031相邻的各边之间的间距相等,便于版图设计。
需要说明的是,此处中轴线是指阻挡坝03中位于各个边框一侧的部分的中轴线,而不包括阻挡坝03位于图5所示衬底01的拐角处的部分。图5所示拐角包括:上边框和左边框之间的拐角,上边框和右边框之间的拐角,下边框和左边框之间的拐角,以及下边框和右边框之间的拐角。此外,各个拐角可以呈图5所示的圆角,当然,在一些其他实施例中,拐角也可以呈直角或其他形状,本公开实施例对拐角的形状不做限定。
可选的,在本公开实施例中,每个阻挡坝03中,第一部分03-1包括的阻挡膜层031的数量可以小于第二部分03-2包括的阻挡膜层031的数量。如此,可以使得第一部分03-1的高度可靠小于第二部分03-2的高度。当然,在一些其他实施例中,也可以设置阻挡膜层031的数量相等,并通过调节至少部分阻挡膜层031的厚度来使得第一部分03-1的高度小于第二部分03-2的高度。
例如,参考图6和图7,其示出的第一阻挡坝Dam1中,第一部分031-1可以包括两层阻挡膜层031,第二部分031-2可以包括三层阻挡膜层031。第二阻挡坝Dam2中,第一部分031-1包括两层阻挡膜层031,第二部分03-2可以包括四层阻挡膜层031。
可选的,在本公开实施例中,每个阻挡坝03中,第一部分03-1包括的多层阻挡膜层031可以属于第二部分03-2包括的多层阻挡膜层031中的阻挡膜层031。以及,多个阻挡坝03中,一部分阻挡坝03中,第一部分03-1包括的多层阻挡膜层031中远离衬底01的阻挡膜层031与第二部分03-2包括的多层阻挡膜层031中远离衬底01的阻挡膜层031相同。另一部分阻挡坝03中,第一部分03-1包括的多层阻挡膜层031中远离衬底01的阻挡膜层031与第二部分03-2包括的多层阻挡膜层031中远离衬底01的阻挡膜层031不同。
例如,参考图2至图4,本公开实施例记载的像素结构02可以包括沿远离衬底01的方向依次层叠的第一平坦层PLN1、第二平坦层PLN2和第三平坦层PLN3。在此基础上,继续参考图6和图7可以看出,第一阻挡坝Dam1中,第一部分03-1包括的两层阻挡膜层031可以分别与第二平坦层PLN2和支撑层PS位于同层,第二部分03-2包括的三层阻挡膜层031可以分别与第二平坦层PLN2、第三平坦层PLN3和支撑层PS位于同层。第二阻挡坝Dan2中,第一部分03-1包括的两层阻挡膜层031分别与所第一平坦层PLN1和第二平坦层PLN2位于同层,第二部分03-2包括的四层阻挡膜层031分别与第一平坦层PLN1、第二平坦层PLN2、第三平坦层PLN3和支撑层PS位于同层。由此可以看出,第一阻挡坝Dam1中第一部分03-1和第二部分03-2远离衬底01的阻挡膜层031相同,均为支撑层PS,而第二阻挡坝Dam2中第一部分03-1和第二部分03-2远离衬底01的阻挡膜层031不同,分别为支撑层PS和第二平坦层PLN2。
也即是,针对左/右/上边框,靠近显示区AA的阻挡坝Dam1可以采用PLN2+PLN3+PS共三层膜层堆叠,高度h1-2如上述实施例记载,可以为4.4μm。远离显示区AA的阻挡坝Dam2可以采用PLN1+PLN2+PLN3+PS共四层膜层堆叠,高度h2-2如上述实施例记载,可以为6μm。而针对近IC侧的下边框,靠近显示区AA的阻挡坝Dam1可以采用PLN2+PS共两层膜层堆叠,高度h1-1如上述实施例记载,可以为2.8微米。远离显示区AA的Dam2可以采用PLN1+PLN2共两层膜层堆叠,高度h2-1如上述实施例记载,可以为3.2μm。
需要说明的是,以上阻挡坝03的膜层堆叠方式仅是示意性举例说明,在一些实施例中,阻挡坝Dam1和Dam2也可以由像素结构02中的其他膜层堆叠而成。以及,以上高度也仅是示意性举例说明。对于平坦层022而言,其高度(也可以是指厚度)一般位于1.5μm至1.6μm之间。对于支撑层024而言,其高度一般位于1.2μm至1.5μm之间。在此基础上,可以灵活设置平坦层022和支撑层024的高度,以灵活调节阻挡坝Dam1和Dam2的高度。并且,上述实施例中,阻挡坝Dam1和Dam2的宽度也仅是示意性说明。
如,对于左/右/上边框的阻挡坝Dam2而言,其包括的第一平坦层PLN1、第二平坦层PLN2、第三平坦层PLN3和支撑层PS的高度可以分别为:1.6μm、1.6μm、1.6μm和1.2μm。相应的,其总高度h2-2即为上述实施例记载的6μm。其包括的第一平坦层PLN1、第二平坦层PLN2、第三平坦层PLN3和支撑层PS的宽度可以分别为:18μm、28μm、36μm和40μm。相应的,其最大宽度即为支撑层024的宽度:40μm。
可选的,结合图6至图8可以看出,若阻挡坝03中,第一部分03-1包括的多层阻挡膜层031的宽度和第二部分03-2包括的多层阻挡膜层031的宽度均沿靠近衬底01的方向依次递减,即膜层为上包下设计。并且,第一部分03-1包括的多层阻挡膜层031属于第二部分03-2包括的多层阻挡膜层031中的阻挡膜层031,则对于另一部分阻挡坝03中的每个阻挡坝03而言,阻挡坝03(如,阻挡坝Dam2)还可以包括:位于第一部分03-1和第二部分03-2之间的过渡区,过渡区可参考图6所示的a-a'至d-d'之间的区域。
其中,在过渡区,第二部分03-2包括的多层阻挡膜层中,目标膜层的宽度可以过渡增宽至等于阻挡坝03的宽度,目标膜层即为第二部分03-2包括的多层阻挡膜层中,用作第一部分03-1包括的多层阻挡膜层中,远离衬底01的阻挡膜层。例如,图6至图8所示的目标膜层即为阻挡坝Dam2包括的第二平坦层PLN2。
并且,第二部分包括的多层阻挡膜层中,远离衬底01的阻挡膜层在衬底01上的正投影覆盖过渡区在衬底01上的正投影。例如,图6至图8所示的阻挡坝Dam2的第二部分中远离衬底01的阻挡膜层为支撑层024。如此,结合图7,可以在第一部分03-1和第二部分03-2顶层膜层换层的基础上,可靠保证阻挡坝03在各个位置处的宽度均相同。此外,也是考虑到工艺影响。
可选的,结合图8,在过渡区,对于目标膜层的各边而言,增宽角θ可以相同且可以小于90度,和/或,增宽宽度d0可以相同。如此,主要是考虑到工艺可行性,以及确保上下边的增宽均一性可以较好。
例如,结合图6至图8可以看出,因阻挡坝Dam1的第一部分03-1和第二部分03-2的顶层阻挡膜层均为支撑层024,且在上包下设计基础上,支撑层024的宽度即为阻挡坝03的宽度,故无需增宽,即可使得各个边框处阻挡坝Dam1的宽度均保持一致。而因阻挡坝Dam2的第一部分03-1的顶层阻挡膜层由第二部分03-2的顶层阻挡膜层(支撑层024)换层为第二平坦层PLN2,而第二平坦层PLN2的宽度小于支撑层024的宽度,故需要在过渡区,将第二平坦层PLN2的宽度进行增宽处理,使得在第一部分03-1第二平坦层PLN2的宽度可以增宽至等于第二部分03-2的顶层阻挡膜层(支撑层024)的宽度。同时,在过渡区,还可以将支撑层024进行延伸覆盖,保证阻挡坝Dam2的各处宽度均相等。
可选的,图8将阻挡坝Dam2中,第一平坦层PLN1的宽度标识为d2-pln1,将增宽前后第二平坦层PLN2的宽度分别标识为d2-pln2-1和d2-pln2-2,将第三平坦层PLN3的宽度标识为d2-pln3,将支撑层PS的宽度标识为d2-ps,以及还标识了增宽角θ和增宽宽度d0,且还标识了第三平坦层PLN3的结束边界与第二平坦层PLN2增宽后的初始边界之间的间距e,支撑层PS的结束边界与第三平坦层PLN3的结束边界之间的间距f。在一种实施例中,如上述实施例记载,d2-pln1可以为18μm。d2-pln2-1可以为28μm。d2-pln3可以为36μm。d2-pln2-2和d2-ps可以为40μm。e可以为20μm。f可以为20μm。θ可以为45度。以及,d0可以为6μm。即,第二平坦层PLN2的上下边均可以各沿45度的增宽方向增宽6μm,共增宽12μm,从而实现从28μm至40μm的可靠增宽。从该实施例还可以看出,第三平坦层PLN3也可以覆盖部分过渡区,从而可以进一步可靠确保阻挡坝Dam2的各处宽度均能够保持一致。当然,此处宽度和夹角均仅是示意性说明,不对本公开实施例的阻挡坝结构进行限制。
综上所述,本公开实施例提供了一种显示面板。该显示面板包括衬底,位于衬底的显示区的像素结构,以及位于衬底的非显示区的阻挡坝。其中,像素结构包括依次层叠的像素电路层,至少一层平坦层,黑色像素界定层,以及支撑层。阻挡坝包括多层阻挡膜层,且该多层阻挡膜层与像素结构包括的平坦层和支撑层中的部分膜层位于同层。即,阻挡坝可以采用弯折性能较好的平坦层和支撑层制备,而不采用弯折性能较差的黑色像素界定层制备。如此,可以解决因黑色像素界定层弯折性能较差而无法适用于折叠产品中制备阻挡坝的问题。本公开实施例提供的显示面板中的阻挡坝可以较好的适用于不同类型的显示产品中。
图9是本公开实施例提供的一种显示装置的结构示意图。如图9所示,该显示装置包括:驱动电路10,以及如上述实施例记载的显示面板00。
其中,驱动电路10与显示面板00电连接,并用于驱动显示面板00发光。
可选的,本公开实施例记载的显示装置可以为:OLED显示装置、手机、平板电脑、柔性显示装置、电视机和显示器等任何具有显示功能的产品或部件。
需要指出的是,在附图中,为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解,当元件或层被称为在另一元件或层“上”时,它可以直接在其他元件上,或者可以存在中间的层。另外,可以理解,当元件或层被称为在另一元件或层“下”时,它可以直接在其他元件下,或者可以存在一个以上的中间的层或元件。另外,还可以理解,当层或元件被称为在两层或两个元件“之间”时,它可以为两层或两个元件之间惟一的层,或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
以及,本公开实施方式部分使用的术语仅用于对本公开的实施例进行解释,而非旨在限定本公开。除非另作定义,本公开的实施方式使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。
如,在本公开实施例中,术语“第一”和“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上,除非另有明确的限定。
同样,“一个”或者“一”等类似词语也不表示数量限制,而是表示存在至少一个。
“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同,并不排除其他元件或者物件。
“上”、“下”、“左”或者“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则所述相对位置关系也可能相应地改变。
“和/或”,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
以上所述仅为本公开的可选实施例,并不用以限制本公开,凡在本公开的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本公开的保护范围之内。
Claims (15)
1.一种显示面板,其特征在于,所述显示面板包括:
衬底,具有显示区和至少部分围绕所述显示区的非显示区;
位于所述衬底一侧且位于所述显示区的多个像素结构,所述像素结构包括沿远离所述衬底的方向依次层叠的像素电路层,至少一层平坦层,黑色像素界定层,以及支撑层,所述黑色像素界定层具有沿平行于所述衬底的承载面间隔排布的多个第一开口,所述像素结构还包括位于每个所述第一开口中的发光元件;
以及,位于所述衬底一侧且位于所述非显示区的多个阻挡坝,所述多个阻挡坝沿远离所述显示区的方向间隔排布,且每个所述阻挡坝包括沿远离所述衬底的方向依次层叠的多层阻挡膜层;其中,所述多层阻挡膜层与所述至少一层平坦层和所述支撑层中的部分膜层位于同层。
2.根据权利要求1所述的显示面板,其特征在于,所述多个阻挡坝中,靠近所述显示区的阻挡坝的宽度小于远离所述显示区的阻挡坝的宽度,和/或,靠近所述显示区的阻挡坝的高度小于远离所述显示区的阻挡坝的高度;
其中,宽度方向平行于所述衬底的承载面,高度方向垂直于所述衬底的承载面。
3.根据权利要求1所述的显示面板,其特征在于,所述衬底还具有位于所述非显示区远离所述显示区一侧,且与所述非显示区临接的绑定区;
其中,每个所述阻挡坝中,靠近所述绑定区的第一部分的高度小于远离所述绑定区的第二部分的高度。
4.根据权利要求3所述的显示面板,其特征在于,所述衬底呈矩形,具有第一边框、第二边框、第三边框和第四边框;
所述非显示区围绕所述显示区,且位于所述非显示区的每个所述阻挡坝环绕所述显示区;所述绑定区位于所述第四边框的一侧;
其中,每个所述阻挡坝中,所述第一部分位于所述第四边框的一侧,所述第二部分位于所述第一边框、所述第二边框、所述第三边框和所述第四边框的一侧,且所述第二部分中位于所述第四边框的一侧的部分位于所述第一部分之外。
5.根据权利要求3所述的显示面板,其特征在于,所述第一部分包括的多层阻挡膜层的宽度和所述第二部分包括的多层阻挡膜层的宽度均沿靠近所述衬底的方向依次递减;并且,每相邻两层阻挡膜层中,远离所述衬底的阻挡膜层在所述衬底上的正投影覆盖靠近所述衬底的阻挡膜层在所述衬底上的正投影。
6.根据权利要求5所述的显示面板,其特征在于,所述第一部分包括的多层阻挡膜层的中轴线共线,所述第二部分包括的多层阻挡膜层的中轴线共线,且所述第一部分的中轴线与所述第二部分的中轴线共线。
7.根据权利要求3至6任一所述的显示面板,其特征在于,所述第一部分包括的阻挡膜层的数量小于所述第二部分包括的阻挡膜层的数量。
8.根据权利要求7所述的显示面板,其特征在于,所述第一部分包括的多层阻挡膜层属于所述第二部分包括的多层阻挡膜层中的阻挡膜层。
9.根据权利要求3至6任一所述的显示面板,其特征在于,所述多个阻挡坝中,一部分阻挡坝中,所述第一部分包括的多层阻挡膜层中远离所述衬底的阻挡膜层与所述第二部分包括的多层阻挡膜层中远离所述衬底的阻挡膜层相同;另一部分阻挡坝中,所述第一部分包括的多层阻挡膜层中远离所述衬底的阻挡膜层与所述第二部分包括的多层阻挡膜层中远离所述衬底的阻挡膜层不同。
10.根据权利要求9所述的显示面板,其特征在于,若所述第一部分包括的多层阻挡膜层的宽度和所述第二部分包括的多层阻挡膜层的宽度均沿靠近所述衬底的方向依次递减,且所述第一部分包括的多层阻挡膜层属于所述第二部分包括的多层阻挡膜层中的阻挡膜层,则对于所述另一部分阻挡坝中的每个阻挡坝而言,所述阻挡坝还包括:位于所述第一部分和所述第二部分之间的过渡区;
其中,在所述过渡区,所述第二部分包括的多层阻挡膜层中,目标膜层的宽度过渡增宽至等于所述阻挡坝的宽度,所述目标膜层为用作所述第一部分包括的多层阻挡膜层中,远离所述衬底的阻挡膜层;
并且,所述第二部分包括的多层阻挡膜层中,远离所述衬底的阻挡膜层在所述衬底上的正投影覆盖所述过渡区在所述衬底上的正投影。
11.根据权利要求10所述的显示面板,其特征在于,在所述过渡区,对于所述目标膜层的各边而言,增宽角相同且小于90度,和/或,增宽宽度相同。
12.根据权利要求3至6任一所述的显示面板,其特征在于,所述显示面板包括:沿远离所述显示区的方向间隔排布的第一阻挡坝和第二阻挡坝;
其中,所述第一阻挡坝中,所述第一部分包括两层阻挡膜层,所述第二部分包括三层阻挡膜层;
所述第二阻挡坝中,所述第一部分包括两层阻挡膜层,所述第二部分包括四层阻挡膜层。
13.根据权利要求12所述的显示面板,其特征在于,所述像素结构包括沿远离所述衬底的方向依次层叠的第一平坦层、第二平坦层和第三平坦层;
其中,所述第一阻挡坝中,所述第一部分包括的两层阻挡膜层分别与所述第二平坦层和所述支撑层位于同层,所述第二部分包括的三层阻挡膜层分别与所述第二平坦层、所述第三平坦层和所述支撑层位于同层;
所述第二阻挡坝中,所述第一部分包括的两层阻挡膜层分别与所述第一平坦层和所述第二平坦层位于同层,所述第二部分包括的四层阻挡膜层分别与所述第一平坦层、所述第二平坦层、所述第三平坦层和所述支撑层位于同层。
14.根据权利要求1至6任一所述的显示面板,其特征在于,所述显示面板还包括:
位于所述黑色像素界定层远离所述衬底一侧,且沿远离所述衬底的方向依次层叠的封装层、黑色矩阵层和保护层,所述黑色矩阵层具有与所述多个第一开口一一对应的多个第二开口;
以及,位于每个所述第二开口中的滤光层,并且,每个所述第二开口中的滤光层的颜色与对应的所述第一开口中的发光元件的颜色相同。
15.一种显示装置,其特征在于,所述显示装置包括:驱动电路,以及如权利要求1至14任一所述的显示面板;
其中,所述驱动电路与所述显示面板电连接,并用于驱动所述显示面板发光。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310003823.9A CN116013937A (zh) | 2023-01-03 | 2023-01-03 | 显示面板及显示装置 |
PCT/CN2024/070036 WO2024146496A1 (zh) | 2023-01-03 | 2024-01-02 | 显示面板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310003823.9A CN116013937A (zh) | 2023-01-03 | 2023-01-03 | 显示面板及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116013937A true CN116013937A (zh) | 2023-04-25 |
Family
ID=86031499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310003823.9A Pending CN116013937A (zh) | 2023-01-03 | 2023-01-03 | 显示面板及显示装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN116013937A (zh) |
WO (1) | WO2024146496A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024146496A1 (zh) * | 2023-01-03 | 2024-07-11 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109037289B (zh) * | 2018-08-01 | 2021-02-19 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示面板 |
WO2020248257A1 (zh) * | 2019-06-14 | 2020-12-17 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
US11864413B2 (en) * | 2020-05-15 | 2024-01-02 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate and method for manufacturing the same, display device |
CN116013937A (zh) * | 2023-01-03 | 2023-04-25 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
-
2023
- 2023-01-03 CN CN202310003823.9A patent/CN116013937A/zh active Pending
-
2024
- 2024-01-02 WO PCT/CN2024/070036 patent/WO2024146496A1/zh unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024146496A1 (zh) * | 2023-01-03 | 2024-07-11 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2024146496A1 (zh) | 2024-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180226460A1 (en) | Array substrate, organic light emitting display panel and organic light emitting display device | |
CN110047898A (zh) | 显示基板及其制造方法、显示装置 | |
CN102315244B (zh) | 有机el显示装置 | |
JP2018006254A (ja) | 表示装置、表示装置の製造方法 | |
KR20170127100A (ko) | 플렉서블 디스플레이 장치 | |
US10886340B2 (en) | Display panel and display device with reduced frame width | |
WO2021078175A1 (zh) | 显示基板及其制备方法、显示面板 | |
WO2021203360A1 (zh) | 显示面板和显示装置 | |
WO2021226879A1 (zh) | 显示基板及其制备方法、显示装置 | |
US12096675B2 (en) | Display panel | |
CN112289948B (zh) | 有机发光二极体显示面板及其制作方法 | |
WO2024146496A1 (zh) | 显示面板及显示装置 | |
WO2022133795A1 (zh) | 一种有机发光显示基板和显示装置 | |
WO2023155803A1 (zh) | 阵列基板和显示器 | |
CN113517321A (zh) | 一种显示面板、显示装置以及制作方法 | |
CN114039013A (zh) | 显示面板及其制备方法、显示装置 | |
US20220384766A1 (en) | Display panel and display device | |
WO2023246434A1 (zh) | 一种显示基板、显示装置 | |
KR102593332B1 (ko) | 유기발광표시장치 및 그의 제조방법 | |
US11925074B2 (en) | Display panel and electronic apparatus | |
WO2022109950A1 (zh) | 显示基板、显示面板及显示装置 | |
CN111653598B (zh) | 显示基板及其制造方法、显示装置和拼接屏 | |
WO2022126469A1 (zh) | 显示基板及显示装置 | |
KR20220078380A (ko) | 표시장치 | |
WO2022174447A1 (zh) | 显示基板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |