CN116010326A - 信号控制电路和信号控制方法 - Google Patents

信号控制电路和信号控制方法 Download PDF

Info

Publication number
CN116010326A
CN116010326A CN202211725010.2A CN202211725010A CN116010326A CN 116010326 A CN116010326 A CN 116010326A CN 202211725010 A CN202211725010 A CN 202211725010A CN 116010326 A CN116010326 A CN 116010326A
Authority
CN
China
Prior art keywords
signal
cpld
target
output
selection switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211725010.2A
Other languages
English (en)
Inventor
李月凡
詹鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaqin Technology Co Ltd
Original Assignee
Huaqin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaqin Technology Co Ltd filed Critical Huaqin Technology Co Ltd
Priority to CN202211725010.2A priority Critical patent/CN116010326A/zh
Publication of CN116010326A publication Critical patent/CN116010326A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Information Transfer Systems (AREA)

Abstract

本申请提供一种信号控制电路和信号控制方法，涉及电子电路技术领域，信号控制电路包括：BMC、CPLD、高速连接器以及选择开关，BMC分别通过SPI总线和JTAG总线与CPLD连接，高速连接器分别通过集成总线与选择开关的使能端和CPLD连接，集成总线可传输SPI信号和JTAG信号，选择开关的多个输出端分别用于与不同设备连接；BMC在接收到对与选择开关连接的设备中目标设备的操作指令时，控制CPLD输出使能信号至选择开关，接通高速连接器与目标设备，并控制CPLD输出目标信号，将目标信号传输至目标设备；目标信号为SPI信号或JTAG信号。本申请能够有效提升高速连接器的引脚的利用率，降低成本。

Description

信号控制电路和信号控制方法
技术领域
本申请涉及电子电路技术领域，尤其涉及一种信号控制电路和信号控制方法。
背景技术
串行外设接口(Serial Peripheral Interfaces，SPI)是一种高速、同步、全双工的通信总线，广泛应用于工业控制等技术领域。联合测试工作组(Joint Test ActionGroup，JTAG)是一种国际标准测试协议，在集成电路的测试、仿真及调试等方面发挥着重要作用。
目前，在服务器/交换机的研发设计中，通常是将SPI信号与JTAG信号各自独立走线。例如，在交换机的研发设计中，基板管理控制器(Baseboard Management Controller，BMC)通过高速连接器分别输出SPI信号到SPI闪存(Flash)以及输出JTAG信号到输入输出板上的复杂可编程逻辑器件(Input Output Board Complex Programmable Logic Device，IO Board CPLD)。其中，SPI信号占用高速连接器的4个引脚，JTAG信号占用高速连接器的4个引脚。通过上述研发设计得到的高速连接器的引脚的利用率较低，且成本较高。
发明内容
本申请提供一种信号控制电路和信号控制方法，以解决通过目前研发设计得到的高速连接器的引脚的利用率较低，且成本较高的问题。
第一方面，本申请提供一种信号控制电路，包括：BMC、CPLD、高速连接器以及选择开关；
其中，BMC分别通过SPI总线和JTAG总线与CPLD连接，高速连接器分别通过集成总线与选择开关的使能端和CPLD连接，集成总线可传输SPI信号和JTAG信号，选择开关的多个输出端分别用于与不同设备连接；
BMC，用于在接收到对与选择开关连接的设备中目标设备的操作指令时，控制CPLD输出使能信号至选择开关，并控制CPLD输出目标信号，其中，使能信号用于使能选择开关接通高速连接器与目标设备，以将目标信号传输至目标设备；目标信号为SPI信号或JTAG信号，且目标信号用于指示目标设备执行操作指令。
可选的，选择开关为单刀双掷(Single Pole Double Throw，SPDT)模拟开关，SPDT模拟开关的一输出端与闪存连接，SPDT模拟开关的另一输出端与输入输出板上的CPLD连接。
可选的，当目标设备为闪存时，使能信号为低电平，用于使能SPDT模拟开关接通高速连接器与闪存，目标信号为SPI信号；当目标设备为输入输出板上的CPLD时，使能信号为高电平，用于使能SPDT模拟开关接通高速连接器与输入输出板上的CPLD，目标信号为JTAG信号。
可选的，BMC控制CPLD输出目标信号时，具体用于：BMC通过控制CPLD的寄存器，控制CPLD输出目标信号。
可选的，BMC控制CPLD输出使能信号至选择开关时，具体用于：BMC通过控制CPLD的寄存器，输出使能信号至选择开关。
可选的，集成总线为四线信号。
可选的，BMC还用于：在接收到不对设备进行操作的指令时，输出禁能信号至选择开关，禁能信号用于禁能选择开关接通高速连接器与目标设备。
第二方面，本申请提供一种信号控制方法，应用于如本申请第一方面所述的信号控制电路中的BMC，该信号控制方法包括：
在接收到对与选择开关连接的设备中目标设备的操作指令时，控制CPLD输出使能信号至选择开关，并控制CPLD输出目标信号，其中，使能信号用于使能选择开关接通高速连接器与目标设备，以将目标信号传输至目标设备；目标信号为SPI信号或JTAG信号，且目标信号用于指示目标设备执行操作指令。
可选的，控制CPLD输出目标信号，包括：通过控制CPLD的寄存器，控制CPLD输出目标信号。
可选的，控制CPLD输出使能信号至选择开关，包括：通过控制CPLD的寄存器，输出使能信号至选择开关。
可选的，该信号控制方法还包括：在接收到不对设备进行操作的指令时，输出禁能信号至选择开关，禁能信号用于禁能选择开关接通高速连接器与目标设备。
第三方面，本申请提供一种信号控制装置，应用于如本申请第一方面所述的信号控制电路中的BMC，该信号控制装置包括：
处理模块，用于在接收到对与选择开关连接的设备中目标设备的操作指令时，控制CPLD输出使能信号至选择开关，并控制CPLD输出目标信号，其中，使能信号用于使能选择开关接通高速连接器与目标设备，以将目标信号传输至目标设备；目标信号为SPI信号或JTAG信号，且目标信号用于指示目标设备执行操作指令。
可选的，处理模块在用于控制CPLD输出目标信号时，具体用于：通过控制CPLD的寄存器，控制CPLD输出目标信号。
可选的，处理模块在用于控制CPLD输出使能信号至选择开关时，具体用于：通过控制CPLD的寄存器，输出使能信号至选择开关。
可选的，处理模块还用于：在接收到不对设备进行操作的指令时，输出禁能信号至选择开关，禁能信号用于禁能选择开关接通高速连接器与目标设备。
第四方面，本申请提供一种计算机可读存储介质，计算机可读存储介质中存储有计算机程序指令，计算机程序指令被执行时，实现如本申请第二方面所述的信号控制方法。
第五方面，本申请提供一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现如本申请第二方面所述的信号控制方法。
本申请提供的信号控制电路和信号控制方法，信号控制电路包括BMC、CPLD、高速连接器以及选择开关；其中，BMC分别通过SPI总线和JTAG总线与CPLD连接，高速连接器分别通过集成总线与选择开关的使能端和CPLD连接，集成总线可传输SPI信号和JTAG信号，选择开关的多个输出端分别用于与不同设备连接；BMC，用于在接收到对与选择开关连接的设备中目标设备的操作指令时，控制CPLD输出使能信号至选择开关，并控制CPLD输出目标信号，其中，使能信号用于使能选择开关接通高速连接器与目标设备，以将目标信号传输至目标设备；目标信号为SPI信号或JTAG信号，且目标信号用于指示目标设备执行操作指令。由于本申请的BMC根据不同的目标设备，控制CPLD输出使能信号至选择开关，并控制CPLD通过集成总线输出一路目标信号至高速连接器，进而高速连接器将目标信号经选择开关传输至目标设备，实现了不同信号的兼容传输，能够有效提升高速连接器的引脚的利用率，降低成本，且可以使信号互联更加灵活，实现根据不用的使用场景选择合适的信号。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为目前信号控制电路的示意图；
图2为本申请一实施例提供的信号控制电路的示意图；
图3为本申请另一实施例提供的信号控制电路的示意图；
图4为本申请一实施例提供的SPDT模拟开关切换输出SPI信号和JTAG信号的示意图；
图5为本申请一实施例提供的信号控制方法的流程图；
图6为本申请一实施例提供的信号控制装置的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，本申请所涉及的用户信息(包括但不限于用户设备信息、用户个人信息等)和数据(包括但不限于用于分析的数据、存储的数据、展示的数据等)，均为经用户授权或者经过各方充分授权的信息和数据，并且相关数据的收集、使用和处理需要遵守相关国家和地区的相关法律法规和标准，并提供有相应的操作入口，供用户选择授权或者拒绝。
目前，在服务器/交换机的研发设计中，通常是将SPI信号与JTAG信号各自独立走线。示例性地，图1为目前信号控制电路的示意图，如图1所示，BMC通过高速连接器分别输出SPI信号到SPI Flash以及输出JTAG信号到IO Board CPLD。其中，SPI信号占用高速连接器的4个引脚，JTAG信号占用高速连接器的4个引脚，导致高速连接器的引脚的利用率不高。由于高速连接器的引脚数量的限制，将SPI信号与JTAG信号分开走线，可能造成高速连接器的引脚不足的问题，此时需选用引脚数量更多的高速连接器，导致研发成本升高，且高速连接器的占用面积也会增加。
基于上述问题，本申请提供一种信号控制电路和信号控制方法，通过信号控制电路将SPI信号与JTAG信号合并到一起，通过信号控制电路中的选择开关实现不同信号的兼容传输，能够增大高速连接器的引脚的利用率，降低成本，且可以使信号互联更加灵活，实现根据不用的使用场景选择合适的信号。
图2为本申请一实施例提供的信号控制电路的示意图。如图2所示，本申请实施例的信号控制电路200包括：BMC 210、CPLD 220、高速连接器230以及选择开关240。其中：
BMC 210分别通过SPI总线和JTAG总线与CPLD 220连接，高速连接器230分别通过集成总线与选择开关240的使能端和CPLD 220连接，集成总线可传输SPI信号和JTAG信号，选择开关240的多个输出端分别用于与不同设备连接。
BMC 210，用于在接收到对与选择开关240连接的设备中目标设备的操作指令时，控制CPLD 220输出使能信号至选择开关240，并控制CPLD 220输出目标信号，其中，使能信号用于使能选择开关240接通高速连接器230与目标设备，以将目标信号传输至目标设备；目标信号为SPI信号或JTAG信号，且目标信号用于指示目标设备执行操作指令。
本申请实施例中，BMC 210通过SPI总线与CPLD 220连接，输出一路SPI信号至CPLD220，SPI总线为四线信号；BMC 210通过JTAG总线与CPLD220连接，输出一路JTAG信号至CPLD220，JTAG总线为四线信号，其中，CPLD 220可以理解为主板的CPLD。可选的，集成总线为四线信号，集成总线可传输SPI信号和JTAG信号。可以理解，集成总线用于传输一路兼容SPI信号和JTAG信号的四线信号。CPLD 220通过集成总线与高速连接器230连接，输出一路兼容SPI信号和JTAG信号的四线信号至高速连接器230。高速连接器230通过集成总线与选择开关240的使能端连接，输出一路兼容SPI信号和JTAG信号的四线信号至选择开关240。选择开关240的多个输出端分别用于与不同设备连接，选择开关240可以切换成独立的SPI信号和JTAG信号以适应不同的应用场景。
示例性地，上述对与选择开关240连接的设备中目标设备的操作指令可以是用户向BMC 210输入的，或者，是其它设备向BMC 210发送的。假设需要对SPI闪存的固件进行升级，选择开关240连接了SPI闪存，则BMC 210在接收到对SPI闪存的操作指令时，控制CPLD220输出使能信号至选择开关240，接通高速连接器230与SPI闪存，并控制CPLD 220通过集成总线输出SPI信号(即目标信号)至高速连接器230。高速连接器230将SPI信号经选择开关240传输至SPI闪存，SPI闪存根据SPI信号进行固件的升级。可以理解，SPI信号适用于SPI闪存的固件的升级/降级，JTAG信号适用于CPLD的固件的升级/降级。
可选的，BMC 210控制CPLD 220输出目标信号时，具体用于：BMC 210通过控制CPLD220的寄存器，控制CPLD 220输出目标信号。
可以理解，CPLD 220的寄存器的不同取值可以对应不同的目标信号，因此，BMC210可以通过控制CPLD 220的寄存器，控制CPLD 220输出目标信号。示例性地，若CPLD 220的寄存器的取值为0，则BMC210控制CPLD 220输出JTAG信号；若CPLD 220的寄存器的取值为1，则BMC210控制CPLD220输出SPI信号。
可选的，BMC 210控制CPLD 220输出使能信号至选择开关240时，具体用于：BMC210通过控制CPLD 220的寄存器，输出使能信号至选择开关240。
可以理解，CPLD 220的寄存器的不同取值可以对应不同的使能信号，使能信号比如为低电平信号或高电平信号，因此，BMC 210可以通过控制CPLD220的寄存器，输出使能信号至选择开关240。
可选的，BMC 210还可以用于：在接收到不对设备进行操作的指令时，输出禁能信号至选择开关240，禁能信号用于禁能选择开关240接通高速连接器230与目标设备。
可以理解，在不需要对设备进行任何操作时，BMC可以通过控制选择开关240的寄存器，输出禁能信号至选择开关240。
本申请实施例提供的信号控制电路，包括BMC、CPLD、高速连接器以及选择开关；其中，BMC分别通过SPI总线和JTAG总线与CPLD连接，高速连接器分别通过集成总线与选择开关的使能端和CPLD连接，集成总线可传输SPI信号和JTAG信号，选择开关的多个输出端分别用于与不同设备连接；BMC，用于在接收到对与选择开关连接的设备中目标设备的操作指令时，控制CPLD输出使能信号至选择开关，并控制CPLD输出目标信号，其中，使能信号用于使能选择开关接通高速连接器与目标设备，以将目标信号传输至目标设备；目标信号为SPI信号或JTAG信号，且目标信号用于指示目标设备执行操作指令。由于本申请实施例的BMC根据不同的目标设备，控制CPLD输出使能信号至选择开关，并控制CPLD通过集成总线输出一路目标信号至高速连接器，进而高速连接器将目标信号经选择开关传输至目标设备，实现了不同信号的兼容传输，能够有效提升高速连接器的引脚的利用率，降低成本，且可以使信号互联更加灵活，实现根据不用的使用场景选择合适的信号。
在上述实施例的基础上，图3为本申请另一实施例提供的信号控制电路的示意图，如图3所示，信号控制电路200的选择开关为SPDT模拟开关310，SPDT模拟开关310的一输出端与闪存连接，SPDT模拟开关310的另一输出端与输入输出板上的CPLD连接。
示例性地，SPDT模拟开关310的一输出端与闪存连接，可以通过SPI信号对闪存的固件进行升级/降级；SPDT模拟开关310的另一输出端与输入输出板上的CPLD连接，可以通过JTAG信号对输入输出板上的CPLD的固件进行升级/降级。
参考图3，可选的，当目标设备为闪存时，使能信号为低电平，用于使能SPDT模拟开关310接通高速连接器230与闪存，目标信号为SPI信号；当目标设备为输入输出板上的CPLD时，使能信号为高电平，用于使能SPDT模拟开关310接通高速连接器230与输入输出板上的CPLD，目标信号为JTAG信号。
示例性地，以选择开关是SPDT模拟开关为例，图4为本申请一实施例提供的SPDT模拟开关切换输出SPI信号和JTAG信号的示意图，如图4所示，SPDT模拟开关的公共端(COM)用于接收高速连接器通过集成总线传输的兼容时钟信号(JTAG_TCK_SPI_CLK)、兼容片选信号(JTAG_TMS_SPI_CS_N)、第一兼容数据信号(JTAG_TDI_SPI_MOSI)以及第二兼容数据信号(JTAG_TDO_SPI_MISO)。SPDT模拟开关的使能信号端(SEL)用于接收使能信号(MCIO_JTAG_SPI_SEL)。SPDT模拟开关的关闭端(NC)用于在NC与COM接通时传输SPI时钟信号(SPI_CLK)、SPI片选信号(SPI_CS_N)、第一SPI数据信号(SPI_MOSI)以及第二SPI数据信号(SPI_MISO)；SPDT模拟开关的打开端(NO)用于在NO与COM接通时传输JTAG时钟信号(JTAG_TCK)、JTAG片选信号(JTAG__TMS)、第一JTAG数据信号(JTAG__TDI)以及第二JTAG数据信号(JTAG_TDO)。示例性地，表1示出了在不同的MCIO_JTAG_SPI_SEL信号下，COM与NO以及NC的接通关系，以切换输出SPI信号和JTAG信号，其中，SPI信号用于SPI闪存的固件的升级/降级，JTAG信号适用于CPLD的固件的升级/降级。
表1
Figure BDA0004029353750000081
参考图3，图3示出的是包含一个高速连接器的信号控制电路的拓扑方案，基于该拓扑方案，可以延伸到包含多个高速连接器的拓扑方案，随着高速连接器数量的增加，该拓扑方案的优势愈加明显，即能够大大减少信号传输所占用的高速连接器的引脚，且信号数量的减少可以减少布线(Layout)工作量。
在上述信号控制电路实施例的基础上，图5为本申请一实施例提供的信号控制方法的流程图，应用于如上述任一所示实施例中的信号控制电路中的BMC。如图5所示，本申请实施例的方法包括：
S501、在接收到对与选择开关连接的设备中目标设备的操作指令时，控制CPLD输出使能信号至选择开关，并控制CPLD输出目标信号，其中，使能信号用于使能选择开关接通高速连接器与目标设备，以将目标信号传输至目标设备；目标信号为SPI信号或JTAG信号，且目标信号用于指示目标设备执行操作指令。
在一些实施例中，控制CPLD输出目标信号，可以包括：通过控制CPLD的寄存器，控制CPLD输出目标信号。
在一些实施例中，控制CPLD输出使能信号至选择开关，可以包括：通过控制CPLD的寄存器，输出使能信号至选择开关。
可选的，选择开关为SPDT模拟开关，SPDT模拟开关的一输出端与闪存连接，SPDT模拟开关的另一输出端与输入输出板上的CPLD连接；当目标设备为闪存时，BMC通过控制CPLD的寄存器输出的使能信号为低电平，用于使能SPDT模拟开关接通高速连接器与闪存，目标信号为SPI信号；当目标设备为输入输出板上的CPLD时，BMC通过控制CPLD的寄存器输出的使能信号为高电平，用于使能SPDT模拟开关接通高速连接器与输入输出板上的CPLD，目标信号为JTAG信号。
可选的，本申请提供的信号控制方法还可以包括：在接收到不对设备进行操作的指令时，输出禁能信号至选择开关，禁能信号用于禁能选择开关接通高速连接器与目标设备。
本申请实施例提供的信号控制方法，通过BMC在接收到对与选择开关连接的设备中目标设备的操作指令时，控制CPLD输出使能信号至选择开关，并控制CPLD输出目标信号；其中，使能信号用于使能选择开关接通高速连接器与目标设备，以将目标信号传输至目标设备；目标信号为SPI信号或JTAG信号，且目标信号用于指示目标设备执行操作指令，实现了不同信号的兼容传输，能够有效提升高速连接器的引脚的利用率，降低成本，且可以使信号互联更加灵活，实现根据不用的使用场景选择合适的信号。
下述为本申请装置实施例，可以用于执行本申请方法实施例。对于本申请装置实施例中未披露的细节，请参照本申请方法实施例。
图6为本申请一实施例提供的信号控制装置的结构示意图，应用于如上述任一所示实施例中的信号控制电路中的BMC。如图6所示，本申请实施例的信号控制装置600包括：处理模块601。其中：
处理模块601，用于在接收到对与选择开关连接的设备中目标设备的操作指令时，控制CPLD输出使能信号至选择开关，并控制CPLD输出目标信号，其中，使能信号用于使能选择开关接通高速连接器与目标设备，以将目标信号传输至目标设备；目标信号为SPI信号或JTAG信号，且目标信号用于指示目标设备执行操作指令。
在一些实施例中，处理模块601在用于控制CPLD输出目标信号时，可以具体用于：通过控制CPLD的寄存器，控制CPLD输出目标信号。
在一些实施例中，处理模块601在用于控制CPLD输出使能信号至选择开关时，可以具体用于：通过控制CPLD的寄存器，输出使能信号至选择开关。
可选的，处理模块601还可以用于：在接收到不对设备进行操作的指令时，输出禁能信号至选择开关，禁能信号用于禁能选择开关接通高速连接器与目标设备。
本实施例的装置，可以用于执行上述任一所示方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。
本申请还提供一种计算机可读存储介质，计算机可读存储介质中存储有计算机执行指令，当处理器执行计算机执行指令时，实现如上信号控制方法的方案。
本申请还提供一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现如上的信号控制方法的方案。
上述的计算机可读存储介质，上述可读存储介质可以是由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(Static Random AccessMemory，SRAM)，电可擦除可编程只读存储器(Electrically Erasable Programmable ReadOnly Memory，EEPROM)，可擦除可编程只读存储器(Erasable Programmable Read OnlyMemory，EPROM)，可编程只读存储器(Programmable Read Only Memory，PROM)，只读存储器(Read Only Memory，ROM)，磁存储器，快闪存储器，磁盘或光盘。可读存储介质可以是通用或专用计算机能够存取的任何可用介质。
一种示例性的可读存储介质耦合至处理器，从而使处理器能够从该可读存储介质读取信息，且可向该可读存储介质写入信息。当然，可读存储介质也可以是处理器的组成部分。处理器和可读存储介质可以位于专用集成电路(Application Specific IntegratedCircuits，ASIC)中。当然，处理器和可读存储介质也可以作为分立组件存在于信号控制装置中。
本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种信号控制电路，其特征在于，包括：基板管理控制器BMC、复杂可编程逻辑器件CPLD、高速连接器以及选择开关；
其中，所述BMC分别通过串行外设接口SPI总线和联合测试工作组JTAG总线与所述CPLD连接，所述高速连接器分别通过集成总线与所述选择开关的使能端和所述CPLD连接，所述集成总线可传输SPI信号和JTAG信号，所述选择开关的多个输出端分别用于与不同设备连接；
所述BMC，用于在接收到对与所述选择开关连接的设备中目标设备的操作指令时，控制所述CPLD输出使能信号至所述选择开关，并控制所述CPLD输出目标信号，其中，所述使能信号用于使能所述选择开关接通所述高速连接器与所述目标设备，以将所述目标信号传输至所述目标设备；所述目标信号为SPI信号或JTAG信号，且所述目标信号用于指示所述目标设备执行所述操作指令。
2.根据权利要求1所述的信号控制电路，其特征在于，所述选择开关为单刀双掷SPDT模拟开关，所述SPDT模拟开关的一输出端与闪存连接，所述SPDT模拟开关的另一输出端与输入输出板上的CPLD连接。
3.根据权利要求2所述的信号控制电路，其特征在于，当所述目标设备为闪存时，所述使能信号为低电平，用于使能所述SPDT模拟开关接通所述高速连接器与所述闪存，所述目标信号为SPI信号；当所述目标设备为所述输入输出板上的CPLD时，所述使能信号为高电平，用于使能所述SPDT模拟开关接通所述高速连接器与所述输入输出板上的CPLD，所述目标信号为JTAG信号。
4.根据权利要求1至3中任一项所述的信号控制电路，其特征在于，所述BMC控制所述CPLD输出目标信号时，具体用于：
所述BMC通过控制所述CPLD的寄存器，控制所述CPLD输出所述目标信号。
5.根据权利要求1至3中任一项所述的信号控制电路，其特征在于，所述BMC控制所述CPLD输出使能信号至所述选择开关时，具体用于：
所述BMC通过控制所述CPLD的寄存器，输出所述使能信号至所述选择开关。
6.根据权利要求1至3中任一项所述的信号控制电路，其特征在于，所述集成总线为四线信号。
7.根据权利要求1至3中任一项所述的信号控制电路，其特征在于，所述BMC还用于：
在接收到不对所述设备进行操作的指令时，输出禁能信号至所述选择开关，所述禁能信号用于禁能所述选择开关接通所述高速连接器与所述目标设备。
8.一种信号控制方法，其特征在于，应用于如权利要求1至7中任一项所述的信号控制电路中的BMC，所述信号控制方法包括：
在接收到对与所述选择开关连接的设备中目标设备的操作指令时，控制所述CPLD输出使能信号至所述选择开关，并控制所述CPLD输出目标信号，其中，所述使能信号用于使能所述选择开关接通所述高速连接器与所述目标设备，以将所述目标信号传输至所述目标设备；所述目标信号为SPI信号或JTAG信号，且所述目标信号用于指示所述目标设备执行所述操作指令。
9.根据权利要求8所述的信号控制方法，其特征在于，所述控制所述CPLD输出目标信号，包括：
通过控制所述CPLD的寄存器，控制所述CPLD输出所述目标信号。
10.根据权利要求8所述的信号控制方法，其特征在于，所述控制所述CPLD输出使能信号至所述选择开关，包括：
通过控制所述CPLD的寄存器，输出所述使能信号至所述选择开关。
CN202211725010.2A 2022-12-30 2022-12-30 信号控制电路和信号控制方法 Pending CN116010326A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211725010.2A CN116010326A (zh) 2022-12-30 2022-12-30 信号控制电路和信号控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211725010.2A CN116010326A (zh) 2022-12-30 2022-12-30 信号控制电路和信号控制方法

Publications (1)

Publication Number Publication Date
CN116010326A true CN116010326A (zh) 2023-04-25

Family

ID=86022526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211725010.2A Pending CN116010326A (zh) 2022-12-30 2022-12-30 信号控制电路和信号控制方法

Country Status (1)

Country Link
CN (1) CN116010326A (zh)

Similar Documents

Publication Publication Date Title
US8661178B2 (en) PCI-E system having reconfigurable link architecture
EP0141233A2 (en) Controller for a switching array
CN1119667C (zh) 采用jtag标准的高阻抗测试模式
US7743278B2 (en) Test access control for plural processors of an integrated circuit
CN109902014A (zh) 一种服务器系统共享串口的方法、装置、受控终端及存储介质
US4839795A (en) Interface circuit for single-chip microprocessor
US5515530A (en) Method and apparatus for asynchronous, bi-directional communication between first and second logic elements having a fixed priority arbitrator
US9378074B2 (en) Server system
CN116010326A (zh) 信号控制电路和信号控制方法
CN117097614A (zh) 一种存储系统及其外插卡通信工作模式切换装置
CN107577574B (zh) 一种调试切换电路及调试电路板
WO2024139211A1 (zh) 信号控制电路和信号控制方法
US7480843B1 (en) Configuration access from a boundary-scannable device
CN108009113B (zh) 一种双主控系统中调试串口的实现方法
CN109753394B (zh) 一种实时调试固件配置信息的电路及方法
US7526691B1 (en) System and method for using TAP controllers
US6240377B1 (en) Integrated circuit with embedded reprogrammable EEPROM and emulation method to facilitate debugging
CN209980238U (zh) 兼容扩展装置及电子设备
CN113760800A (zh) 基于bmc的串口路径选择方法、系统、终端及存储介质
US6192437B1 (en) Transmission apparatus with control circuit/relay within each card providing connection to related card output depending on related slot ID/ redundancy/non-redundancy, working/protection signals
CN115422110B (zh) 电子设备和PCIE Switch芯片的端口配置方法
CN217718469U (zh) Jtag通信电路及板卡、电子设备
CN113608937B (zh) 硬盘背板led无硬盘测试装置及方法
CN211856798U (zh) 一种系统板卡侦错装置
JPS62224836A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination