CN115993568B - 半导体测试机及其测试通道直流校准方法 - Google Patents
半导体测试机及其测试通道直流校准方法 Download PDFInfo
- Publication number
- CN115993568B CN115993568B CN202310297816.4A CN202310297816A CN115993568B CN 115993568 B CN115993568 B CN 115993568B CN 202310297816 A CN202310297816 A CN 202310297816A CN 115993568 B CN115993568 B CN 115993568B
- Authority
- CN
- China
- Prior art keywords
- current
- value
- calibrated
- calibration
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明公开了一种半导体测试机及其测试通道直流校准方法,其方法包括:将待校准管脚配置为悬空状态并工作于电流驱动模式;测量待校准管脚在不同驱动电流值下的测试电压值,得到测试电压值最接近0V时的驱动电流值;将测试电压值最接近0V时的驱动电流值作为待校准管脚的电流偏置值;将管脚分成多组,每组中的多个管脚通过同一开关与DMM连接;将待校准管脚所在组中剩余管脚的驱动电流分别配置为各自的电流偏置值;利用DMM测量在不同驱动电流下待校准管脚所在线路上的实际电流值,并将多组实际电流值和期望电流值进行拟合得到待校准管脚的电流增益值;本发明可有效提升电流偏置值和电流增益值的校准精度。
Description
技术领域
本发明涉及半导体测试技术领域,尤其是指一种半导体测试机及其测试通道直流校准方法。
背景技术
在半导体测试机中包含许多测试通道,测试通道的Pin(管脚)如图1所示,可以使用这些Pin驱动电流(Force Current,简称FI)或驱动电压(Force Voltage,简称FV)来进行测试。但是通常情况下FI或FV期望值与实际值间会有差异,因此为了提高测试通道的精度,需要对这些测试通道进行直流校准,提升测试机的性能。
对测试通道直流校准需要把待校准通道连接到数字仪表(DMM,DigitalMultiMeter)上。测试机的多个测试通道连接一个仪表的常规校准方法如下:如图2所示,制作一块适配测试机的载具板2,透过这块载具板2使每个测试通道都通过一个继电器1与DMM相连,因此可以通过控制继电器1的通断来控制测试通道与DMM的连接关系。使用该方法可以实现每次只有一个测试通道与DMM直接相连,这能够避免校准时其余测试通道对待校准测试通道的影响。但是当测试通道的数量很大时,需要的继电器数量也会随之增加,使得载具板的有限空间面临挑战,很难实现,也使得测试成本大大增加。
此外,为了降低成本,还可以选择图3的校准方法,其在载具板2上将测试通道进行分组,每组中的多个测试通道连接至同一个继电器1,然后再与DMM相连。当测试通道数量很多时,使用该方法可以大大节省载具板空间,节约成本。校准时,待校准Pin所在组中其余Pin处于高阻状态,使用DMM测量线路上的电流或电压。将DMM量测到的实际值与期望值进行拟合,校准出增益M和偏置C,增益M和偏置C的校准都依赖于DMM。该校准方法对校准FV基本无影响。但是当校准FI时,会遇到以下两个困难:1、无法避免同一组中高阻状态的Pin产生的漏电流对待校准Pin 的影响,这会降低校准FI偏置C的精度;2、若一组中某个Pin 自身有缺陷,导致高阻状态时漏电流过大,无法准确定位该Pin排查故障。
发明内容
为此,本发明所要解决的技术问题在于提供一种校准精度高的半导体测试机的测试通道直流校准方法。
为解决上述技术问题,本发明提供了一种半导体测试机的测试通道直流校准方法,该半导体测试机的测试通道直流校准方法包括:
偏置校准步骤;包括:
将待校准管脚配置为悬空状态并工作于电流驱动模式;
测量待校准管脚在不同驱动电流值下的测试电压值,得到测试电压值最接近0V时的驱动电流值;
将测试电压值最接近0V时的驱动电流值作为待校准管脚的电流偏置值;
增益校准步骤;包括:
将管脚分成多组,每组中的多个管脚通过同一开关与DMM连接;
将待校准管脚所在组中剩余管脚的驱动电流分别配置为各自的电流偏置值;
利用DMM测量在不同驱动电流下待校准管脚所在线路上的实际电流值,并将多组实际电流值和期望电流值进行拟合得到待校准管脚的电流增益值;
依次将每个管脚作为待校准管脚,并重复上述增益校准步骤直至得到每个管脚的电流增益值。
在本发明的一个实施例中,所述测量待校准管脚在不同驱动电流值下的测试电压值,得到测试电压值最接近0V时的驱动电流值;包括:
在校准范围内先使用二分法进行粗略测试,测量待校准管脚在不同驱动电流下的测试电压值;若测得测试电压值>0V,则减小驱动电流值,若测得测试电压值<0V,则增加驱动电流值,得到粗略测试中测试电压值最接近0V时的驱动电流值作为第一驱动电流值;
以所述第一驱动电流值为中心选取驱动电流范围进行精确测量,得到精确测量中测试电压值最接近0V时的驱动电流值作为第二驱动电流值;
所述将测试电压值最接近0V时的驱动电流值作为待校准管脚的电流偏置值,包括:
将所述第二驱动电流值作为待校准管脚的电流偏置值。
在本发明的一个实施例中,所述校准范围根据经验值来确定,所述校准范围为经验值动态分布范围左右各扩展50%。
在本发明的一个实施例中,在驱动电流范围进行精确测量时,步长设置为驱动电流的最小分辨率。
在本发明的一个实施例中,所述偏置校准步骤之后,还包括以下步骤:
根据待校准管脚在不同驱动电流值下的测试电压值得到待校准管脚的漏电流等效电阻,将得到的漏电流等效电阻与芯片本身漏电流等效电阻典型值进行比较,并判断得到的漏电流等效电阻是否小于芯片本身漏电流等效电阻典型值;若是,则判定管脚漏电流过大。
在本发明的一个实施例中,根据待校准管脚在不同驱动电流值下的测试电压值,所述根据待校准管脚在不同驱动电流值下的测试电压值得到待校准管脚的漏电流等效电阻,包括:利用最小二乘法进行线性拟合得到待校准管脚的漏电流等效电阻。
在本发明的一个实施例中,对所有管脚同时执行偏置校准步骤,并同时得到所有管脚的电流偏置值。
在本发明的一个实施例中,所述开关为继电器。
本发明还提供了一种半导体测试机,所述半导体测试机采用上述任一项所述的半导体测试机的测试通道直流校准方法进行校准。
本发明还提供了一种计算机可读存储介质,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现上述任一项所述的半导体测试机的测试通道直流校准方法的步骤。
本发明的上述技术方案相比现有技术具有以下优点:
本发明半导体测试机的测试通道直流校准方法通过对电流偏置和电流增益分开进行校准,先对电流偏置进行校准,其偏置校准方法避免了现有校准方法中同一组管脚中的高阻状态的管脚对待校准管脚的影响,提升了电流偏置值的校准精度,并进一步在电流增益校准时,将待校准管脚所在组中剩余管脚的驱动电流分别配置为各自的电流偏置值,消除了漏电流对电流增益校准的影响,提升了电流增益值的校准精度。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
为了使本发明的内容更容易被清楚的理解,下面根据本发明的具体实施例并结合附图,对本发明作进一步详细的说明。
图1是测试通道的Pin示意图;
图2是现有校准方法一的示意图;
图3是现有校准方法二的示意图;
图4是本发明实施例一中半导体测试机的测试通道直流校准方法的流程图;
图5是本发明实施例一中半导体测试机的测试通道直流校准方法得到的管脚的驱动电流和测试电压的示意图;
图6是本发明实施例一中半导体测试机的测试通道直流校准方法得到的管脚的实际电流值和期望电流值的示意图;
图7是现有校准方法二校准128管脚后的测试结果图;
图8是本发明实施例一中半导体测试机的测试通道直流校准方法校准128管脚后的测试结果图。
标记说明:
1、继电器;2、载具板。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明,以使本领域的技术人员可以更好地理解本发明并能予以实施,但所举实施例不作为对本发明的限定。
实施例一
参照图4所示,本实施例公开了一种半导体测试机的测试通道直流校准方法,该半导体测试机的测试通道直流校准方法包括以下步骤:
偏置校准步骤;包括:
S1、将待校准管脚配置为悬空状态并工作于电流驱动模式;此时,不放置载具板,所有的管脚不接负载,处于悬空状态,管脚与管脚之间也互不相连,避免现有方法中高阻状态的管脚产生的漏电流对校准电流偏置值产生影响。可选地,对所有管脚同时执行偏置校准步骤,并同时得到所有管脚的电流偏置值。
S2、测量待校准管脚在不同驱动电流值下的测试电压值,得到测试电压值最接近0V时的驱动电流值;可选地,步骤S2包括:
S21、在校准范围内先使用二分法进行粗略测试,测量待校准管脚在不同驱动电流下的测试电压值;若测得测试电压值>0V,则减小驱动电流值,若测得测试电压值<0V,则增加驱动电流值,得到粗略测试中测试电压值最接近0V时的驱动电流值作为第一驱动电流值;其中,所述校准范围可根据经验值来确定,例如:所述校准范围为经验值动态分布范围左右各扩展50%或其他比例。
S22、以所述第一驱动电流值为中心选取驱动电流范围进行精确测量,得到精确测量中测试电压值最接近0V时的驱动电流值作为第二驱动电流值;其中,在驱动电流范围进行精确测量时,步长可设置为驱动电流的最小分辨率。
S3、将测试电压值最接近0V时的驱动电流值作为待校准管脚的电流偏置值;具体地,将上述第二驱动电流值作为待校准管脚的电流偏置值。
在这里先使用二分法对所有管脚并列进行粗略测试,可以大大节省测试时间,提高校准效率。
增益校准步骤;包括:
S4、将管脚分成多组,每组中的多个管脚通过同一开关与DMM连接;可选地,所述开关为继电器1或其他可以实现线路通断的器件。具体地,参照图3,在载具板2上将测试通道进行分组,每组中的多个测试通道连接至同一个继电器1,然后再与DMM相连。
S5、将待校准管脚所在组中剩余管脚的驱动电流分别配置为各自的电流偏置值;假设一组中有m(m大于等于2)个管脚,以校准管脚1为例,校准过程中,管脚2至管脚m的驱动电流值应为偏置校准步骤得到的各自的电流偏置值;
S6、利用DMM测量在不同驱动电流下待校准管脚所在线路上的实际电流值,并将多组实际电流值和期望电流值进行拟合得到待校准管脚的电流增益值;其中,期望电流值可在需要校准的范围内均匀取值。
S7、依次将每个管脚作为待校准管脚,并重复上述增益校准步骤直至得到每个管脚的电流增益值。
现有校准方法二中测试管脚漏电流并校准增益和偏置的方法如下:使用图3所示的载具板2,组中的所有管脚处于高阻状态,同时使用DMM测量当前管脚组的实际电流值。将该值作为m个管脚漏电流之和,记为TotalLeakage,单管脚高阻状态下漏电流为TotalLeakage/m。测试中,如果测得的TotalLeakage超出设定的范围,则这一组管脚都无法进行后续校准。若TotalLeakage在设定范围内,再使用DMM对管脚组中的管脚逐个进行校准,校准时将DMM测量结果减去TotalLeakage(m-1)/m的值作为DMM实测值来减小漏电流对校准的影响。将实测值与期望值进行拟合,可以同时校准增益和偏置。TotalLeakage 是管脚组中所有管脚高阻状态下总的漏电流,TotalLeakage/m是管脚组中单管脚漏电流的平均值,无法得到准确的单个管脚的漏电流值,因此不能准确定位漏电流过大的管脚,无法精确校准每个管脚的偏置值。因此,可选地,所述偏置校准步骤之后,还包括以下步骤:
根据待校准管脚在不同驱动电流值下的测试电压值得到待校准管脚的漏电流等效电阻,将得到的漏电流等效电阻与芯片本身漏电流等效电阻典型值进行比较,并判断得到的漏电流等效电阻是否小于芯片本身漏电流等效电阻典型值;若是,则判定管脚漏电流过大。可选地,所述根据待校准管脚在不同驱动电流值下的测试电压值得到待校准管脚的漏电流等效电阻,包括:根据待校准管脚在不同驱动电流值下的测试电压值,利用最小二乘法进行线性拟合得到待校准管脚的漏电流等效电阻。更具体地,在电压过零点附近的若干数据中选取驱动电流值I与测量电压V大致呈现线性关系的数据,使用最小二乘法进行线性拟合,转换公式可以看做是V=R*I+b。拟合得到的公式中,斜率表示该管脚的漏电流等效电阻。可将拟合得到电阻与芯片本身漏电流等效电阻典型值进行比较。若电阻值偏小则说明漏电流过大,可以通过该方法对漏电流过大的管脚进行准确定位。
为了验证本实施例中校准方法的有效性,在其中一实施例中,对一组m=8个管脚进行校准,具体校准电流增益和电流偏置的步骤如下:
步骤一、根据经验值,得到校准范围,本实施例中校准范围为[-300.04882nA,+300.04882nA],在该范围内使用先使用二分法粗略测试,当测得电压绝对值小于1V(可根据实际情况自行定义,1V仅是示例)时,停止测试。如表1所示,使用二分法,用10步即可检测出各管脚偏置值的大概值,根据该值确定下一步精确测量的测试范围。
表1
步骤二、以管脚1为例进行精确测试。由表1可知管脚1粗略测得偏置值为-105.83496nA,以确定-105.83496nA为中心进行精确测试。根据表2及图5所示,偏置值精确值为-105.71289nA。拟合出的斜率为4709189658Ω,因此该管脚的漏电流等效电阻约为4709MΩ,将4709MΩ与芯片本身漏电流等效电阻相比较,符合要求。
表2
步骤三、以校准管脚1的电流增益为例。使用图3所示的连接方式,管脚2至管脚8分别配置为各自的电流偏置值。管脚驱动电流取两点进行测试,测得结果如表3和图6所示,将数据进行拟合得到管脚1驱动电流需校准的增益值:0.8835。
表3
步骤四、结果检验:图7与图8分别为使用现有校准方法二与本发明中校准方法校准128 管脚后的测试结果检验。测试方法为:取下载具板,使各管脚在[-10.0098 nA,10.0098 nA]范围内施加驱动电流,同时测量各管脚电压,观察校准后各管脚 驱动电流过零点,设置箝位电压为2V。
图7为使用现有校准方法二进行校准后的测试结果。可以看出,驱动电流过零点不集中,分散在[-8nA,1nA]范围内,这是因为校准时受到了高阻状态管脚漏电流的影响。
图8为使用本发明中校准方法校准后的测试结果,可以看出使用该方法大大减小了漏电流对校准偏置值的影响,使得驱动电流的过零点更为集中,零点集中在[-1nA,1nA]的范围内。
本发明半导体测试机的测试通道直流校准方法通过对电流偏置和电流增益分开进行校准,先对电流偏置进行校准,其偏置校准方法避免了现有校准方法中同一组管脚中的高阻状态的管脚对待校准管脚的影响,提升了电流偏置值的校准精度,并进一步在电流增益校准时,将待校准管脚所在组中剩余管脚的驱动电流分别配置为各自的电流偏置值,消除了漏电流对电流增益校准的影响,提升了电流增益值的校准精度。
实施例二
本实施例公开了一种半导体测试机,所述半导体测试机采用如实施例一所述的半导体测试机的测试通道直流校准方法进行校准。
实施例三
本实施例公开了一种计算机可读存储介质,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如实施例一所述的半导体测试机的测试通道直流校准方法的步骤。
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然,上述实施例仅仅是为清楚地说明所作的举例,并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (10)
1.半导体测试机的测试通道直流校准方法,其特征在于:包括以下步骤:
偏置校准步骤;包括:
将待校准管脚配置为悬空状态并工作于电流驱动模式;
测量待校准管脚在不同驱动电流值下的测试电压值,得到测试电压值最接近0V时的驱动电流值;
将测试电压值最接近0V时的驱动电流值作为待校准管脚的电流偏置值;
增益校准步骤;包括:
将管脚分成多组,每组中的多个管脚通过同一开关与DMM连接;
将待校准管脚所在组中剩余管脚的驱动电流分别配置为各自的电流偏置值;
利用DMM测量在不同驱动电流下待校准管脚所在线路上的实际电流值,并将多组实际电流值和期望电流值进行拟合得到待校准管脚的电流增益值;
依次将每个管脚作为待校准管脚,并重复上述增益校准步骤直至得到每个管脚的电流增益值。
2.根据权利要求1所述的半导体测试机的测试通道直流校准方法,其特征在于:
所述测量待校准管脚在不同驱动电流值下的测试电压值,得到测试电压值最接近0V时的驱动电流值;包括:
在校准范围内先使用二分法进行粗略测试,测量待校准管脚在不同驱动电流下的测试电压值;若测得测试电压值>0V,则减小驱动电流值,若测得测试电压值<0V,则增加驱动电流值,得到粗略测试中测试电压值最接近0V时的驱动电流值作为第一驱动电流值;
以所述第一驱动电流值为中心选取驱动电流范围进行精确测量,得到精确测量中测试电压值最接近0V时的驱动电流值作为第二驱动电流值;
所述将测试电压值最接近0V时的驱动电流值作为待校准管脚的电流偏置值,包括:
将所述第二驱动电流值作为待校准管脚的电流偏置值。
3.根据权利要求2所述的半导体测试机的测试通道直流校准方法,其特征在于:所述校准范围根据经验值来确定,所述校准范围为经验值动态分布范围左右各扩展50%。
4.根据权利要求2所述的半导体测试机的测试通道直流校准方法,其特征在于:在驱动电流范围进行精确测量时,步长设置为驱动电流的最小分辨率。
5.根据权利要求1所述的半导体测试机的测试通道直流校准方法,其特征在于:所述偏置校准步骤之后,还包括以下步骤:
根据待校准管脚在不同驱动电流值下的测试电压值得到待校准管脚的漏电流等效电阻,将得到的漏电流等效电阻与芯片本身漏电流等效电阻典型值进行比较,并判断得到的漏电流等效电阻是否小于芯片本身漏电流等效电阻典型值;若是,则判定管脚漏电流过大。
6.根据权利要求5所述的半导体测试机的测试通道直流校准方法,其特征在于:所述根据待校准管脚在不同驱动电流值下的测试电压值得到待校准管脚的漏电流等效电阻,包括:根据待校准管脚在不同驱动电流值下的测试电压值,利用最小二乘法进行线性拟合得到待校准管脚的漏电流等效电阻。
7.根据权利要求1所述的半导体测试机的测试通道直流校准方法,其特征在于:对所有管脚同时执行偏置校准步骤,并同时得到所有管脚的电流偏置值。
8.根据权利要求1所述的半导体测试机的测试通道直流校准方法,其特征在于:所述开关为继电器。
9.一种半导体测试机,其特征在于:所述半导体测试机采用如权利要求1-8任一项所述的半导体测试机的测试通道直流校准方法进行校准。
10.一种计算机可读存储介质,其特征在于:所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求1-8任一项所述的半导体测试机的测试通道直流校准方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310297816.4A CN115993568B (zh) | 2023-03-24 | 2023-03-24 | 半导体测试机及其测试通道直流校准方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310297816.4A CN115993568B (zh) | 2023-03-24 | 2023-03-24 | 半导体测试机及其测试通道直流校准方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115993568A CN115993568A (zh) | 2023-04-21 |
CN115993568B true CN115993568B (zh) | 2023-05-30 |
Family
ID=85995446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310297816.4A Active CN115993568B (zh) | 2023-03-24 | 2023-03-24 | 半导体测试机及其测试通道直流校准方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115993568B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117665686B (zh) * | 2024-01-31 | 2024-04-09 | 珠海芯业测控有限公司 | 基于ate设备的动态负载校准方法及系统、设备、介质 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0634703A (ja) * | 1992-07-14 | 1994-02-10 | Hitachi Ltd | 直流特性測定装置のキャリブレーション方式 |
JP2001281303A (ja) * | 2000-03-28 | 2001-10-10 | Yamaha Corp | 半導体集積回路試験装置、半導体集積回路試験装置の校正方法及び記録媒体 |
CN1886901A (zh) * | 2003-12-01 | 2006-12-27 | 松下电器产业株式会社 | 接收装置和接收方法 |
CN103713271A (zh) * | 2013-12-13 | 2014-04-09 | 惠州市亿能电子有限公司 | 一种bms电流检测单元的自动校准设备及校准方法 |
CN209767539U (zh) * | 2019-04-19 | 2019-12-10 | 烽火通信科技股份有限公司 | 一种生成测试信号的装置及测试系统 |
CN112946560A (zh) * | 2021-02-03 | 2021-06-11 | 珠海格力电器股份有限公司 | 电能表校准方法、装置、电能表及电能表系统 |
CN113064114A (zh) * | 2020-03-30 | 2021-07-02 | 深圳友讯达科技股份有限公司 | 一种多芯电能表的高精度快速校表方法 |
CN113311374A (zh) * | 2021-07-28 | 2021-08-27 | 绅克半导体科技(苏州)有限公司 | 一种半导体测试机多个测试通道直流参数的校准方法 |
CN113514758A (zh) * | 2021-09-15 | 2021-10-19 | 绅克半导体科技(苏州)有限公司 | 芯片测试方法、测试机及存储介质 |
CN114121140A (zh) * | 2022-01-28 | 2022-03-01 | 合肥悦芯半导体科技有限公司 | 芯片测试方法、系统、电子设备及存储介质 |
CN216434343U (zh) * | 2021-10-20 | 2022-05-03 | 中国测试技术研究院电子研究所 | 一种新型的剩余电流装置校准装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9647622B1 (en) * | 2015-10-22 | 2017-05-09 | Futurewei Technologies, Inc. | System and method for offset voltage calibration |
-
2023
- 2023-03-24 CN CN202310297816.4A patent/CN115993568B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0634703A (ja) * | 1992-07-14 | 1994-02-10 | Hitachi Ltd | 直流特性測定装置のキャリブレーション方式 |
JP2001281303A (ja) * | 2000-03-28 | 2001-10-10 | Yamaha Corp | 半導体集積回路試験装置、半導体集積回路試験装置の校正方法及び記録媒体 |
CN1886901A (zh) * | 2003-12-01 | 2006-12-27 | 松下电器产业株式会社 | 接收装置和接收方法 |
CN103713271A (zh) * | 2013-12-13 | 2014-04-09 | 惠州市亿能电子有限公司 | 一种bms电流检测单元的自动校准设备及校准方法 |
CN209767539U (zh) * | 2019-04-19 | 2019-12-10 | 烽火通信科技股份有限公司 | 一种生成测试信号的装置及测试系统 |
CN113064114A (zh) * | 2020-03-30 | 2021-07-02 | 深圳友讯达科技股份有限公司 | 一种多芯电能表的高精度快速校表方法 |
CN112946560A (zh) * | 2021-02-03 | 2021-06-11 | 珠海格力电器股份有限公司 | 电能表校准方法、装置、电能表及电能表系统 |
CN113311374A (zh) * | 2021-07-28 | 2021-08-27 | 绅克半导体科技(苏州)有限公司 | 一种半导体测试机多个测试通道直流参数的校准方法 |
CN113514758A (zh) * | 2021-09-15 | 2021-10-19 | 绅克半导体科技(苏州)有限公司 | 芯片测试方法、测试机及存储介质 |
CN216434343U (zh) * | 2021-10-20 | 2022-05-03 | 中国测试技术研究院电子研究所 | 一种新型的剩余电流装置校准装置 |
CN114121140A (zh) * | 2022-01-28 | 2022-03-01 | 合肥悦芯半导体科技有限公司 | 芯片测试方法、系统、电子设备及存储介质 |
Non-Patent Citations (3)
Title |
---|
A 1.2V interference-sturdiness, DC-offset calibrated CMOS receiver utilizing a current-mode filter for UWB;Horng-Yuan Shih等;《2008 IEEE Asian Solid-State Circuits Conference》;第345-348页 * |
DFB半导体激光器电流波长调谐线性度分析与校准;白建胜等;《电子测量技术》;第44卷(第8期);第168-174页 * |
半导体分析仪微小电流校准方法研究;乔玉娥等;《计算机与数字工程》(第303期);第17-21页 * |
Also Published As
Publication number | Publication date |
---|---|
CN115993568A (zh) | 2023-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115993568B (zh) | 半导体测试机及其测试通道直流校准方法 | |
WO2021184740A1 (zh) | 一种测试系统中供电通道的电流校准装置及校正方法 | |
KR102545426B1 (ko) | 병렬 측정 수행을 지원하는 다중 핀 프로브 | |
WO2011151856A1 (ja) | 測定装置および測定方法 | |
WO2018196986A1 (en) | Calibration arrangement and method for deriving a resistance of a resistor | |
CN111293048A (zh) | 一种晶圆测试系统及其方法 | |
CN108051722A (zh) | 热载流子注入效应的寿命评估方法和系统 | |
CN108344936B (zh) | 一种功率半导体器件的测试方法 | |
CN102435817A (zh) | MOS晶体管的栅极电压-1/f噪声曲线测量方法 | |
CN104991214A (zh) | 数字集成电路直流参数标准复现方法及标准装置 | |
US6300757B1 (en) | Procedure for the calibration of a measuring device | |
CN112485740B (zh) | 基于多种阻抗状态幅度差值实现电子校准件端口自动识别的方法 | |
CN103576080A (zh) | 芯片扫描电压测试方法 | |
US20230104336A1 (en) | Measuring Device And Method For Determining An Electrical Property | |
CN106225992A (zh) | 基于压力变送器性能测试系统及方法 | |
CN110764040B (zh) | 一种用于确定自动化检定系统误差测量功能的方法及系统 | |
CN109375127B (zh) | 基于模数转换器的集成电路测试系统自动校准装置及方法 | |
CN111090036A (zh) | 一种基于ate的芯片动态负载测试方法 | |
CN115856745A (zh) | 测试设备、校准方法、装置、芯片测试方法和存储介质 | |
CN107706121B (zh) | 多台测试设备批量测试的精度一致性修正方法和系统 | |
CN105021865A (zh) | 一种可补偿的电压测量方法 | |
US7664621B2 (en) | System and method for mapping system transfer functions | |
US7603598B2 (en) | Semiconductor device for testing semiconductor process and method thereof | |
CN108572273A (zh) | 低电流测量电路及其测量方法 | |
CN114236446B (zh) | 基于模拟电压源的集成电路电压参数标准复现装置及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |