CN115985226A - 显示面板和显示装置 - Google Patents

显示面板和显示装置 Download PDF

Info

Publication number
CN115985226A
CN115985226A CN202310099990.8A CN202310099990A CN115985226A CN 115985226 A CN115985226 A CN 115985226A CN 202310099990 A CN202310099990 A CN 202310099990A CN 115985226 A CN115985226 A CN 115985226A
Authority
CN
China
Prior art keywords
scanning
transistor
signal
electrically connected
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310099990.8A
Other languages
English (en)
Inventor
张蒙蒙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Tianma Microelectronics Co Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Priority to CN202310099990.8A priority Critical patent/CN115985226A/zh
Publication of CN115985226A publication Critical patent/CN115985226A/zh
Priority to US18/433,536 priority patent/US20240177672A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G09G2310/062—Waveforms for resetting a plurality of scan lines at a time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种显示面板和显示装置，该显示面板包括：显示区；显示区包括阵列排布的多个像素电路；像素电路包括驱动晶体管和复位模块；复位模块与驱动晶体管的栅极电连接于第一节点；复位模块包括第一复位晶体管和第二复位晶体管；第一复位晶体管与第二复位晶体管串联连接于复位信号端和第一节点之间；第一复位晶体管的栅极与第一扫描端电连接，第二复位晶体管的栅极与第二扫描端电连接；其中，第一复位晶体管与第二复位晶体管的沟道类型不同；第一扫描端的第一扫描信号的有效脉冲的时间与第二扫描端的第二扫描信号的至少两个有效脉冲的时间交叠。本发明的技术方案，能够改善显示拖影，提高显示面板的显示效果。

Description

显示面板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板和显示装置。
背景技术
自发光的显示面板中通常设置有发光元件，因此无需为其设置用于提供光源的背光模组，而使得自发光显示面板具有轻薄化、结构简单的特点，而成为当前显示领域的研究重点。
显示面板中的发光元件的发光需要相应的驱动晶体管进行驱动，通常会向驱动晶体管的栅极提供数据信号，使得驱动晶体管将该数据信号转换为驱动电流，并提供至发光元件，以驱动发光元件进行发光。
但是，在发光元件进行发光时，驱动晶体管处于偏置状态，尤其是在低频显示模式下，驱动晶体管处于偏置状态的时间较长，使得驱动晶体管的阈值电压发生漂移，导致驱动晶体管出现迟滞现象，从而出现显示拖影问题，进而影响显示面板的显示效果。
发明内容
本发明提供了一种显示面板和显示装置，以改善显示拖影，提高显示面板的显示效果。
根据本发明的一方面，提供了一种显示面板，包括：显示区；所述显示区包括阵列排布的多个像素电路；所述像素电路包括驱动晶体管和复位模块；
所述复位模块与所述驱动晶体管的栅极电连接于第一节点；
所述复位模块包括第一复位晶体管和第二复位晶体管；所述第一复位晶体管与所述第二复位晶体管串联连接于复位信号端和所述第一节点之间；所述第一复位晶体管的栅极与第一扫描端电连接，所述第二复位晶体管的栅极与第二扫描端电连接；
其中，所述第一复位晶体管与所述第二复位晶体管的沟道类型不同；所述第一扫描端的第一扫描信号的有效脉冲的时间与所述第二扫描端的第二扫描信号的至少两个有效脉冲的时间交叠。
根据本发明的另一方面，提供了一种显示装置，包括：上述显示面板。
本发明的技术方案，通过使沟道类型不同的第一复位晶体管和第二复位晶体管串联连接于复位信号端和第一节点之间，使得在第一复位晶体管和第二复位晶体管同时导通时，控制复位信号端的复位信号写入至第一节点，以对与第一节点电连接的驱动晶体管的栅极进行复位；同时，与第一复位晶体管的栅极接收的第一扫描信号的有效脉冲的时间和与第二复位晶体管的栅极接收的第二扫描信号的至少两个有效脉冲的时间交叠，以能够在第一扫描信号和第二扫描信号的有效脉冲的交叠时间内，使得复位信号端的复位信号对驱动晶体管的栅极进行至少两次复位，从而使驱动晶体管处于稳定的复位状态，保证当前驱动周期的数据信号能够准确写入至驱动晶体管的栅极，以使驱动晶体管能够根据准的数据信号，提供准确的驱动电流，驱动发光元件准确发光，进而能够改善显示拖影，提高显示面板的显示效果。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种显示面板的结构示意图；
图2是本发明实施例提供的一种显示面板中像素电路的结构示意图；
图3是本发明实施例提供的另一种显示面板中像素电路的结构示意图；
图4是本发明实施例提供的一种像素电路的驱动时序图；
图5是本发明实施例提供的另一种显示面板的结构示意图；
图6是本发明实施例提供的一种显示面板中各像素电路的驱动时序图；
图7是本发明实施例提供的另一种像素电路的驱动时序图；
图8是本发明实施例提供的又一种显示面板的结构示意图；
图9是本发明实施例提供的另一种显示面板中各像素电路的驱动时序图；
图10是本发明实施例提供的又一种显示面板的结构示意图；
图11是本发明实施例提供的又一种显示面板中各像素电路的驱动时序图；
图12是本发明实施例提供的又一种显示面板中像素电路的结构示意图；
图13是本发明实施例提供又一种像素电路的驱动时序图；
图14是本发明实施例提供又一种像素电路的驱动时序图；
图15是本发明实施例提供又一种像素电路的驱动时序图；
图16是本发明实施例提供的又一种像素电路的驱动时序图；
图17是本发明实施例提供的又一种显示面板的结构示意图；
图18是本发明实施例提供的又一种显示面板中各像素电路的驱动时序图；
图19是本发明实施例提供的又一种显示面板的结构示意；
图20是本发明实施例提供的又一种显示面板的像素电路的结构示意图；
图21是本发明实施例提供的又一种像素电路的驱动时序图；
图22是本发明实施例提供的又一种显示面板的结构示意图；
图23是本发明实施例提供的又一种显示面板中各像素电路的驱动时序图；
图24是本发明实施例提供的又一种显示面板中像素电路的结构示意图；
图25是本发明实施例提供又一种像素电路的驱动时序图；
图26是本发明实施例提供的又一种显示面板中像素电路的结构示意图；
图27是本发明实施例提供的又一种显示面板中像素电路的结构示意图；
图28是本发明实施例提供的又一种像素电路的驱动时序图；
图29是本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
正如背景技术所述，在像素电路中的驱动晶体管长期保持在一偏置状态时，驱动晶体管出现迟滞效应，使得在画面切换时，无法将所要切换画面的数据信号准确写入驱动晶体管的栅极，驱动晶体管无法产生准确的驱动电流，从而出现显示画面拖影问题，进而影响显示面板的显示效果。
为解决上述技术问题，本发明实施例提供一种显示面板，该显示面板包括：显示区；显示区包括阵列排布的多个像素电路；像素电路包括驱动晶体管和复位模块；复位模块与驱动晶体管的栅极电连接于第一节点；复位模块包括第一复位晶体管和第二复位晶体管；第一复位晶体管与第二复位晶体管串联连接于复位信号端和所述第一节点之间；第一复位晶体管的栅极与第一扫描端电连接，第二复位晶体管的栅极与第二扫描端电连接；其中，第一复位晶体管与第二复位晶体管的沟道类型不同；第一扫描端的第一扫描信号的有效脉冲的时间与第二扫描端的第二扫描信号的至少两个有效脉冲的时间交叠。
采用上述技术方案，通过使沟道类型不同的第一复位晶体管和第二复位晶体管串联连接于复位信号端和第一节点之间，使得在第一复位晶体管和第二复位晶体管同时导通时，控制复位信号端的复位信号写入至第一节点，以对与第一节点电连接的驱动晶体管的栅极进行复位；同时，与第一复位晶体管的栅极接收的第一扫描信号的有效脉冲的时间和与第二复位晶体管的栅极接收的第二扫描信号的至少两个有效脉冲的时间交叠，以能够在第一扫描信号和第二扫描信号的有效脉冲的交叠时间内，使得复位信号端的复位信号对驱动晶体管的栅极进行至少两次复位，从而使驱动晶体管处于稳定的复位状态，保证当前驱动周期的数据信号能够准确写入至驱动晶体管的栅极，以使驱动晶体管能够根据准的数据信号，提供准确的驱动电流，驱动发光元件准确发光，进而能够改善显示拖影，提高显示面板的显示效果。
以上是本发明的核心思想，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。以下将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述。
图1是本发明实施例提供的一种显示面板的结构示意图，图2是本发明实施例提供的一种显示面板中像素电路的结构示意图，图3是本发明实施例提供的另一种显示面板中像素电路的结构示意图，如图1所示，显示面板100包括显示区AA，显示区AA中包括阵列排布的多个像素电路P。其中，如图2或3所示，像素电路P至少包括驱动晶体管T和复位模块10，该复位模块10与驱动晶体管T的栅极电连接于第一节点N1；该复位模块10包括第一复位晶体管M11和第二复位晶体管M12；第一复位晶体管M11与第二复位晶体管M12串联连接于复位信号端VREF和第一节点N1之间；第一复位晶体管M11的栅极与第一扫描端SN电连接，第二复位晶体管M的栅极与第二扫描端S2电连接。
其中，第一复位晶体管M11和第二复位晶体管M12串联连接于复位信号端VREF与第一节点N1之间，可以理解为：如图2所示，第一复位晶体管M11的第一极与复位信号端VREF电连接，第一复位晶体管M11的第二极与第二复位晶体管M12的第一极电连接，第二复位晶体管M12的第二极电连接于第一节点N1；或者，如图3所示，第二复位晶体管M12的第一极与复位信号端VREF电连接，第二复位晶体管M12的第二极与第一复位晶体管M11的第一极电连接，第一复位晶体管M11的第二极电连接于第一节点N1。
继续参考图2或图3，第一复位晶体管M11与第二复位晶体管M12的沟道类型不同，第一复位晶体管M11的栅极与第一扫描端S1电连接，第二复位晶体管M12的栅极与第二扫描端S2电连接，且第一扫描端S1的第一扫描信号s1的有效脉冲的时间与第二扫描端S2的第二扫描信号s2的至少两个有效脉冲的时间交叠。
其中，第一复位晶体管M11与第二复位晶体管M12的沟道类型不同，具体可以为：当第一复位晶体管M11为N沟道晶体管时，第二复位晶体管M12可以为P沟道晶体管；此时，第一扫描端S1的第一扫描信号s1为高电平时，第一复位晶体管M11导通，而在第一扫描端S1的第一扫描信号s1为低电平时，第一复位晶体管M11断开；相应的，在第二扫描端S2的第二扫描信号s2为高电平时，第二复位晶体管M12断开，第二扫描端S2的第二扫描信号s2为低电平时，第二复位晶体管M12导通。如此，第一扫描信号s1的有效脉冲的时间即第一扫描信号s1为高电平的时间，第二扫描信号s2的有效脉冲的时间即第二扫描信号s2为低电平的时间。
在其它可选的实施例中，第一复位晶体管也可以为P沟道晶体管，第二复位晶体管也可以为N沟道晶体管，此时，第一扫描端的第一扫描信号为低电平时，第一复位晶体管导通，第一扫描端的第一扫描信号为高电平时，第一复位晶体管断开；同样的，当第二扫描端的第二扫描信号为高电平时，第二复位晶体管导通，第二扫描端的第二扫描信号为低电平时，第二复位晶体管断开。如此，第一扫描信号的有效脉冲的时间即第一扫描信号为低电平的时间，第二扫描信号的有效脉冲的时间即第二扫描信号为高电平的时间。
可以理解的是，高电平和低电平均为相对的电平信号，其并不代表信号的极性，在能够时间本发明实施例的核心发明点的前提下，本发明实施例对的高电平、低电平的极性和具体数值不做限定。
为便于描述，在没有特殊说明的前提下，本发明实施例均以第一复位晶体管M11为N沟道晶体管，第二复位晶体管M12为P沟道晶体管为例，对本发明实施例的技术方案进行实例性的说明。
其中，N沟道晶体管的有源层材料可以包括但不限于氧化物半导体材料，例如氧化铟镓锌(IGZO)，而P沟道晶体管的有源层材料可以包括但不限于低温多晶硅材料(LTPS)，使得P沟道晶体管具有较高的迁移率，而N沟道晶体管具有较低的关态漏电流。如此，如图3所示，当第一复位晶体管M11为N沟道晶体管，第二复位晶体管M12为P沟道晶体管时，可以使第二复位晶体管M12的第一极与复位信号端VREF电连接，第二复位晶体管M12的第二极与第一复位晶体管M11的第一极电连接，第一复位晶体管M11的第二极电连接于第一节点N1，此时，N沟道的第一复直接与第一节点N1电连接，即N沟道的第一复位晶体管M11直接与驱动晶体管T的栅极电连接，以在无需对驱动晶体管T进行复位，且第一复位晶体管M11和第二复位晶体管M12均处于断开状态时，能够减小第一复位晶体管M11和第二复位晶体管M12相连接的节点与驱动晶体管的栅极之间的漏电流，从而能够确保驱动晶体管T的栅极电位的稳定性；同时，即使P沟道的第二复位晶体管M12具有较大的漏电流，使得在第二复位晶体管M12处于断开状态时，复位信号端VREF的复位信号Vref与第二复位晶体管M12和第一复位晶体管M11相连接的节点之间具有较大的漏电流，也会因第一复位晶体管M11的存在，而不会影响驱动晶体管T的栅极电位，进而能够确保驱动晶体管T的栅极电位的稳定性。
示例性的，图4是本发明实施例提供的一种像素电路的驱动时序图，结合参考图3和图4所示，当第一复位晶体管M11和第二复位晶体管M12均处于导通状态时，复位信号端VREF的复位信号Vref可以依次通过第一复位晶体管M11和第二复位晶体管传输至第一节点N1；而当第一复位晶体管M11和第二复位晶体管M12中的至少一个晶体管处于断开状态时，复位信号端VREF的复位信号Vref均无法传输至第一节点N1。此时，通过在第一扫描端S1的第一扫描信号s1为有效脉冲的同时，使第二扫描端S2的第二扫描信号s1也为有效脉冲，第一复位晶体管M11和第二复位晶体管M12能够同时处于导通状态，复位信号端VREF的复位信号Vref可以依次通过第一复位晶体管M11和第二复位晶体管传输至第一节点N1，即复位信号端VREF的复位信号Vref能够传输至驱动晶体管T的栅极，以对驱动晶体管T的栅极进行复位，使得驱动晶体管T由上一驱动周期中的偏置状态恢复至复位状态。其中，偏置状态可以理解为驱动晶体管T根据其栅极电位提供驱动电流时的状态，复位状态可以理解为驱动晶体管T的栅极电位中不再包含有数据信号，且在后续的数据信号的写入过程中，驱动晶体管T的栅极电位能够维持驱动晶体管T处于导通状态。
此外，当第一扫描端S1的第一扫描信号s1的有效脉冲的时间与第二扫描端S2的第二扫描信号s2的至少两个有效脉冲的时间交叠时，可以使得在第一扫描信号s1的有效脉冲与第二扫描信号s2的每个有效脉冲交叠的时间内，对驱动晶体管T的栅极进行一次复位，从而能够在第一扫描信号s1为有效脉冲的时间内，对驱动晶体管T的栅极进行至少两次复位，以在结束对驱动晶体管T的栅极进行复位时，能够彻底清除驱动晶体管T的栅极电位中所包含的数据信号，使得驱动晶体管T能够处于稳定的复位状态，从而有利于后续数据信号的准确写入。
本发明实施例，过使沟道类型不同的第一复位晶体管和第二复位晶体管串联连接于复位信号端和第一节点之间，使得在第一复位晶体管和第二复位晶体管同时导通时，控制复位信号端的复位信号写入至第一节点，以对与第一节点电连接的驱动晶体管的栅极进行复位；同时，与第一复位晶体管的栅极接收的第一扫描信号的有效脉冲的时间和与第二复位晶体管的栅极接收的第二扫描信号的至少两个有效脉冲的时间交叠，以能够在第一扫描信号和第二扫描信号的有效脉冲的交叠时间内，使得复位信号端的复位信号对驱动晶体管的栅极进行至少两次复位，从而使驱动晶体管处于稳定的复位状态，保证当前驱动周期的数据信号能够准确写入至驱动晶体管的栅极，以使驱动晶体管能够根据准的数据信号，提供准确的驱动电流，驱动发光元件准确发光，进而能够改善显示拖影，提高显示面板的显示效果。
需要说明的是，图4中仅示例性地示出了同一像素电路P中，第一扫描端S1的第一扫描信号s1的有效脉冲的时间与第二扫描端S2的第二扫描信号s2的两个有效脉冲的时间交叠；而在本发明实施例中，同一像素电路中，第一扫描端S1的第一扫描信号s1的有效脉冲的时间还可以与第二扫描端S2的第二扫描信号s2的两个以上(例如三个、四个或五个等)有效脉冲的时间交叠，在能够实现本发明实施例的核心发明点的前提下，本发明实施例对此不做具体限定。为便于描述，在没有特殊说明的情况下，本发明实施例均以同一像素电路中，第一扫描端的第一扫描信号的有效脉冲的时间与第二扫描端的第二扫描信号的两个有效脉冲的时间交叠为例，对本发明实施例的技术方案进行示例性地说明。
可选的，继续结合参考图3和图4，同一像素电路P中，第一扫描信号s1的有效脉冲的起始时刻t1位于第二扫描信号s2的第一个有效脉冲的起始时刻t2之前，以及，第一扫描信号s1的有效脉冲的终止时刻t4位于第二扫描信号s2的最后一个有效脉冲的终止时刻t3′之后。
可以理解的是，显示面板显示一帧画面的时间等同于一个像素电路P的一个驱动周期。在像素电路P的一个驱动周期内，第一扫描端S1的第一扫描信号s1可以包括一个有效脉冲，且该第一扫描信号s1的有效脉冲的起始时刻t2即为该第一扫描信号s1由低电平变为高电平的时刻，而该第一扫描信号s1的有效脉冲的终止时刻t4即为该第一扫描信号s1由高电平变为低电平的时刻；同样的，在像素电路P的一个驱动周期内，第二扫描端S2的第二扫描信号s2可以包括至少两个有效脉冲，且该第二扫描信号s2的第一个有效脉冲的起始时刻t2即为该第二扫描信号s2第一次由高电平向低电平跳变的时刻，该第二扫描信号s2的第一个有效脉冲的终止时刻t3即为该第二扫描信号s2第一次由低电平向高电平跳变的时刻，而该第二扫描信号s2的最后一个有效脉冲的起始时刻t2′即为该第二扫描信号s2最后一次由高电平向低电平跳变的时刻，该第二扫描信号s2的最后一个有效脉冲的终止时刻t3′即为该第二扫描信号s2最后一次由低电平向高电平跳变的时刻。
其中，在同一像素电路P中，通过将第一扫描信号s1的有效脉冲的起始时刻t1设置为位于第二扫描信号s2的第一个有效脉冲的起始时刻t2之前，能够使得第一扫描信号s1控制的第一复位晶体管M11的导通时间位于第二扫描信号s2控制的第二复位晶体管M12的第一次导通的时间之前；而将第一扫描信号s1的有效脉冲的终止时刻t4设置为位于第二扫描信号s2的最后一个有效脉冲的终止时刻t3′之后，能够使得第一扫描信号s1控制的第一复位晶体管M11的断开时间位于第二扫描信号s2控制的第二复位晶体管M12的断开时间之后。如此，在第二复位晶体管M12的导通时间内，能够确保第一复位晶体管M11处于导通状态，使得复位信号端VREF的复位信号Vref能够通过第一复位晶体管M11和第二复位晶体管M12写入至第一节点N1，从而使得复位信号Vref写入第一节点N1的时间能够受控于第二扫描信号s2的有效脉冲的时间，确保在第一扫描信号s1为有效脉冲时，能够向第一节点N1提供至少两次复位信号Vref，以对驱动晶体管T的栅极进行至少两次复位。
可以理解的是，由于第一扫描信号s1的有效脉冲与第二扫描信号s2的有效脉冲的宽度和数量均不同，因此需要分别设置不同的扫描电路，以分别向各像素电路P提供第一扫描信号s1和第二扫描信号s2。
可选的，图5是本发明实施例提供的另一种显示面板的结构示意图，结合参考图3和图5，显示区AA还包括多条第一扫描线141和第二扫描线142；同一行的至少部分像素电路P的第一扫描端S1与同一条第一扫描线141电连接；同一行的至少部分像素电路P的第二扫描端S2与同一条第二扫描线142电连接；此时，第一扫描线141能够传输第一扫描信号s1至与其电连接的各像素电路P的第一扫描端S1，以使该第一扫描信号s1控制各像素电路P中第一复位晶体管M11的导通或断开；第二扫描线142能够传输第二扫描信号s2至与其电连接的各像素电路P的第二扫描端S2，以使该第二扫描信号s2控制各像素电路P中第二复位晶体管M12的导通或断开。
其中，位于同一行的至少部分像素电路P的第一扫描端S1与同一条第一扫描线141电连接，即位于同一行的部分或全部像素电路P的第一扫描端S1与同一条第一扫描线141电连接；相应的，位于同一行的至少部分像素电路P的第二扫描端S2与同一条第二扫描线142电连接，即位于同一行的部分或全部像素电路P的第二扫描端S2与同一条第二扫描线142电连接。在能够实现本发明实施例的核心发明点的前提下，本发明实施例对位于同一行的像素电路P共用第一扫描线141和第二扫描线142的情况不做具体限定。为便于描述，在没有特殊限定的前提下，本发明实施例均以位于同一行的所有像素电路P均分别与同一条第一扫描线141以及同一条第二扫描线142电连接为例，对本发明实施例的技术方案进行示例性的说明。
参考图2、图4和图5，显示面板100还包括围绕显示区AA的非显示区NA；非显示区NA包括第一扫描电路110和第二扫描电路120；第一扫描电路110包括级联的多个第一扫描单元111，第二扫描电路120包括级联的多个第二扫描单元121；每级第一扫描单元111与相邻的N条第一扫描线141电连接；各级第一扫描单元111用于向各条第一扫描线141提供第一扫描信号s1；各级第一扫描单元111输出的第一扫描信号s1的有效脉冲依次移位，且各级第一扫描信号111的有效脉冲的移位量小于第一扫描信号s1的有效脉冲的宽度；各级第二扫描单元121与各条第二扫描线142对应电连接；各级第二扫描单元121输出的第二扫描信号s2的有效脉冲依次移位，且各级第二扫描单元121输出的第二扫描信号s2的有效脉冲的移位量大于或等于第二扫描信号s2的有效脉冲的宽度；其中，N为大于或等于2的正整数。
可以理解的是，第一扫描单元111可以包括信号输入端和信号输出端，此时，第一级第一扫描单元111的信号输入端接收启动脉冲信号，其它各级第一扫描单元111的信号输入端与其上一级第一扫描单元111的信号输出端电连接，例如，第二级第一扫描单元111的信号输入端与第一级第一扫描单元111的信号输出端电连接，第三级第一扫描单元111的信号输入端与第二级第一扫描单元111的信号输出端电连接。同样的，第二扫描单元121可以包括信号输入端和信号输出端，此时，第一级第二扫描单元121的信号输入端接收起始脉冲信号，其它各级第二扫描单元121的信号输入端与其上一级第二扫描单元121的信号输出端电连接，例如，第二级第二扫描单元111的信号输入端与第一级第二扫描单元121的信号输入端电连接，第三级第二扫描单元121的信号输入端与第二级第二扫描单元121的信号输入端电连接。其中，各级第一扫描单元111的信号输出端用于输出第一扫描信号s1，各级第二扫描单元121的信号输出端用于输出第二扫描信号s2。
其中，每级第一扫描单元111与相邻的N条第一扫描线141电连接，使得与该相邻的N条第一扫描线141电连接的像素电路P共用同一第一扫描单元111，从而无需为与每条第一扫描线141电连接的像素电平P单独设置第一扫描单元111，有利于减少第一扫描电路110中设置的第一扫描单元111的数量；且由于第一扫描电路110设置于显示面板100的非显示区NA，因此在第一扫描电路110设置的第一扫描单元111的数量较少时，能够简化显示面板100的结构，有利于减小非显示区NA的尺寸，从而有利于显示面板100的窄边框。同时，各级第一扫描单元111输出的第一扫描信号s1的有效脉冲依次移位，且各级第一扫描信号111的有效脉冲的移位量小于第一扫描信号s1的有效脉冲的宽度，即相邻且级联的两个或多个第一扫描单元111输出的第一扫描信号s1的有效脉冲的时间交叠，相较于相邻且级联的两个或多个第一扫描单元111输出的第一扫描信号s1的有效脉冲的时间互不交叠的情况，能够有效缩短第一级第一扫描单元111输出第一扫描信号s1的有效脉冲的起始时刻与最后一级第一扫描单元111输出第一扫描信号s1的有效脉冲的终止时刻之间的时间，从而有利于缩短对各像素电路P中驱动晶体管T进行复位的时间，进而在像素电路P的驱动周期固定时，缩短对各驱动晶体管T的复位时间，有利于延长各像素电路P的发光阶段的时间；且由于显示面板100的显示发光亮度与人眼对时间的积分相关，时间越长，积分值越大，人眼所感受到的显示面板100的显示发光亮度越强，因此通过延长发光阶段的时间，有利于提高显示面板100的显示发光亮度，提高显示面板100的显示效果。
需要说明的是，图5仅示例性地示出了每级第一扫描单元111与两条第二扫描线141电连接，即N等于2的情况，而在本发明实施例中，N的取值可以为大于或等于2的任意正整数，即每级第二扫描单元111电连接的第二扫描线141的数量可以为两条、三条或更多条，可根据实际需要进行设置，本发明实施例对此不做具体限定。
此外，每级第二扫描单元121与一条第二扫描线142电连接，使得仅与同一条第二扫描线121电连接且位于同一行的各像素电路P共用同一第二扫描单元121；同时，各级第二扫描单元121输出的第二扫描信号s2的有效脉冲依次移位，且各级第二扫描单元121输出的第二扫描信号s2的有效脉冲的移位量大于或等于第二扫描信号s2的有效脉冲的宽度；此时，任意相邻的N级第二扫描单元121输出的第二扫描信号s2的有效脉冲的时间可以互不交叠，使得分别与该连续的N级第二扫描单元21电连接且位于不同行的像素电路P中第二复位晶体管M12不会同时导通。如此，虽然每级第一扫描单元111输出的第一扫描信号s1能够控制N条第一扫描线142电连接的各像素电路P中第一复位晶体管M11同时导通，但是由于第一复位晶体管M11和第二复位晶体管M12同时导通时，才能将复位信号端VREF的复位信号Vref写入第一节点N1，因此当位于不同行的像素电路P的第二复位晶体管M12不同时导通时，依然能够实现对位于不同行的各像素电路P中驱动晶体管T的分时复位。
需要说明的是，图5中仅示例性示出了第一扫描电路110和第二扫描电路120分别位于显示区AA相对的两侧，以使得显示区AA相对的两侧的非显示区NA的尺寸保持一致，从而提高显示面板的整体美观性。而在本发明的其它实施例中，第一扫描电路110和第二扫描电路120还可以设置于显示区AA的同一侧，或者，第一扫描电路110和第二扫描电路120还可以设置于显示区AA相邻的两侧，在能够实现本发明实施例的核心发明点的前提下，本发明实施例对第一扫描电路110和第二扫描电路120的具体设置方式不做限定。
在一可选的实施例中，图6是本发明实施例提供的一种显示面板中各像素电路的驱动时序图，结合参考图3、图5和图6，相邻两级第一扫描单元111输出的第一扫描信号s1的有效脉冲的起始时刻之间的间隔时间为第一时间t11；连续的N级第二扫描单元121中，各级第二扫描单元121输出第二扫描信号s2的有效脉冲依次移位，且各级第二扫描单元121输出第二扫描信号s2的有效脉冲的时间t20不交叠；连续的N级第二扫描单元121中各级第二扫描单元121输出第二扫描信号s2的第一个有效脉冲的总时间为第二时间N*t20；其中，第一时间t11大于或等于第二时间N*t20。
示例性的，以N等于2为例，即第一扫描单元111分别通过相邻的两条第一扫描线141与相邻两行像素电路P的第一扫描端S1电连接，该两行像素电P的第二扫描端S2还分别通过两条第二扫描线142与两个第二扫描单元121电连接，例如，位于第一行和第二行的各像素电路P的第一扫描端S1分别通过两条第一扫描线141与第一级第一扫描单元111电连接，位于第三行和第四行的各像素电路P的第一扫描端S1通过另两条第一扫描线141与第二级第一扫描单元111电连接，位于第一行的各像素电路P的第二扫描端S2通过一条第二扫描线142与第一级第二扫描单元121电连接，位于第二行的各像素电路P的第二扫描端S2通过另一条第二扫描线142与第二级第二扫描单元121电连接；此时，第一级第一扫描单元111输出的第一扫描信号s11与第二级第一扫描单元111输出的第一扫描信号s12的有效脉冲具有一定的移位量，该移位量即为第一时间t11，使得在第一级第一扫描单元111输出第一扫描信号s11的有效脉冲的时间达到t11时，第二级第一扫描单元111开始输出第一扫描信号s12的有效脉冲；第二扫描单元121输出第二扫描信号s2的每个有效脉冲的时间为t20，此时，第一级第二扫描单元121输出第二扫描信号s21的第一个有效脉冲的时间t20和第二级第二扫描单元121输出第二扫描信号s22的第一个有效脉冲的时间t20之和即为第二时间2*t12；通过使第一时间t11大于或等于第二时间2*t20，以在第二级第一扫描单元111开始输出的第一扫描信号s12的有效脉冲之前，能够对与第一级第一扫描单元111电连接的各像素电路P的驱动晶体管T进行至少一次复位，从而能够使得与不同的第一扫描单元111电连接的各像素电路P在不同的时间段进行复位；同时，由于连续的N级第二扫描单元121中，各级第二扫描单元121输出第二扫描信号s2的有效脉冲依次移位，且各级第二扫描单元121输出第二扫描信号s2的有效脉冲的时间不交叠，能够使得不同行的像素电路P的驱动晶体管T在不同的时间段进行复位，以防止不同行的像素电路P的驱动晶体管T同时进行复位，而影响显示面板的正常工作过程，从而能够确保显示面板正常显示发光。
可选的，继续参考图3，像素电路P还包括数据写入晶体管M2和第一补偿晶体管M31；第一补偿晶体管M31的栅极与第三扫描端S3电连接，第一补偿晶体管M31的第一极与驱动晶体管T的第二极耦接于第三节点N3，第一补偿晶体管M31的第二极与驱动晶体管T的栅极耦接于第一节点N1；数据写入晶体管M2的栅极与第四扫描端S4电连接，数据写入晶体管M2的第一极与数据信号端DATA连接，数据写入晶体管M2的第二极与驱动晶体管T的第一极电连接于第二节点N2；同一像素电路P中，第三扫描端S3的第三扫描信号s3的有效脉冲的时间与第四扫描端S4的第四扫描信号s4的有效脉冲的时间交叠。
其中，数据写入晶体管M2的沟道类型可以与第一补偿晶体管M31的沟道类型相同或不同，本发明实施例对此不做具体限定。在一可选的实施例中，数据写入晶体管M2的沟道类型可以与第一补偿晶体管M31的沟道类型不同；即当数据写入晶体管M2为P沟道晶体管时，第一补偿晶体管M31为N沟道晶体管，或者，当数据写入晶体管M2为N沟道晶体管时，第一补偿晶体管M31位P沟道晶体管。
可以理解的是，当第一补偿晶体管M31为N沟道晶体管时，第三扫描端S3的第三扫描信号s3为低电平，第一补偿晶体管M31断开，第三扫描端S的第三扫描信号s3为高电平，第一补偿晶体管M31导通，此时，第三扫描信号s3处于高电平的时间即为第三扫描信号s3的有效脉冲的时间；当第一补偿晶体管M31为P沟道晶体管时，第一补偿晶体管M31在第三扫描信号s3的低电平的控制下导通，以及在第三扫描信号s3的高电平的控制下断开，此时，第三扫描信号s3处于低电平的时间即为第三扫描信号s3的有效脉冲的时间。
相应的，当数据写入晶体管M2为P沟道晶体管时，第四扫描端S4的第四扫描信号s4为高电平，数据写入晶体管M2断开，第四扫描端S4的第四扫描信号s4为低电平，数据写入晶体管M2导通，此时，第四扫描信号s4处于低电平的时间即为第四扫描信号s4的有效脉冲的时间；当数据写入晶体管M2为N沟道晶体管时，数据写入晶体管M2在第四扫描信号s4的高电平的控制下导通，以及在第四扫描信号s4的低电平的控制下断开，此时，第四扫描信号s4处于高电平的时间即为第四扫描信号s4的有效脉冲的时间。
其中，第三扫描端S3的第三扫描信号s3的有效脉冲的时间与第四扫描端S4的第四扫描信号s4的有效脉冲的时间交叠，使得在该交叠的时间内，数据写入晶体管M2和第一补偿晶体管M31会同时处于导通状态，此时，数据信号端DATA的数据信号Vdata能够通过导通的数据写入晶体管M2传输至第二节点N2；若此时驱动晶体管T也处于导通状态，则驱动晶体管T可继续将该数据信号Vdata传输至第三节点N3，再通过导通的第一补偿晶体管M31传输至驱动晶体管T的栅极。
可以理解的是，由于在数据信号端DATA的数据信号Vdata向驱动晶体管T的栅极写入时，驱动晶体管T需处于导通状态，因此，在向驱动晶体管T的栅极写入数据信号之前，可以通过复位信号端VREF的复位信号Vref对驱动晶体管T的栅极的复位，使得在开始向驱动晶体管T的栅极写入数据信号Vdata时，驱动晶体管T的栅极电位与其第一极电位之差能够确保驱动晶体管T处于导通状态。如此，采用复位信号端VREF的复位信号Vref对驱动晶体管T的栅极进行复位的复位阶段应位于向驱动晶体管T的栅极写入数据信号的写入阶段之前，此时，用于控制第二复位晶体管M12导通或关闭的第二扫描信号s2的至少一个有效脉冲的时间应位于第三扫描信号s3的有效脉冲与第四扫描信号s4的有效脉冲的交叠时间之前。在一可选的实施例中，第二扫描信号s2的至少两个有效脉冲的时间均位于第三扫描信号s3的有效脉冲与第四扫描信号s4的有效脉冲的交叠时间之前，以能够在对驱动晶体管T的栅极进行至少两次复位后，再进行数据信号Vdata的写入，使得在数据信号Vdata的写入阶段，驱动晶体管T的栅极电位能够维持该驱动晶体管T处于导通状态，从而确保数据信号端DATA的数据信号Vdata的准确写入。
此外，由于在向驱动晶体管T的栅极写入数据信号Vdata之前，对驱动晶体管T的栅极进行复位后，驱动晶体管T的栅极电位与复位信号端VREF的复位信号Vref保持一致；而随着数据信号Vdata的写入，驱动晶体管T的栅极电位逐渐发生变化，直至驱动晶体管T的栅极电位与其第一极电位之间的电位等于驱动晶体管T的阈值电压Vth时，将达到驱动晶体管T的临界导通条件，使得在数据信号Vdata的写入阶段结束时，驱动晶体管T的栅极电位为Vdata+Vth；如此，在数据信号Vdata的写入阶段结束后，驱动晶体管T根据其栅极电位提供的驱动电流可以与其自身的阈值电压无关。
在一可选的实施例中，继续参考图3，像素电路P还可以包括发光控制模块40和发光元件D；同一像素电路P中，发光控制模块40与驱动晶体管T和发光元件D串联连接于正性电源端PVDD和负性电源端PVEE之间；该发光控制模块40可以控制正性电源端PVDD与负性电源端PVEE形成电流通路的时间，即驱动晶体管T根据其栅极电位向发光元件D提供驱动电流，以控制发光元件D进行发光的时间。
在一示例性的实施例中，发光控制模块40可以包括第一发光控制晶体管M41和第二发光控制晶体管M42；同一像素电路P中，当第一发光控制晶体管M41和第二发光控制晶体管M42的沟道类型相同时，第一发光控制晶体管M41和第二发光控制晶体管M41的栅极可均与同一发光控制端EM电连接；第一发光控制晶体管M41的第一极与正性电源端PVDD电连接，第一发光控制晶体管M4的第二极与驱动晶体管T的第一极电连接于第二节点N2，第二发光控制晶体管M42与驱动晶体管T的第二极电连接于第三节点N3，第二发光控制晶体管M42与发光元件D的阳极电连接；发光元件D的阴极与负性电源端PVEE电连接；其中，发光控制端EM的发光控制信号Em的有效脉冲的时间与第一扫描信号s1的有效脉冲的时间、第二扫描信号s2的有效脉冲的时间、第三扫描信号s2的有效脉冲的时间、以及第四扫描信号s4的有效脉冲的时间均不交叠。
可以理解的是，第一发光控制晶体管M41和第二发光控制晶体管M42的沟道类型相同，即第一发光控制晶体管M41和第二发光控制晶体管M42均为N沟道晶体管或者均为P沟道晶体管；当第一发光控制晶体管M41和第二发光控制晶体管M42均为N沟道晶体管时，发光控制端EM的发光控制信号Em为高电平时，第一发光控制晶体管M4和第二发光控制晶体管M5同时导通，而发光控制端EM的发光控制信号Em为低电平时，第一发光控制晶体管M41和第二发光控制晶体管M42同时断开，此时，发光控制信号Em的有效脉冲的时间即为该发光控制信号Em为高电平时的时间；相反，当第一发光控制晶体管M41和第二发光控制晶体管M42均为P沟道晶体管时，发光控制端EM的发光控制信号Em为低电平时，第一发光控制晶体管M41和第二发光控制晶体管M42同时导通，而在发光控制端EM的发光控制信号Em为高电平时，第一发光控制晶体管M41和第二发光控制晶体管M42同时断开，此时，发光控制信号Em的有效脉冲的时间即为该发光控制信号EM为低电平时的时间。在能够实现本发明实施例核心发明点的前提下，本发明实施例对第一发光控制晶体管M41和第二发光控制晶体管M42的沟道类型不做具体限定。
示例性的，以第一复位晶体管M11和第一补偿晶体管M31为N沟道晶体管，第二复位晶体管M12、数据写入晶体管M2、第一发光控制晶体管M41、第二发光控制晶体管M42、以及驱动晶体管T均为P沟道晶体管为例，图7是本发明实施例提供的另一种像素电路的驱动时序图，结合参考图3和图7，每个像素电路P的驱动周期包括两个复位阶段t21和t22、一写入阶段t30和一发光阶段t40。在像素电路P的上一驱动周期结束后，发光控制信号Em由低电平的有效脉冲跳变为高电平，第一扫描信号s1由低电平跳变为高电平的有效脉冲。
在进入当前驱动周期的第一个复位阶段t21时，第一扫描信号s1为高电平的有效脉冲，第二扫描信号s2为低电平的有效脉冲，使得第一复位晶体管M11和第二复位晶体管M12同时导通，复位信号端VREF的复位信号通过导通的第一复位晶体管M11和第二复位晶体管M12传输至第一节点N1，以对与第一节点N1电连接的驱动晶体管T的栅极进行第一次复位；在像素电路P的第一个复位阶段t21结束后，该像素电路P的第一扫描信号s1仍保持为高电平的有效脉冲，而第二扫描信号s2则会跳变为高电平，使得该像素电路P的第二复位晶体管M12断开。
在进入第二复位阶段t22时，第一扫描信号s1仍保持为高电平的有效脉冲，第二扫描信号s2再次跳变为低电平的有效脉冲，第一复位晶体管M11和第二复位晶体管M12同时导通，从而能够再次对驱动晶体管T的栅极进行复位，再一次象向驱动晶体管T的栅极提供复位信号Verf，使得驱动晶体管T恢复至复位状态，以防在第一次复位后，驱动晶体管T未由上一驱动周期的偏置状态恢复至复位状态；在对驱动晶体管T的栅极进行两次复位后，第一节点N1的电位会与复位信号Vref保持一致，使得驱动晶体管T的栅极电位与任何显示发光亮度对应的数据信号之间的电位差，均能够满足驱动晶体管T准确导通的条件。
在进入写入阶段t03时，第一扫描信号s1为低电平，第二扫描信号s2为高电平，第一复位晶体管M11和第二复位晶体管M12断开，第三扫描信号s3为高电平的有效脉冲，第四扫描信号s4为低电平的有效脉冲，数据写入晶体管M2和第一补偿晶体管M31导通，数据信号端DATA的数据信号Vdata通过导通的数据写入晶体管M2传输至第二节点N2，使得驱动晶体管T的第一极电位与数据信号Vdata的电压相当，因在第二复位阶段t22之后，驱动晶体管T的栅极电位与复位信号Vref的电压相当，使得驱动晶体管T的栅极与其第一极之间的电位差即为Vdata-Vref，驱动晶体管T处于导通状态，数据信号Vdata通过导通的驱动晶体管T继续传输至第三节点N3，并通过电连接于第三节点N3与第一节点N1之间的第一补偿晶体管M31传输至驱动晶体管T的栅极，直至驱动晶体管T的栅极电位变为Vdata+Vth，驱动晶体管的栅极与其第一极之间的电位差变为Vth，达到驱动晶体管T的临界导通条件，驱动晶体管T的栅极电位不再发生变化。
在写入阶段t30结束后，会进入发光阶段t40，此时，第三扫描信号s3会跳变为低电平，第四扫描信号s4会跳变为高电平，使得数据写入晶体管M2和第一补偿晶体管M31均断开，发光控制信号Em会跳变为低电平的有效脉冲，第一发光控制晶体管M41和第二发光控制晶体管M42导通，因第一发光控制晶体管M41的导通，正性电源端PVDD的正性电源信号Pvdd会传输至驱动晶体管T的第一极，此时驱动晶体管T的栅极与其第一极的电位差为Vdata+Vth-Pvdd，使得驱动晶体管T所产生的驱动电流为Id＝K*(Vdata-Pvdd)2，K为与驱动晶体管T的尺寸和材料等相关的系数，如此，驱动晶体管T所产生的驱动电流与其自身的阈值电压Vth无关，该驱动电流通过导通的第二发光控制晶体管M42传输至发光元件D的阳极，使得发光元件D进行发光。
此外，继续参考图3，像素电路P还可以包括存储电容Cst，该存储电容Cst连接于固定电源端(例如正性电源端PVDD或负性电源端PVEE)与第一节点N1之间。存储电容C1用于存储第一节点N1的电位(即驱动晶体管T的栅极电位)，以确保驱动晶体管T能够在发光阶段持续为发光元件20提供驱动电流。
相应的，继续参考图3，像素电路P还可以包括初始化晶体管M5，该初始化晶体管M5的栅极与初始化控制端SE电连接，初始化晶体管M5的第一极与初始化信号端VINI，初始化晶体管M5的第二极与发光元件D的阳极电连接，如此，在初始化控制端SE的初始化控制信号Se控制初始化晶体管M5导通时，能够将初始化信号端VINI的初始化信号Vini传输至发光元件D的阳极，以对发光元件D的阳极进行初始化，防止上一驱动周期的提供至发光元件D的阳极的驱动电流，影响下一驱动周期中发光元件D的显示发光亮度。
其中，初始化晶体管M5可以为N沟道晶体管或P沟道晶体管，当初始化晶体管M6为N沟道晶体管时，初始化控制端SE的初始化控制信号Se为高电平时，初始化晶体管M5导通，而在初始化控制端SE的初始化控制信号Se为低电平时，初始化晶体管M5断开；相反，当初始化晶体管M5为P沟道晶体管时，初始化控制端SE的初始化控制信号Se为低电平时，初始化晶体管M5导通，而在初始化控制端SE的初始化控制信号Se为高电平时，初始化晶体管M5断开。本发明实施例对初始化晶体管M5的类型不做具体限定。
在一可选的实施例中，初始化晶体管M5的沟道类型可以与数据写入晶体管M2的沟道类型相同，此时，由于数据写入晶体管M2在发光元件D进行发光之前控制数据信号Vdata的写入，初始化晶体管M5也在发光元件20进行发光之前对发光元件D的阳极进行初始化，因此，可以将第四扫描端S4复用为初始化控制端SE，使得初始化晶体管M5与数据写入晶体管M2能够同时导通或断开。
在其他可选的实施例中，初始化晶体管M5的沟道类型可以与第二复位晶体管M12沟道类型相同，此时，第二扫描端S2可以复用为与初始化控制端SE，使得初始化晶体管M5与第二复位晶体管M12能够同时导通或断开。
可以理解的是，上述仅示例性地对像素电路P中各晶体管的类型及对应的驱动过程进行了说明，在本发明实施例中，当像素电路P中各晶体管的类型发生变化时，可通过改变各晶体管的栅极接收的信号，同样能够具有与上文类似的驱动过程，在此不再赘述。
在一可选的实施例中，图8是本发明实施例提供的又一种显示面板的结构示意图，结合参考图3和图8，当第一补偿晶体管M31的沟道类型与第一复位晶体管M11的沟道类型相同时，第一补偿晶体管M31和第一复位晶体管M11可以均为N沟道晶体管或者均为P沟道晶体管；此时，显示区AA还包括多条第一扫描线141和多条第三扫描线143；位于同一行的至少部分像素电路P的第一扫描端S1与同一条第一扫描线141电连接，位于同一行的至少部分像素电路P的第三扫描端S3与同一条第三扫描线143电连接。
其中，位于同一行的至少部分像素电路P的第一扫描端S1与同一条第一扫描线141电连接，即位于同一行的部分或全部像素电路P的第一扫描端S1与同一条第一扫描线141电连接；相应的，位于同一行的至少部分像素电路P的第三扫描端S3与同一条第三扫描线143电连接，即位于同一行的部分或全部像素电路P的第三扫描端S3与同一条第三扫描线143电连接。为便于描述，在没有特殊限定的前提下，本发明实施例均以位于同一行的所有像素电路P均分别与同一条第一扫描线141以及同一条第三扫描线143电连接为例，对本发明实施例的技术方案进行示例性的说明。
如图8所示，显示面板100的非显示区NA包括第一扫描电路110；第一扫描电路110包括级联的多个第一扫描单元111；同一像素电路P电连接的第一扫描线141和第三扫描线143分别与相邻两级第一扫描单元111电连接，且前一级第一扫描单元111与第一扫描线141电连接，后一级第一扫描单元111与第三扫描线143电连接；第一级第一扫描单元111与N条第一扫描线141电连接，最后一级第一扫描单元111与N条第三扫描线143电连接；第一级第一扫描单元111与最后一级第一扫描单元111之间的各级第一扫描单元111中，每级第一扫描单元111与N条相邻的第一扫描线141和N条相邻的第三扫描线143电连接；其中，N为大于或等于2的正整数；各第一扫描单元111输出的第一扫描信号s1的有效脉冲依次移位，且各第一扫描信号s1的有效脉冲的移位量小于第一扫描信号s1的有效脉冲的宽度。
具体的，当同一像素电路P电连接的第一扫描线141和第三扫描线143分别与相邻两级第一扫描单元111电连接时，向像素电路P提供第一扫描信号s1的第一扫描电路110可以复用为向像素电路P提供第三扫描信号s3的扫描电路，从而能够减少非显示区NA中所设置的扫描电路的数量，进而减少扫描电路在非显示区NA中的占用空间，有利于显示面板100的窄边框。同时，第一级第一扫描单元111与N条第一扫描线141电连接，使得分别与该N条第一扫描线141电连接的N行像素电路P共用同一第一扫描单元111；最后一级第一扫描单元111与N条第三扫描线143电连接，使得分别与该N条第三扫描线143电连接的N行像素电路P共用同一第一扫描单元111；第一级第一扫描单元111与最后一级第一扫描单元111之间的各级第一扫描单元111中，每级第一扫描单元111分别与N条第一扫描线141和N条第三扫描线143电连接，使得分别与该N条第一扫描线141电连接的N行像素电路P、以及分别与该N条第三扫描线143电连接的N行像素电路P共用第一扫描单元111，从而有利于减少第一扫描电路110中所设置的第一扫描单元的数量，进而能够进一步减小第一扫描电路110的占用尺寸。
此外，因同一像素电路P电连接的第一扫描线141和第三扫描线143中，第一扫描线141与前一级第一扫描单元111电连接，第三扫描线143与后一级第一扫描单元111电连接，且各级第一扫描单元111输出的第一扫描信号s1依次移位，使得同一像素电路中，第一复位晶体管M11的开始导通的时间位于第一补偿晶体管M31开始导通的时间之前，从而能够使得对驱动晶体管T的栅极进行复位的至少部分时间位于向驱动晶体管T的栅极提供数据信号Vdata的时间之前，以确保在对驱动晶体管T的栅极进行复位后，再进行数据信号Vdata的写入，保证数据信号Vdata能够准确写入至驱动晶体管T的栅极。
在一可选的实施例中，图9是本发明实施例提供的另一种显示面板中各像素电路的驱动时序图，结合参考图8和图9，与同一第一扫描单元111电连接的各像素电路P中，第二扫描信号s2的第一个有效脉冲的终止时刻(t5、t5′)均位于第四扫描信号s4的有效脉冲的起始时刻(t7、t7′)之前。
其中，由于在第一复位晶体管M11和第二复位晶体管M12同时导通时，例如向第一行像素电路P提供的第一扫描信号s11和第二扫描信号s21同为有效脉冲时，才能够对该行像素电路P的驱动晶体管T的栅极进行复位，且数据写入晶体管M2和第一补偿晶体管M13同时导通时，例如向第一行像素电路P提供的第三扫描信号s31和第四扫描信号s41均为有效脉冲时，才能够使数据信号Vdat传输至该行像素电路P的驱动晶体管T的栅极；因此，通过将与同一第一扫描单元111电连接的各像素电路P中，第二扫描信号s2的第一个有效脉冲的终止时刻(t5、t5′)设置为均位于第四扫描信号s4的有效脉冲的起始时刻(t7、t7′)之前，例如，与第一级第一扫描单元111电连接的位于第一行的像素电路P和位于第二行的像素电路P中，位于第一行的各像素电路P接收的第二扫描信号s21的第一个有效脉冲终止时刻为t5，位于第二行的各像素电路P接收的第二扫描信号s22的第一个有效脉冲终止时刻为t5′，位于第一行的各像素电路P接收的第四扫描信号s41的有效脉冲的起始时刻为t7，位于第二行的各像素电路P接收的第四扫描信号s41的有效脉冲的起始时刻为t7′，此时，t5和t5′均位于t7和t7′之前；如此，在对驱动晶体管T的栅极至少进行一次复位后，使得驱动晶体管T能够在数据信号Vdata的写入阶段处于导通状态，确保数据信号Vdata能够写入至各像素电路P中驱动晶体管T的栅极。
在一可选的实施例中，继续结合参考图3、图8和图9，与同一第一扫描单元111电连接的各像素电路P中，第四扫描信号s4的有效脉冲的起始时刻(t7和t7′)均位于第一扫描信号s1的有效脉冲的终止时刻t6之后。
具体的，在第一扫描信号s1为有效脉冲的时间段内，第一复位晶体管M11处于导通状态，此时，通过第二扫描信号s2控制第二复位晶体管M12的状态，从而能够控制复位信号端VREF的复位信号Vref向第一节点N1的传输路径；且因在第一扫描信号s1为有效脉冲的时间段内，第二扫描信号s2包括至少两个有效脉冲，使得在第一扫描信号s1有效脉冲的终止时刻t6之后，对驱动晶体管T的栅极至少完成两次复位，使得驱动晶体管T的栅极电位足以支持后续的数据信号Vdata的写入过程；如此，通过使第四扫描信号s4的有效脉冲的起始时刻(t7和t7′)位于第一扫描信号s1的有效脉冲的终止时刻t6之后，能够在完成对驱动晶体管T的栅极进行至少两次复位后，控制数据写入晶体管M2导通，进入写入阶段，以在写入阶段中，确保数据信号Vdata准确写入至驱动晶体管T的栅极，从而在发光阶段，驱动晶体管T根据其栅极产生准确的驱动电流，从而能够准确驱动发光元件D进行发光。
可以理解的是，上述仅示例性示出了位于不同行的像素电路P分别与不同的第二扫描线142电连接，且不同的第二扫描线142分别与不同的第二扫描单元121电连接，使得位于不同行的像素电路P的驱动晶体管在不同的时间段进行复位，而在本发明实施例中，第二扫描线142与第二扫描单元121的连接方式不限于此。
可选的，图10是本发明实施例提供的又一种显示面板的结构示意图，图11是本发明实施例提供的又一种显示面板中各像素电路的驱动时序图，结合图3、图10和图11，显示区AA还包括多条第二扫描线142和多条第四扫描线144；同一行的至少部分像素电路P的第二扫描端与同一条第二扫描线142电连接，同一行的至少部分像素电路P的第四扫描端与同一条第四扫描线144电连接；非显示区NA还包括第二扫描电路120和第三扫描电路130；第二扫描电路120包括级联的多个第二扫描单元121；第三扫描电路130包括级联的多个第三扫描单元130。
其中，每级第二扫描单元121与相邻的N条第二扫描线142电连接，即当位于同一行的像素电路P共用一条第二扫描线142时，每级第二扫描单元121向相邻的N行像素电路P提供第二扫描信号，使得该N行像素电路P中的第二复位晶体管M12同时导通或断开；各第二扫描单元121输出的第二扫描信号s2的有效脉冲依次移位，且第二扫描信号s2的移位量大于或等于所述第二扫描信号的有效脉冲的宽度，例如，第一级第二扫描单元121输出的第二扫描信号s21的有效脉冲的终止时刻位于第二级第二扫描单元121输出的第二扫描信号s22的有效脉冲的起始时刻之后，使得该两级第二扫描单元121输出的第二扫描信号s22的有效脉冲互不交叠。如此，通过使相邻的N行像素电路P的第二扫描端S2接收相同的第二扫描信号s2，使得该相邻的N行像素电路P能够同时进行复位，从而有利于缩短显示面板100中各像素电路P的复位时间，以相对增长发光元件D的发光时间，进而有利于提高显示面板100的显示效果。同时，由于通常向各行像素电路P提供的复位信号Vref相同，因此即使N行像素电路P同时进行复位，也不会影响各像素电路P的复位准确性。
相应的，各级第三扫描单元131与各条第四扫描线144对应电连接，例如每级第三扫描单元131与一条第四扫描线144电连接，当位于同一行的各像素电路P共用第四扫描线144时，每级第三扫描单元131向位于同一行的各像素电路P提供第三扫描信号，不同级的第三扫描单元131向不同行的像素电路P提供第三扫描信号，例如，第一级第三扫描单元131向位于第一行的像素电路P的数据写入晶体管M2提供第四扫描信号s41，第二级第三扫描单元131向位于第二行的像素电路P的数据写入晶体管M2提供第四扫描信号S42；各第三扫描单元131输出的第四扫描信号s4的有效脉冲依次移位，且第四扫描信号s4的有效脉冲的移位量大于或等于第四扫描信号s4的有效脉冲的宽度，例如，第一级第三扫描单元131输出的第四扫描信号s41的有效脉冲的终止时刻位于第二级第三扫描单元131输出的第四扫描信号s42的起始时刻之前，使得位于不同行的像素电路P在不同的时刻进行数据信号的写入，防止因不同行的像素电路P在同一时刻进行数据信号的写入，而导致不同行的像素电路P所写入的数据信号之间相互串扰，从而有利于提高各像素电路P所写入数据信号的准确性。
在一可选的实施例中，继续结合参考图3、图10和图11，第二扫描信号s2的有效脉冲的宽度t20大于或等于N倍的第四扫描信号s4的有效脉冲的宽度t30，且同一像素电路P中，第二扫描信号s2的有效脉冲的时间与第四扫描信号s4的有效脉冲的时间不交叠。
具体的，由于每级第二扫描单元121与N条第二扫描线142电连接，使得分别与该N条第二扫描线142电连接的N行像素电路P的驱动晶体管T的栅极能够同时进行复位，且在完成对该N行像素电路P的驱动晶体管T的复位后，需要分别向各行的各像素电路P提供数据信号Vdata，此时，需要分时控制各行的像素电路P进行数据信号Vdata的写入；因此，通过将第二扫描信号s2的有效脉冲的宽度t20大于或等于N倍的第四扫描信号s4的有效脉冲的宽度t30，能够在第二扫描信号s2的一个有效脉冲的时间内，完成对N行像素电路P的数据信号Vdata的写入，从而有利于缩短数据信号Vdata的写入时间，确保各行像素电路P均能够准确地写入。同时，通过使同一像素电路P中，第二扫描信号s2的有效脉冲的时间与第四扫描信号s4的有效脉冲的时间不交叠，能够使得同一像素电路P的复位阶段和写入阶段分时进行，避免数据信号Vdata的写入影响驱动晶体管T的栅极复位，以及防止复位信号Vref影响数据信号Vdata的写入，从而能够提高对驱动晶体管T的栅极复位的准确性的同时，保证数据信号Vdata能够准确写入至驱动晶体管T的栅极。
在一可选的实施例中，图12是本发明实施例提供的又一种显示面板中像素电路的结构示意图，如图12所示，像素电路P还包括偏置调节晶体管M6；偏置调节晶体管M6的栅极与第五扫描端S5电连接，偏置调节晶体管M6的第一极与偏置调节端DVH电连接，偏置调节晶体管M6的第二极与驱动晶体管T的第一极电连接；同一像素电路P中，第五扫描端S5的第五扫描信号s5的至少部分有效脉冲的时间与第三扫描信号s3的有效脉冲的时间不交叠，以及第五扫描信号s5的有效脉冲的时间与第四扫描信号s4的有效脉冲的时间不交叠。
可以理解的是，偏置调节晶体管M6可以为N沟道晶体管或P沟道晶体管。当偏置调节晶体管M6为N沟道晶体管时，第五扫描端S5的第五扫描信号s5为高电平时，偏置调节晶体管M6导通，以及第五扫描信号s5为低电平时，偏置调节晶体管M6断开，此时，第五扫描信号s5为高电平的时间即第五扫描信号s5的有效脉冲的时间；当偏置调节晶体管M6为P沟道晶体管时，第五扫描信号s5为低电平时，偏置调节晶体管M6导通，以及第五扫描信号s5为高电平时，偏置调节晶体管M6断开，此时，第五扫描信号s5位低电平的时间即第五扫描信号s5的有效脉冲的时间。
其中，在驱动晶体管T处于导通状态时，其栅极与其第一极之间存在一定的电位差，使得驱动晶体管T处于偏置状态，驱动晶体管的I-V曲线出现偏移，使得驱动晶体管T的阈值电压发生漂移，从而无法准确向发光元件D提供驱动电流，影响显示效果。通过在像素电路P中设置偏置调节晶体管M6，以在偏置调节晶体管M6导通时，偏置调节端DVH的偏置调节信号Vpark能够通过导通的偏置调节晶体管M6写入至驱动晶体管T的第一极，使得驱动晶体管T的第一极电位与偏置调节信号Vpark保持一致，改善驱动晶体管T的栅极与其第一极之间的电位差，实现对驱动晶体管T进行偏置调节，平衡驱动晶体管T的I-V曲线的偏移现象，改善驱动晶体管T的阈值电压漂移现象，保证显示面板的显示均一性。
示例性的，以偏置调节晶体管M6为P沟道晶体管为例，图13是本发明实施例提供又一种像素电路的驱动时序图，其中，图13与图7相同之处可参照上文对图7的描述在此不再赘述，此处仅对图13与图7不同之处进行示例性的说明。结合参考图12和图13，像素电路P的每个驱动周期还包括偏置调节阶段t50，该偏置调节阶段t50位于写入阶段t30之后及发光阶段t40之前。在上一驱动周期的发光阶段中，驱动晶体管T向发光元件D提供驱动电流，使得驱动晶体管T处于导通状态，在该导通状态下，驱动晶体管T会长期处于偏置状态，从而使得驱动晶体管T的I-V发生偏移；在写入阶段t30中，因数据信号Vdata的写入，使得驱动晶体管T处于导通状态，而导致驱动晶体管T处于偏置状态，影响驱动晶体管的特性；在偏置调节结构t50，第五扫描信号s5为有效脉冲，偏置调节晶体管M6导通，使得偏置调节信号Vpark写入至驱动晶体管T的第一极，以调节驱动晶体管T的栅极与其第一极之间的电位差，对驱动晶体管T进行偏置调节，改善因驱动晶体管T的I-V曲线偏移，而影响后续发光阶段t40向发光元件D提供的驱动电流的现象，有利于提高发光元件D的显示发光准确性，进而提高显示面板的显示效果；同时，因写入阶段t30，数据写入晶体管M2向驱动晶体管T的第一极提供数据信号Vdata，使得驱动晶体管T的第一极电位与数据信号Vdata的电压相当，且因不同像素电路P写入的数据信号Vdata之间存在差异，致使不同像素电路P的驱动晶体管T的第一极电位不同，致使不同的像素电路P具有不同的偏置状态，从而在后续的发光阶段t40，影响显示面板的显示均一性；通过在写入阶段t30之后进入偏置调节阶段t50，以能够向不同像素电路P的驱动晶体管T的第一极提供相同的偏置调节信号Vprk，使得在发光阶段t40开始之前，各像素电路P的驱动晶体管T的第一极电位保持一致，从而在后续的发光阶段t40有利于提高显示面板的显示均一性。
在另一可选的实施例，结合参加图12和图14，偏置调节阶段t50还可以位于写入阶段t30之前，例如偏置调节阶段t50位于复位阶段t21和复位阶段t22之间，以在对驱动晶体管T的栅极进行一次复位后，驱动晶体管T会处于导通状态，继续向驱动晶体管T的第一极提供偏置调节信号Vpark，该偏置调节信号Vpark会通过驱动晶体管的第一极传输至其第二极，以使得驱动晶体管T的第一极电位与其第二极电位保持一致，改善因驱动晶体管T的栅极、第一极和第二极之间具有较大电位差，而发生阈值电压漂移的现象，从而有助于写入阶段t30中数据信号Vdata的准确写入。
在又一可选的实施例中，结合参考图13和图15，像素电路P的一个驱动周期可以包括多个发光阶段t40，偏置调节阶段t50还可以位于相邻两个发光阶段t40之间。如此，在一发光阶段t40结束后，进入偏置调节阶段t50，能够将偏置调节信号Vpark写入至驱动晶体管T的第一极，以改善驱动晶体管T的栅极与其第一极之间的电位差，平衡驱动晶体管T的I-V曲线的偏移现象，从而使得在后续的发光阶段t40中，驱动晶体管T能够向发光元件D提供准确的驱动电流，使得发光元件D准确发光，提高显示面板的显示效果。
可以理解的是，上述仅示例性示出了，偏置调节晶体管M6的导通时间，而在能够实现对驱动晶体管T进行偏置调节的前提下，本发明实施例对偏置调节晶体管M6的导通时间不做具体限定。
需要说明的是，图13-图15，仅示例性地示出了在一个驱动周期中，用于控制偏置调节晶体管M6导通或断开的第五扫描信号s5仅包括一个有效脉冲，而在本发明实施例中，每个驱动周期中，第五扫描信号s5的有效脉冲的数量可以根据需要进行设置，本发明实施例对此不做具体限定。
可选的，图16是本发明实施例提供的又一种像素电路的驱动时序图，结合参考图12和图16，第五扫描信号s5的部分有效脉冲为第一有效脉冲；同一像素电路P中，第五扫描信号s5的第一有效脉冲的时间t51与第三扫描信号s3的有效脉冲的时间t30′交叠，且第五扫描信号s5的第一有效脉冲的时间t51位于相邻的两个第二扫描信号s2的有效脉冲的时间(t21和t22)之间。
具体的，在第二扫描信号s2为有效脉冲的时间(t21、t22)期间，复位信号Vref能够写入至第一节点N1，以对驱动晶体管T进行复位，清除上一驱动周期写入至驱动晶体管T的栅极的数据信号，同时能够使得驱动晶体管T处于导通状态；通过将第五扫描信号s5的第一有效脉冲的时间t51设置于相邻的两个第二扫描信号s2的有效脉冲的时间(t21和t22)之间，能够在对驱动晶体管T的栅极进行至少一次复位后，对驱动晶体管T进行偏置调节，使得偏置调节信号Vpark能够通过偏置调节晶体管M6传输至驱动晶体管T的第一极，再由驱动晶体管T传输至其第二极，从而使得驱动晶体管T的第一极与其第二极的电位保持一致。此外，通过使同一像素电路P中，第五扫描信号s5的第一有效脉冲的时间t51与第三扫描信号s3的有效脉冲的时间t30′交叠，以在该交叠时间内偏置晶体管M6与第一补偿晶体管M31在该交叠时间内同时导通，使得偏置调节信号Vpark依次通过偏置调节晶体管M6、驱动晶体管T和第一补偿晶体管M31传输至驱动晶体管T的栅极，以使的驱动晶体管T的第一极、第二极和栅极的电位均保持一致，从而能够平衡驱动晶体管T的I-V曲线的偏移现象，改善驱动晶体管T的阈值漂移的现象，进而提高显示面板的显示均一性。
在一可选的实施例中，继续结合参考图12和图16，第五扫描信号s5还可以包括至少一个第二有效脉冲，该第二有效脉冲的时间t52可以位于第四扫描信号s4的有效脉冲的时间t30之后，此时，还能够在各像素电路P进入发光阶段t40之前，使得各像素电路P中驱动晶体管T的第一极电位保持一致，从而进一步提高显示面板的显示均一性。
可以理解的是，继续结合参考图12和图16，第五扫描信号s5的有效脉冲的数量可以与第二扫描信号s2的有效脉冲的数量相同，此时，当第五扫描信号s5的有效脉冲的宽度也与第二扫描信号s2的有效脉冲的宽度相同时，可以采用同一扫描电路分别向像素电路P提供第五扫描信号s5和第二扫描信号s2。
可选的，图17是本发明实施例提供的又一种显示面板的结构示意图，结合参考图12和图17，显示区AA还包括第二扫描线142和第五扫描线145；同一行至少部分像素电路P的第二扫描端S2与同一第二扫描线142电连接；同一行至少部分像素电路P的第五扫描端S5与同一条第五扫描线145电连接；如此，可以使得位于同一行的至少部分像素电路P的第二扫描端S2接收相同的第二扫描信号s2，以及位于同一行的至少部分像素电路P的第五扫描端S5接收相同的第五扫描信号s5，实现对显示面板100中各像素电路P的逐行扫描。其中，为便于描述，本发明实施例均以位于同一行的像素电路P的第二扫描端S2与同一条第二扫描线142电连接，以及位于同一行的像素电路P的第五扫描端S5与同一条第五扫描线145点连接为例进行示例性的说明。
继续结合参考图12和图17，显示面板100还包括非显示区NA；非显示区NA还包括第二扫描电路120；第二扫描电路120包括级联的多个第二扫描单元121；同一像素电路P电连接的所述第二扫描线142和第五扫描线145分别与相邻的两奇数级第二扫描单元142或相邻的两偶数级第二扫描单元142电连接，且前一级第二扫描单元121与第二扫描线142电连接，后一级第二扫描单元121与第五扫描线145电连接；各第二扫描单元121输出的第二扫描信号s2的有效脉冲依次移位，且第二扫描信号s2的有效脉冲的移位量大于或等于第二扫描信号s2的有效脉冲的宽度。如此，每个像素电路P中，对驱动晶体管T的栅极进行复位的复位阶段位于将偏置调节信号Vpark写入至驱动晶体管T的第一极的偏置调节阶段之前，且复位阶段和偏置调节阶段分时进行，互不影响，从而能够保证对各驱动晶体管T进行复位的准确性和偏置调节的准确性。
可选的，继续参考图17，当第二扫描电路120包括M级第二扫描单元时，第一级第二扫描单元121和第二级第二扫描单元121分别与相邻的N条第二扫描线142电连接，第M-1级第二扫描单元142和第M级第二扫描单元142分别与相邻的N条第五扫描线145电连接；第二级第二扫描单元142与第M-1级第二扫描单元121之间的各级第二扫描单元121中，每级第二扫描单元121与相邻的N条第二扫描线142和相邻的N条第五扫描线145电连接。其中，M为大于或等于4的偶数，N大于或等于2的正整数。
示例性的，图18是本发明实施例提供的又一种显示面板中各像素电路的驱动时序图，结合参考图12、图17和图18，以N等于2，M等于6为例，第一级第二扫描单元121分别与第一行像素电路P和第二行像素电路P对应的两条第二扫描线142电连接，使得该第一极第二扫描单元121能够同时为第一行像素电路P和第二行像素电路P的第二扫描端S2提供第二扫描信号s21；第二级第二扫描单元121分别与第三行像素电路P和第四行像素电路P对应的两条第二扫描线142电连接，使得该第二极第二扫描单元121能够同时为第三行像素电路P和第四行像素电路P的第二扫描端S2提供第二扫描信号s22；第三级第二扫描单元121分别与第一行像素电路P和第二行像素电路P对应的两条第五扫描线145电连接，同时，第三级第二扫描单元121还分别与第五行像素电路P和第六行像素电路P对应的两条第二扫描线142电连接，使得该第三极第二扫描单元121能够同时为第一行像素电路P和第二行像素电路P的第五扫描端S5提供第五扫描信号s51，以及同时为第五行像素电路P和第六行像素电路P的第二扫描端S2提供第二扫描信号s23；第四级第二扫描单元121分别与第三行像素电路P和第四行像素电路P对应的两条第五扫描线145电连接，同时，第四级第二扫描单元121还分别与第七行像素电路P和第八行像素电路P对应的两条第二扫描线142电连接，使得该第四极第二扫描单元121能够同时为第三行像素电路P和第四行像素电路P的第五扫描端S5提供第五扫描信号s52，以及同时为第七行像素电路P和第八行像素电路P的第二扫描端S2提供第二扫描信号s24；第五级第二扫描单元121分别与第五行像素电路P和第六行像素电路P对应的两条第五扫描线145电连接，使得该第五极第二扫描单元121能够同时为第五行像素电路P和第六行像素电路P的第二扫描端S2提供第五扫描信号s53；第六级第二扫描单元121分别与第七行像素电路P和第八行像素电路P对应的两条第五扫描线145电连接，使得该第六极第二扫描单元121能够同时为第七行像素电路P和第八行像素电路P的第二扫描端S2提供第五扫描信号s54。
如此，通过使相邻的N行像素电路P的第二扫描端S2与同一第二扫描单元121电连接，以及相邻的N行像素电路P的第五扫描端S5与同一第二扫描单元121电连接，能够减少显示面板100的非显示区NA中所设置的第二扫描单元121的数量，从而能够简化显示面板100中非显示区NA的电路结构，以及减小非显示区NA的尺寸，有利于显示面板100的窄边框。
可以理解的是，上述仅示例性以每个第二扫描单元121分别与2条第二扫描线142和/或2条第五扫描线145电连接，即N等于的情况，而在本发明实施例中，可以根据需要设置N的数值，本发明实施例对此不做具体限定。
在一示例性的实施例中，图19是本发明实施例提供的又一种显示面板的结构示意，图20是本发明实施例提供的又一种显示面板的像素电路的结构示意图，结合参考图12、图19和图20，以N等于2为例，当显示面板100同时包括第一扫描电路110、第二扫描电路120、第三扫描电路130和发光控制电路140时，第一扫描电路110中的每级第一扫描单元111与两条第一扫描线141和/或两条第三扫描线143电连接，第二扫描电路120中的每级第二扫描单元121与两条第二扫描线142和/或两条第五扫描线145电连接，第三扫描电路130中的各级第三扫描单元131分别与各条第四扫描线144电连接，以及发光控制电路140中的每级发光控制单元141与两条发光控制线147电连接。此时，相邻两行像素电路P的驱动过程可以为：在第一个复位阶段t21，该两行像素电路P的第一复位晶体管M11和第二复位晶体管M12同时导通，从而能够同时对该两行像素电路P的驱动晶体管T的栅极进行复位；在第一个偏置调节阶段t51，该两行像素电路P的偏置调节晶体管M6和第一补偿晶体管M31同时导通，从而能够同时对该两行像素电路P的驱动晶体管T进行偏置调节；在第二个复位阶段t22，该两行像素电路P的第一复位晶体管M11和第二复位晶体管M12再次导通，以进一步对该两行像素电路P的驱动晶体管T的栅极进行复位；在该两行像素电路P中的前一行像素电路P的写入阶段t31，该行像素电路P的数据写入晶体管M2和第一补偿晶体管M31导通，使得该行像素电路中的各像素电路P的数据信号Vdata能够一一对应地写入至该行像素电路中各像素电路P的驱动晶体管T的栅极；在该两行像素电路P中的后一行像素电路P的写入阶段t32，该行像素电路P的数据写入晶体管M2和第一补偿晶体管M31导通，使得该行像素电路中的各像素电路P的数据信号Vdata能够一一对应地写入至该行像素电路中各像素电路P的驱动晶体管T的栅极；在第二个偏置调节阶段t52，该两行像素电路P的偏置调节晶体管M6和第一补偿晶体管M31再次导通，从而能够同时对该两行像素电路P的驱动晶体管T进行偏置调节；在发光阶段t40，该两行像素电路P的第一发光控制晶体管M41和第二发光控制晶体管M42同时导通，从而能够使该两行像素电路P的发光元件D同时进行发光。如此，在能够将各像素电路P的数据信号Vdata一一对应地写入各像素电路P的驱动晶体管T的栅极的同时，能够减少显示面板100的非显示区NA中所设置的扫描电路的数量，以及各扫描电路中扫描单元的数量，从而有利于显示面板的窄边框。
可以理解的是，上述仅示例性地对像素电路P的每个驱动周期包括两个偏置调节阶段，以对驱动晶体管T进行偏置调节，而在本发明实施例中，还可以通过其它方式实现对驱动晶体管T的偏置调节。
可选的，图21是本发明实施例提供的又一种像素电路的驱动时序图，结合参考图3和图21，同一像素电路P中，第三扫描端S3的第三扫描信号s3的有效脉冲的时间t30′与第四扫描端S4的第四扫描信号s4的至少两个有效脉冲的时间(t41、t42)交叠。
其中，第三扫描信号s3的有效脉冲能够控制第一补偿晶体管M31导通，使得在第三扫描信号s3的有效脉冲的时间t30′内，第一补偿晶体管M31会保持导通状态；第四扫描信号s4的有效脉冲能够控制数据写入晶体管M2导通；如此，在第三扫描信号s3与第四扫描信号s4的有效脉冲的交叠时间(t41、t42)内，数据写入晶体管M2和第一补偿晶体管M31会同时处于导通状态，使得数据信号端DATA的数据信号Vdata能够传输至驱动晶体管T的栅极，且在数据信号Vdata的传输过程中，数据信号Vdata会依次经过驱动晶体管T的第一极和第二极后到达其栅极，以能够使得驱动晶体管T的第一极、第二极和栅极的电位保持一致。同时，因第三扫描信号s3的有效脉冲的时间t30′与第四扫描信号s4的至少两个有效脉冲的时间(t41、t42)交叠，例如，第三扫描信号s3的有效脉冲的时间t30′与第四扫描信号s4的两个有效脉冲的时间(t41、t42)交叠，在第三扫描信号s3与第四扫描信号s4的第一个有效脉冲交叠时间内，数据信号Vdata依次通过数据写入晶体管M2、驱动晶体管T和第一补偿晶体管M31传输至驱动晶体管T的栅极，使得驱动晶体管T的第一极、第二极和栅极电位保持一致，从而能够实现对驱动晶体管T的偏置调节，平衡驱动晶体管T的I-V曲线的偏移现象，改善驱动晶体管T的阈值漂移的现象；而在第三扫描信号s3与第四扫描信号s4的下一个有效脉冲交叠时间内，由于上一个有效脉冲的交叠时间内对驱动晶体管T的偏置调节作用，使得驱动晶体管T向非偏置状态靠拢，此时再次将数据信号Vdata写入至驱动晶体管T的栅极，能够确保数据信号Vdata的准确写入，从而在驱动晶体管T根据其栅极电位向发光元件D提供驱动电流时，能够驱动发光元件D准确发光，进而提高显示面板的显示均一性。
可以理解的是，上述仅示例性地以第三扫描信号s3的有效脉冲的时间与第四扫描信号s4的两个有效脉冲的时间交叠；而在本发明实施例中，同一像素电路中，第三扫描信号s3的有效脉冲的时间还可以与第四扫描信号s4的两个以上(例如三个、四个或五个等)有效脉冲的时间交叠，在能够实现本发明实施例的核心发明点的前提下，本发明实施例对此不做具体限定。为便于描述，在没有特殊说明的情况下，本发明实施例均以同一像素电路中，第三扫描信号的有效脉冲的时间与第四扫描信号的两个有效脉冲的时间交叠为例，对本发明实施例的技术方案进行示例性地说明。
可选的，继续结合参考图3和图21，同一像素电路P，第四扫描信号s4的部分有效脉冲的时间(t21)位于第二扫描信号s2的相邻两个有效脉冲的时间(t21和t22)之间。
其中，第四扫描信号s4的部分有效脉冲时间位于第二扫描信号s2的相邻两个有效脉冲的时间之间，可以理解为：第四扫描信号s4的部分有效脉冲时间位于第二扫描信号s2的相邻两个有效脉冲的时间之间，以及第四扫描信号s4的部分有效脉冲时间未位于第二扫描信号s2的相邻两个有效脉冲的时间之间。在一可选的实施例中，第四扫描信号s4的部分有效脉冲的时间还可以位于第二扫描信号s2或第一扫描信号s1的有效脉冲的时间之后。
示例性的，以像素电路P的每个驱动周期中，第二扫描信号s2和第四扫描信号s4均具有两个有效脉冲，且第二扫描信号s2的各有效脉冲的时间(t21、t22)均与第一扫描信号s1的有效脉冲的时间t10交叠，以及第四扫描信号s4的各有效脉冲的时间(t41、t42)均与第三扫描信号s3的有效脉冲的时间t30′交叠为例，此时，第四扫描信号s4的第一个有效脉冲的时间t41位于第二扫描信号s2的两个有效脉冲的时间t21和t22之间；在第二扫描信号s2的第一个有效脉冲的时间t21内可以对驱动晶体管T的栅极进行复位，使得驱动晶体管T导通，以在进入第四扫描信号s4的第一个有效脉冲的时间段t41时，能够确保数据信号Vdata依次传输至驱动晶体管T的第一极、第二极和栅极，使得驱动晶体管T的第一极、第二极和栅极之间的电位保持一致，实现对驱动晶体管T的偏置调节；在第四扫描信号s4的第一个有效脉冲的时间t41之后，再进入第二扫描信号s2的第二个有效脉冲的时间段t22，能够再次对驱动晶体管T的栅极进行复位，以清除驱动晶体管T的栅极电位，以确保在第四扫描信号s4的第二个有效脉冲的时间t42内能够将数据信号Vdata准确传输至驱动晶体管T的栅极，使得在后续的发光阶段t40中，驱动晶体管T能够根据其栅极电位准确驱动发光元件D进行发光。
可选的，图22是本发明实施例提供的又一种显示面板的结构示意图，结合参考图3和图22，当数据写入晶体管M2的沟道类型与第二复位晶体管M12的沟道类型相同时，显示区AA可以包括多条第一扫描线141、多条第二扫描线142和多条第四扫描线144；位于同一行的至少部分像素电路P的第一扫描端S1与同一条第一扫描线141电连接，位于同一行的至少部分像素电路P的第二扫描端S2与同一条第二扫描线142电连接，位于同一行的至少部分像素电路P的第四扫描端S4与同一条第四扫描线144电连接；相应的，显示面板100的非显示区NA包括第一扫描电路110和第二扫描电路120；第一扫描电路110包括级联的多个第一扫描单元111；所述第二扫描电路120包括级联的多个第二扫描单元121。
其中，每级第一扫描单元111与相邻的N条第一扫描线141电连接，N为大于或等于2的正整数，如此，可以减少所设置的第一扫描单元111的数量，有利于显示面板100的窄边框；各第一扫描单元111用于向各条第一扫描线141提供第一扫描信号s1；各第一扫描单元111输出的第一扫描信号s1的有效脉冲依次移位，且各第一扫描信号s1的有效脉冲的移位量小于第一扫描信号s1的有效脉冲的宽度；如此，在能够实现对各像素电路P的逐行扫描的同时，有利于缩短第一扫描电路110对各像素电路P的扫描时间。
在一可选的实施例中，显示面板100的显示区AA还可以包括多条第三扫描线143，位于同一行的至少部分像素电路P的第三扫描端S3与同一条第三扫描线143电连接；第一扫描单元111还可以与相邻的N条第三扫描线143电连接，且同一像素电路P的第一扫描端S1和第三扫描端S3分别与相邻两级第一扫描单元111电连接，使得第一扫描单元11还可以向各像素电路P提供第三扫描信号s3，此时，可以将向像素电路P提供第一扫描信号s1的第一扫描电路110复用为向像素电路P提供第三扫描信号s3的扫描电路，有利于减少非显示区NA所设置的扫描电路的数量，从而有利于显示面板100的窄边框。
继续结合参考图3和图22，各级第二扫描单元121分别与各条第二扫描线142和各条第四扫描线144对应电连接，且与同一像素电路P电连接的第二扫描线142和第四扫描线144对应的两级第二扫描单元121分别为第i级第二扫描单元121和第i+N级第二扫描单元121；各级第二扫描单元121输出的第二扫描信号s2和/或第四扫描信号s4的有效脉冲依次移位，且第二扫描信号s2和/或第四扫描信号s4的有效脉冲的移位量大于或等于第二扫描信号s2的有效脉冲的宽度。
示例性的，图23是本发明实施例提供的又一种显示面板中各像素电路的驱动时序图，以N等于2为例，结合参考图3、图22和图23，当位于同一行的各像素电路P分别与同一条第一扫描线141、第二扫描线142、第三扫描线143和第四扫描线144电连接时，第一级第一扫描单元111分别通过两条第一扫描线141与位于第一行和第二行的各像素电路P的第一扫描端S1电连接，第二级第一扫描单元111分别通过两条第一扫描线141与位于第三行和第四行的各像素电路P的第一扫描端S1电连接，以及，第二级第一扫描单元111还分别通过两条第三扫描线143与位于第一行和第二行的各像素电路P的第三扫描端S3电连接，以此类推，最后一级第一扫描单元111分别通过两条第一扫描线141与位于最后两行的各像素电路P的第一扫描端S1电连接；位于第一行的像素电路P的第二扫描端S2通过一条第二扫描线142与第一级第二扫描单元121电连接，位于第二行的像素电路P的第二扫描端S2通过一条第二扫描线142与第二级第二扫描单元121电连接，以此类推，位于最后一行的像素电路P的第二扫描端S2通过一条第二扫描线142与倒数第二级第二扫描单元121电连接；位于第一行的像素电路P和第四扫描端S4通过一条第四扫描线144与第三级第二扫描单元121电连接，位于第二行的像素电路P和第四扫描端S4通过一条第四扫描线144与第四级第二扫描单元121电连接，以此类推，位于最后一行的像素电路P的第四扫描端S4通过一条第四扫描线144与最后一级第二扫描单元121电连接。
其中，以第一行和第二行像素电路P的驱动过程为例进行实例性的说明。在第一级第一扫描单元111输出的第一扫描信号s11的有效脉冲与第一级第二扫描单元121输出的第二扫描信号s21的第一个有效脉冲的交叠时间t211内，位于第一行的各像素电路P的第一复位晶体管M11和第二复位晶体管M12同时导通，能够对位于第一行的各像素电路P的驱动晶体管T进行复位；在第一级第一扫描单元111输出的第一扫描信号s11的有效脉冲与第二级第二扫描单元121输出的第二扫描信号s22的第一个有效脉冲的交叠时间t212内，位于第二行的各像素电路P的第一复位晶体管M11和第二复位晶体管M12同时导通，能够对位于第二行的各像素电路P的驱动晶体管T进行复位；在第二级第一扫描单元111输出的第三扫描信号s31的有效脉冲与第三级第二扫描单元121输出的第四扫描信号s41的第一个有效脉冲的交叠时间t411内，位于第一行的各像素电路P的数据写入晶体管M2和第一复位补偿晶体管M31同时导通，能够向位于第一行的各像素电路P的驱动晶体管T的第一极、第二极和栅极提供数据信号Vdata，以实现对驱动晶体管T的偏置调节；在第二级第一扫描单元111输出的第三扫描信号s31的有效脉冲与第四级第二扫描单元121输出的第四扫描信号s42的第一个有效脉冲的交叠时间t412内，位于第二行的各像素电路P的数据写入晶体管M2和第一复位补偿晶体管M31同时导通，能够向位于第二行的各像素电路P的驱动晶体管T的第一极、第二极和栅极提供数据信号Vdata，以实现对驱动晶体管T的偏置调节；在第一级第一扫描单元111输出的第一扫描信号s11的有效脉冲与第一级第二扫描单元121输出的第二扫描信号s21的第二个有效脉冲的交叠时间t221内，位于第一行的各像素电路P的第一复位晶体管M11和第二复位晶体管M12再次导通，能够再次对位于第一行的各像素电路P的驱动晶体管T进行复位；在第一级第一扫描单元111输出的第一扫描信号s11的有效脉冲与第二级第二扫描单元121输出的第二扫描信号s22的第二个有效脉冲的交叠时间t222内，位于第二行的各像素电路P的第一复位晶体管M11和第二复位晶体管M12再次导通，能够再次对位于第二行的各像素电路P的驱动晶体管T进行复位；在第二级第一扫描单元111输出的第三扫描信号s31的有效脉冲与第三级第二扫描单元121输出的第四扫描信号s41的第二个有效脉冲的交叠时间t421内，位于第一行的各像素电路P的数据写入晶体管M2和第一复位补偿晶体管M31再次导通，能够准确将位于第一行的各像素电路P对应的数据信号Vdata写入至各像素电路P中驱动晶体管T的栅极；在第二级第一扫描单元111输出的第三扫描信号s31的有效脉冲与第四级第二扫描单元121输出的第四扫描信号s42的第二个有效脉冲的交叠时间t422内，位于第二行的各像素电路P的数据写入晶体管M2和第一复位补偿晶体管M31再次导通，能够准确将位于第二行的各像素电路P对应的数据信号Vdata写入至各像素电路P中驱动晶体管T的栅极；在完成对第一行和第二行中各像素电路的两次复位和两次数据信号Vdata的写入后，可同时进入该两行像素电路P的发光阶段t40，驱动该两行像素电路P的发光元件D进行发光。
如此，各行像素电路P的复位阶段和写入阶段可以分时进行，互不影响，有利于各像素电路P的数据信号的准确写入的同时，有利于减少显示面板100中所设置的扫描电路及其扫描单元的数量，有利于显示面板100的窄边框。
可选的，图24是本发明实施例提供的又一种显示面板中像素电路的结构示意图，如图24所示，像素电路P还包括第二补偿晶体管M32；该第二补偿晶体管M32的栅极与第六扫描端S6电连接；第二补偿晶体管M32电连接于驱动晶体管T的栅极与第一补偿晶体管M31的第一极之间；同一像素电路P中，第六扫描端S6的第六扫描信号s6的至少部分有效脉冲的时间与第三扫描端S3的第三扫描信号s3的有效脉冲的时间交叠，以及第六扫描信号s6的至少部分有效脉冲的时间与第四扫描信号s4的至少部分有效脉冲的时间交叠。
其中，由于第二补偿晶体管M32电连接于第一补偿晶体管M31与驱动晶体管T的栅极之间，使得在第二补偿晶体管M32和第一补偿晶体管M31同时处于导通状态时，才能够将第三节点N3处的信号传输至驱动晶体管T的栅极；如此，在数据信号Vdata的写入阶段，可以同时控制数据写入晶体管M2、第一补偿晶体管M31和第二补偿晶体管M32同时导通，以使得数据信号端DATA的数据信号Vdata能够依次通过导通的数据写入晶体管M2、驱动晶体管T、第一补偿晶体管M31和第二补偿晶体管M32传输至驱动晶体管T的栅极。
在一可选的实施例中，图25是本发明实施例提供又一种像素电路的驱动时序图，结合参考图24和图25，在像素电路P的每个驱动周期中，第四扫描信号s4和第六扫描信号s6均可以包括至少两个有效脉冲，以第四扫描信号s4和第六扫描信号s6均为两个为例，在第三扫描信号s3的有效脉冲的时间t30′与第四扫描信号s4和第六扫描信号s6的有效脉冲的时间(t41和t42)的交叠时间内，能够完成至少两次的数据信号Vdata的写入，从而能够提高所写入数据信号Vdata的准确性。如此，当第三扫描信号s3的有效脉冲的时间较长时，可以通过分别控制第四扫描信号s4和第六扫描信号s6的有效脉冲的时间，达到对数据信号Vdata的写入时间的控制。
可以理解的是，第二补偿晶体管M32电连接于驱动晶体管T和第一补偿晶体管M31之间，即可以为，第一补偿晶体管M31的第一极与驱动晶体管T的第二极电连接于第三节点N3，第一补偿晶体管M31的第二极与第二补偿晶体管M32的第一极电连接，第二补偿晶体管M32的第二极与驱动晶体管T的栅极电连接，如此，可以使得第一补偿晶体管M31与第二补偿晶体管M32串联连接。
在其它可选的实施例中，如图26所示，第二补偿晶体管M32还可以电连接于第一补偿晶体管M31的第二极与驱动晶体管T的第二极之间；此时，第二补偿晶体管M32的第一极与驱动晶体管T的第二极电连接于第三节点N3，第二补偿晶体管M32的第二极与第一补偿晶体管M31的第一极电连接，第一补偿晶体管M31的第二极与驱动晶体管T的栅极电连接，此时，同样可以实现第一补偿晶体管M31与第二补偿晶体管M32的串联连接。
需要说明的是，图24和图26的连接方式仅为本发明实施例的示例性的两种连接方式，该两种连接方式所对应的驱动过程类似，均能够通过控制第一补偿晶体管M31、第二补偿晶体管M32和数据写入晶体管M2的导通时间，实现数据信号Vdata的写入。为便于描述，以下均以图25所示情况为例进行示例性的说明。
可以理解的是，第一补偿晶体管M31与第二补偿晶体管M32的沟道类型可以相同或不同，当第一补偿晶体管M31与第二补偿晶体管M32的沟道类型相同时，例如第一补偿晶体管M31和第二补偿晶体管M32均为N沟道晶体管或均为P沟道晶体管；而当第一补偿晶体管M31的沟道类型与第二补偿晶体管M32的沟道类型不同时，第一补偿晶体管M31为N沟道晶体管，第二补偿晶体管M32为P沟道晶体管，反之，第一补偿晶体管M31为P沟道晶体管，第二补偿晶体管M32为N沟道晶体管。
示例性的，以第一补偿晶体管M31为N沟道晶体管，第二补偿晶体管M32为P沟道晶体管为例，第三扫描信号s3为高电平，第六扫描信号s6为低电平时，第一补偿晶体管M31和第二补偿晶体管M32同时导通；反之，当第三扫描信号s3位低电平时，第一补偿晶体管M31断开，以及当第六扫描信号s6为高电平时，第二补偿晶体管M32断开；如此，第三扫描信号s3为高电平的时间即为第三扫描信号的有效脉冲时间，第六扫描信号s6为低电平的时间即为第六扫描信号s6的有效脉冲时间。
在一可选的实施例中，结合参考图25和图26，当数据写入晶体管M2的沟道类型与第二补偿晶体管M32的沟道类型相同时，第四扫描端S4可以复用为第六扫描端S6。
具体的，当第四扫描端S4复用为第六扫描端S6时，向第四扫描端S4提供的第四扫描信号s4能够控制数据写入晶体管M2和第二补偿晶体管M32同时导通或断开，以在数据写入晶体管M2和第二补偿晶体管M32同时导通时，能够为数据信号Vdata的写入提供通路；同时，通过将第四扫描端S4复用为第六扫描端S6，能够减少像素电路P中所设置的扫描端的数量，简化像素电路P的结构，有利于减小像素电路P及其对应的扫描线在显示区中所占用的尺寸，从而有利于显示面板的高分辨率；此外，通过将第四扫描端S4复用为第六扫描端S6，无需分别向像素电路P提供第四扫描信号s4和第六扫描信号s6，即可实现对像素电路P中数据写入晶体管M2和第二补偿晶体管M32的控制，能够减少向像素电路P所提供的扫描信号的数量，以及能够减少非显示区中所设置的扫描电路的数量，有利于显示面板的窄边框。
在一可选的实施例中，图27是本发明实施例提供的又一种显示面板中像素电路的结构示意图，如图27所示，当像素电路P包括第二补偿晶体管M32时，该像素电路P还可以包括电连接于驱动晶体管T的第一极的偏置调节晶体管M6。
示例性的，图28是本发明实施例提供的又一种像素电路的驱动时序图，结合参考图27和图28所示，当像素电路P中同时包括偏置调节晶体管M6和第二补偿晶体管M32，此时，偏置调节晶体管M6可以在数据信号Vdata的写入阶段(t42)结束后，进入偏置调节阶段t50，使得偏置调节信号Vpark写入至驱动晶体管T的第一极(即第二节点N2)，以对驱动晶体管T进行偏置调节，使得在进入发光阶段t40之前，确保各像素电路P的驱动晶体管T的偏置情况保持一致，从而有利于提高显示面板的显示均一性。
可以理解的是，上述仅示例性的以偏置调节阶段t50位于发光阶段t40之前，以及位于最后一个数据信号Vdata的写入阶段t42之后为例，而在不影响本发明实施例的核心发明点的前提下，本发明实施例对偏置调节阶段t50的具体时间不做限定。
基于同一发明构思，本发明实施例还提供一种显示装置，该显示装置包括本发明实施例提供的显示面板。因此，该显示装置具备本发明实施例提供的显示面板及其驱动方法的技术特征，能够达到本发明实施例提供的显示面板的有益效果，相同之处可参照上述对本发明实施例提供的显示面板的描述，在此不再赘述。
示例性的，图29是本发明实施例提供的一种显示装置的结构示意图，如图29所示，该显示装置200包括本发明实施例提供的显示面板100。本发明实施例提供的显示装置200可以为任何具有显示功能的电子产品，包括但不限于以下类别：手机、电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、智能手环、智能眼镜、车载显示器、医疗设备、工控设备、触摸交互终端等，本发明实施例对此不作特殊限定。
应该理解，可以使用上面所示的各种形式的像素电路的工作过程，重新排序、增加或删除各阶段。例如，本发明中记载的各像素电路的工作过程中各阶段可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (22)

1.一种显示面板，其特征在于，包括：显示区；所述显示区包括阵列排布的多个像素电路；所述像素电路包括驱动晶体管和复位模块；
所述复位模块与所述驱动晶体管的栅极电连接于第一节点；
所述复位模块包括第一复位晶体管和第二复位晶体管；所述第一复位晶体管与所述第二复位晶体管串联连接于复位信号端和所述第一节点之间；所述第一复位晶体管的栅极与第一扫描端电连接，所述第二复位晶体管的栅极与第二扫描端电连接；
其中，所述第一复位晶体管与所述第二复位晶体管的沟道类型不同；所述第一扫描端的第一扫描信号的有效脉冲的时间与所述第二扫描端的第二扫描信号的至少两个有效脉冲的时间交叠。
2.根据权利要求1所述的显示面板，其特征在于，同一所述像素电路中，所述第一扫描信号的有效脉冲的起始时刻位于所述第二扫描信号的第一个有效脉冲的起始时刻之前，以及，所述第一扫描信号的有效脉冲的终止时刻位于所述第二扫描信号的最后一个有效脉冲的终止时刻之后。
3.根据权利要求1所述的显示面板，其特征在于，所述显示区还包括多条第一扫描线和第二扫描线；同一行的至少部分所述像素电路的第一扫描端与同一条所述第一扫描线电连接；同一行的至少部分所述像素电路的第二扫描端与同一条所述第二扫描线电连接；
所述显示面板还包括围绕所述显示区的非显示区；所述非显示区包括第一扫描电路和第二扫描电路；所述第一扫描电路包括级联的多个第一扫描单元，所述第二扫描电路包括级联的多个第二扫描单元；
每级所述第一扫描单元与相邻的N条所述第一扫描线电连接；各级所述第一扫描单元用于向各条所述第一扫描线提供第一扫描信号；各级所述第一扫描单元输出的第一扫描信号的有效脉冲依次移位，且各级所述第一扫描信号的有效脉冲的移位量小于所述第一扫描信号的有效脉冲的宽度；其中，N为大于或等于2的正整数；
各级所述第二扫描单元与各条所述第二扫描线对应电连接；各级所述第二扫描单元输出的第二扫描信号的有效脉冲依次移位，且各级所述第二扫描单元输出的第二扫描信号的有效脉冲的移位量大于或等于所述第二扫描信号的有效脉冲的宽度。
4.根据权利要求3所述的显示面板，其特征在于，相邻两级所述第一扫描单元输出的所述第一扫描信号的有效脉冲的起始时刻之间的间隔时间为第一时间；
连续的N级所述第二扫描单元中，各级所述第二扫描单元输出所述第二扫描信号的有效脉冲依次移位，且各级所述第二扫描单元输出所述第二扫描信号的有效脉冲的时间不交叠；连续的N级所述第二扫描单元中各级所述第二扫描单元输出第二扫描信号的第一个有效脉冲的总时间为第二时间；
其中，所述第一时间大于或等于所述第二时间。
5.根据权利要求1所述的显示面板，其特征在于，所述第二复位晶体管的第一极与所述复位信号端电连接，所述第二复位晶体管的第二极与所述第一复位晶体管的第一极电连接；所述第一复位晶体管的第二极电连接于所述第一节点；所述第一复位晶体管为N沟道晶体管，所述第二复位晶体管为P沟道晶体管。
6.根据权利要求1所述的显示面板，其特征在于，所述像素电路还包括数据写入晶体管和第一补偿晶体管；
所述第一补偿晶体管的栅极与第三扫描端电连接，所述第一补偿晶体管的第一极与所述驱动晶体管的第二极耦接于第三节点，所述第一补偿晶体管的第二极与所述驱动晶体管的栅极耦接于所述第一节点；
所述数据写入晶体管的栅极与第四扫描端电连接，所述数据写入晶体管的第一极与数据信号端连接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极电连接于第二节点；
同一所述像素电路中，所述第三扫描端的第三扫描信号的有效脉冲的时间与所述第四扫描端的所述第四扫描信号的有效脉冲的时间交叠。
7.根据权利要求6所述的显示面板，其特征在于，所述第一补偿晶体管的沟道类型与所述第一复位晶体管的沟道类型相同；
所述显示区还包括多条第一扫描线和多条第三扫描线；位于同一行的至少部分所述像素电路的第一扫描端与同一条所述第一扫描线电连接，位于同一行的至少部分所述像素电路的第三扫描端与同一条所述第三扫描线电连接；
所述显示面板还包括非显示区；所述非显示区包括第一扫描电路；所述第一扫描电路包括级联的多个第一扫描单元；同一所述像素电路电连接的所述第一扫描线和所述第三扫描线分别与相邻两级所述第一扫描单元电连接，且前一级所述第一扫描单元与所述第一扫描线电连接，后一级所述第一扫描单元与所述第三扫描线电连接；
第一级所述第一扫描单元与N条所述第一扫描线电连接，最后一级所述第一扫描单元与N条所述第三扫描线电连接；第一级所述第一扫描单元与最后一级所述第一扫描单元之间的各级所述第一扫描单元中，每级所述第一扫描单元与N条相邻的所述第一扫描线和N条相邻的所述第三扫描线电连接；其中，N为大于或等于2的正整数；
各所述第一扫描单元输出的第一扫描信号的有效脉冲依次移位，且各所述第一扫描信号的有效脉冲的移位量小于所述第一扫描信号的有效脉冲的宽度。
8.根据权利要求7所述的显示面板，其特征在于，与同一所述第一扫描单元电连接的各所述像素电路中，所述第二扫描信号的第一个有效脉冲的终止时刻均位于所述第四扫描信号的有效脉冲的起始时刻之前。
9.根据权利要求7所述的显示面板，其特征在于，与同一所述第一扫描单元电连接的各所述像素电路中，所述第四扫描信号的有效脉冲的起始时刻位于所述第一扫描信号的有效脉冲的终止时刻之后。
10.根据权利要求7所述的显示面板，其特征在于，所述显示区还包括多条第二扫描线和多条第四扫描线；同一行的至少部分所述像素电路的第二扫描端与同一条所述第二扫描线电连接，同一行的至少部分所述像素电路的第四扫描端与同一条所述第四扫描线电连接；
所述非显示区还包括第二扫描电路和第三扫描电路；所述第二扫描电路包括级联的多个第二扫描单元；所述第三扫描电路包括级联的多个第三扫描单元；
每级所述第二扫描单元与相邻的N条所述第二扫描线电连接；各所述第二扫描单元输出的所述第二扫描信号的有效脉冲依次移位，且所述第二扫描信号的有效脉冲的移位量大于或等于所述第二扫描信号的有效脉冲的宽度；
各级所述第三扫描单元与各条所述第四扫描线对应电连接；各所述第三扫描单元输出的所述第四扫描信号的有效脉冲依次移位，且所述第四扫描信号的有效脉冲的移位量大于或等于所述第四扫描信号的有效脉冲的宽度。
11.根据权利要求10所述的显示面板，其特征在于，所述第二扫描信号的有效脉冲的宽度大于或等于N倍的所述第四扫描信号的有效脉冲的宽度；
同一像素电路中，第二扫描信号的有效脉冲的时间与所述第四扫描信号的有效脉冲的时间不交叠。
12.根据权利要求6所述的显示面板，其特征在于，同一所述像素电路中，所述第三扫描端的第三扫描信号的有效脉冲的时间与所述第四扫描端的第四扫描信号的至少两个有效脉冲的时间交叠。
13.根据权利要求12所述的显示面板，其特征在于，同一所述像素电路中，所述第四扫描信号的部分有效脉冲的时间位于所述第二扫描信号的相邻两个所述有效脉冲的时间之间。
14.根据权利要求12所述的显示面板，其特征在于，所述数据写入晶体管的沟道类型与所述第二复位晶体管的沟道类型相同；
所述显示区还包括多条第一扫描线、多条第二扫描线和多条第四扫描线；位于同一行的至少部分所述像素电路的第一扫描端与同一条所述第一扫描线电连接，位于同一行的至少部分所述像素电路的第二扫描端与同一条所述第二扫描线电连接，位于同一行的至少部分所述像素电路的第四扫描端与同一条所述第四扫描线电连接；
所述显示面板还包括非显示区；所述非显示区包括第一扫描电路和第二扫描电路；所述第一扫描电路包括级联的多个第一扫描单元；所述第二扫描电路包括级联的多个第二扫描单元；
每级所述第一扫描单元与相邻的N条所述第一扫描线电连接；各所述第一扫描单元用于向各条所述第一扫描线提供第一扫描信号；各所述第一扫描单元输出的第一扫描信号的有效脉冲依次移位，且各所述第一扫描信号的有效脉冲的移位量小于所述第一扫描信号的有效脉冲的宽度；其中，N为大于或等于2的正整数；
各级所述第二扫描单元分别与各条所述第二扫描线和各条所述第四扫描线对应电连接，且与同一所述像素电路电连接的所述第二扫描线和所述第四扫描线对应的两级所述第二扫描单元分别为第i级所述第二扫描单元和第i+N级所述第二扫描单元；各级所述第二扫描单元输出的所述第二扫描信号和/或所述第四扫描信号的有效脉冲依次移位，且所述第二扫描信号和/或所述第四扫描信号的有效脉冲的移位量大于或等于所述第二扫描信号的有效脉冲的宽度。
15.根据权利要求6所述的显示面板，其特征在于，所述像素电路还包括偏置调节晶体管；所述偏置调节晶体管的栅极与第五扫描端电连接，所述偏置调节晶体管的第一极与偏置调节端电连接，所述偏置调节晶体管的第二极与所述驱动晶体管的第一极电连接；
同一所述像素电路中，所述第五扫描端的第五扫描信号的至少部分有效脉冲的时间与所述第三扫描信号的有效脉冲的时间不交叠，以及所述第五扫描信号的有效脉冲的时间与所述第四扫描信号的有效脉冲的时间不交叠。
16.根据权利要求15所述的显示面板，其特征在于，所述第五扫描信号的部分有效脉冲为第一有效脉冲；
同一所述像素电路中，所述第五扫描信号的第一有效脉冲的时间与所述第三扫描信号的有效脉冲的时间交叠，且所述第五扫描信号的第一有效脉冲的时间位于相邻的两个所述第二扫描信号的有效脉冲的时间之间。
17.根据权利要求16所述的显示面板，其特征在于，所述显示区还包括第二扫描线和第五扫描线；同一行至少部分所述像素电路的第二扫描端与同一所述第二扫描线电连接；同一行至少部分所述像素电路的第五扫描端与同一条第五扫描线电连接；
所述显示面板还包括非显示区；所述非显示区还包括第二扫描电路；所述第二扫描电路包括级联的多个第二扫描单元；同一所述像素电路电连接的所述第二扫描线和所述第五扫描线分别与相邻的两奇数级所述第二扫描单元或相邻的两性的，偶数级所述第二扫描单元电连接，且前一级所述第二扫描单元与所述第二扫描线电连接，后一级所述第二扫描单元与所述第五扫描线电连接；
各所述第二扫描单元输出的所述第二扫描信号的有效脉冲依次移位，且所述第二扫描信号的有效脉冲的移位量大于或等于所述第二扫描信号的有效脉冲的宽度。
18.根据权利要求17所述的显示面板，其特征在于，所述第二扫描电路包括M级第二扫描单元；第一级所述第二扫描单元和第二级所述第二扫描单元分别与相邻的N条所述第二扫描线电连接，第M-1级所述第二扫描单元和第M级所述第二扫描单元分别与相邻的N条所述第五扫描线电连接；其中，M为大于或等于4的偶数，N大于或等于2的正整数；
第二级所述第二扫描单元与低M-1级所述第二扫描单元之间的各级所述第二扫描单元中，每级所述第二扫描单元与相邻的N条所述第二扫描线和相邻的N条所述第五扫描线电连接。
19.根据权利要求6所述的显示面板，其特征在于，所述像素电路还包括第二补偿晶体管；所述第二补偿晶体管的栅极与第六扫描端电连接；
所述第二补偿晶体管电连接于所述驱动晶体管的第二极与所述第一补偿晶体管的第一极之间，或者，所述第二补偿晶体管电连接于所述第一补偿晶体管的第二极与所述驱动晶体管的栅极之间；
同一所述像素电路中，所述第六扫描端的第六扫描信号的至少部分有效脉冲的时间与所述第三扫描端的所述第三扫描信号的有效脉冲的时间交叠，以及所述第六扫描信号的至少部分有效脉冲的时间与所述第四扫描信号的至少部分有效脉冲的时间交叠。
20.根据权利要求19所述的显示面板，其特征在于，所述第一补偿晶体管的沟道类型与所述第二补偿晶体管的沟道类型不同。
21.根据权利要求19所述的显示面板，其特征在于，所述数据写入晶体管的沟道类型与所述第二补偿晶体管的沟道类型相同；
其中，所述第四扫描端复用为所述第六扫描端。
22.一种显示装置，其特征在于，包括：权利要求1-21任一项所述的显示面板。
CN202310099990.8A 2023-02-06 2023-02-06 显示面板和显示装置 Pending CN115985226A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202310099990.8A CN115985226A (zh) 2023-02-06 2023-02-06 显示面板和显示装置
US18/433,536 US20240177672A1 (en) 2023-02-06 2024-02-06 Display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310099990.8A CN115985226A (zh) 2023-02-06 2023-02-06 显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN115985226A true CN115985226A (zh) 2023-04-18

Family

ID=85970383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310099990.8A Pending CN115985226A (zh) 2023-02-06 2023-02-06 显示面板和显示装置

Country Status (2)

Country Link
US (1) US20240177672A1 (zh)
CN (1) CN115985226A (zh)

Also Published As

Publication number Publication date
US20240177672A1 (en) 2024-05-30

Similar Documents

Publication Publication Date Title
CN112735314B (zh) 像素电路及其驱动方法、显示面板和显示装置
US11393373B2 (en) Gate drive circuit and drive method thereof, display device and control method thereof
CN110972504B (zh) 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN113436583B (zh) 显示面板及其驱动方法
CN109285504B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路
CN102959609B (zh) 显示装置及其制造方法
CN111179820A (zh) 一种像素电路及显示面板
CN115731839B (zh) 显示驱动电路及显示装置
CN113870790B (zh) 像素电路及其驱动方法、显示面板和显示装置
US20240212773A1 (en) Shift register unit and driving method therefor, gate drive circuit, and display device
CN113689825A (zh) 一种驱动电路及驱动方法、显示装置
CN115798382A (zh) 显示驱动电路及其控制方法、显示装置
CN112086071B (zh) 显示面板、其驱动方法及显示装置
CN111179803A (zh) 移位寄存器及其控制方法、栅极驱动电路和显示面板
CN113112949B (zh) 一种栅极驱动电路、显示面板、显示装置及驱动方法
CN110827764A (zh) 有机发光二极管显示器及其显示方法
CN113724640A (zh) 一种像素驱动电路、其驱动方法、显示面板及显示装置
CN115188309B (zh) 显示面板及显示装置
CN116363982A (zh) 扫描驱动电路、显示装置及其驱动方法
CN116363981A (zh) 扫描驱动电路和显示装置
CN112435624B (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
CN115985226A (zh) 显示面板和显示装置
CN117636807B (zh) 显示驱动电路、显示驱动方法和显示面板
CN117423310B (zh) 显示装置及其驱动方法
CN116364015A (zh) 扫描驱动电路、显示装置及其驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination