CN115980552B - 一种芯片测试系统和方法 - Google Patents

Abstract

本申请公开了一种芯片测试系统，涉及芯片检测领域，系统包括上位机、程控电源、实装测试板、ZYNQ主控芯片、待测芯片、电源芯片模块和通信串口模块；ZYNQ主控芯片和待测芯片之间通过第一和第二总线连接，ZYNQ主控芯片通过通信串口模块与上位机连接；电源芯片模块通过程控电源与上位机连接，且分别连接ZYNQ主控芯片和待测芯片；上位机用于通过通信串口模块向ZYNQ主控芯片发送测试指令，控制系统进入DFT模式或实装模式，对待测芯片进行测试。本系统利用ZYNQ芯片中PL/FPGA的并行能力和PS/ARM的实装功能，集成了ATE测试板和实装测试板的功能，测试过程无需重复装载，减少了测试周期，大大提高了测试效率。

Description

一种芯片测试系统和方法

技术领域

本申请实施例涉及芯片检测领域，特别涉及一种芯片测试系统和方法。

背景技术

在芯片成产工艺流程中，芯片生产完成后，需要通过检测部门对生产的芯片进行出厂前的检测工作，以确保芯片的各个模块和功能都能正常运行。测试内容至少包括中断、串口、复位、GPIO以及存储功能等。

现阶段的芯片检测主要分为两部分，1.在ATE机台上利用ATE测试板进行功能和性能测试；2.在实装功能测试系统进行实装功能。也就是说，完成一个完成的芯片测试流程至少需要准备两套测试系统，这就导致完成整个测试流程需要将芯片在两个机台上来回装载测试，而中间转运装载启停的过程延长了整个测试周期，过程繁琐，且ATE机台所需的测试程序开发难度大、周期长，不利于大批量芯片的检测。

发明内容

本申请实施例提供一种芯片测试系统，解决芯片测试周期长和检测繁琐的问题。所述系统包括上位机、程控电源、实装测试板、装载在实装测试板上的ZYNQ主控芯片、待测芯片、电源芯片模块、和通信串口模块；

所述ZYNQ主控芯片和所述待测芯片之间通过第一总线和第二总线相互连接，所述ZYNQ主控芯片通过所述通信串口模块与所述上位机通信连接；所述电源芯片模块通过所述程控电源与所述上位机连接，且所述电源芯片模块分别连接所述ZYNQ主控芯片和所述待测芯片，用于系统供电；

所述上位机用于通过所述通信串口模块向所述ZYNQ主控芯片发送测试指令，控制系统进入扫描链DFT模式或实装模式，并对所述待测芯片进行测试；

所述第一总线用于DFT模式下数据交互，所述第二总线用于实装模式下数据交互。

具体的，实装测试板上还板载有DDR内存、第一flash闪存、第二flash闪存，以及两个复位电路模块；

所述DDR内存和所述第一flash闪存分别和所述ZYNQ主控芯片连接，所述第二flash闪存和所述待测芯片，且所述待测芯片和所述ZYNQ主控芯片分别连接有复位电路模块，用于芯片的初始化；

其中，所述第一flash闪存中存储有DFT模式和实装模式的程序，所述第二flash闪存中存储有实装模式下所述待测芯片需要运行的程序。

具体的，所述ZYNQ主控芯片还连接有第一JTAG接口，所述待测芯片还连接有第二JTAG接口，分别用于向各自芯片烧录测试程序到对应的flash闪存中。

具体的，所述电源芯片模块上还连接有限流与过压保护模块，所述程控电源与所述电源芯片模块基于GPIB接口连接。

具体的，系统测试模式通过所述上位机发出DFT指令和实装指令；在DFT模式下，所述ZYNQ主控芯片通过其中的PL/FPGA的并行功能，并行发起对所述待测芯片中若干电路进行扫描；在实装功能模式下，所述ZYNQ主控芯片通过在其中的PS/ARM和所述待测芯片中运行实装功能测试程序，对所述待测芯片进行实装功能测试。

具体的，当系统进入DFT模式时，所述ZYNQ主控芯片通过读取所述第一flash闪存中的DFT扫描链程序，将其搬运到与其相连的所述DDR内存中运行，并通过所述第一总线对所述待测芯片进行DFT扫描；

所述ZYNQ主控芯片施加各功能模块下测试激励信号到所述待测芯片的输出引脚上，以及接收所述待测芯片输出的反馈信号；

所述ZYNQ主控芯片收集并比对所述测试激励信号和反馈信号，统计错误次数和错误率，并上报统计结果到所述上位机进行数据处理和显示测试数据。

具体的，当系统进入实装模式时，所述ZYNQ主控芯片通过读取所述第一flash闪存中的实装测试程序，将其搬运到与其相连的所述DDR内存中运行，并通过所述第二总线控制所述待测芯片运行实装测试程序；

所述ZYNQ主控芯片与所述待测芯片进行功能交互，测试所述待测芯片在各项功能是否正常；

所述ZYNQ主控芯片将各项功能的测试结果上报所述上位机进行显示和数据处理。

具体的，当所述上位机向所述ZYNQ主控芯片发送DFT指令或实装指令后，通过限流与过压保护模块检测和显示系统电压和电流；当系统电压或电流超过正常值时，关闭所述程控电源，并结束测试。

本申请实施例提供的技术方案带来的有益效果至少包括：本系统利用上位机、ZYNQ主控芯片、程控电源和实装测试板等组成的测试系统替代了传统的ATE测试板和实装测试板，同时集成了ATE测试板和实装测试板的功能，通过两条总线分别作为DFT模式和实装模式下进行测试和数据交互的线路，利用上位机下发指令任意控制系统的测试模式，所以测试过程无需重复装载，减少了测试周期，大大提高了测试效率。

附图说明

图1是相关技术中用于DFT测试的ATE测试系统结构图；

图2是相关技术中用于实装功能测试的实装测试系统结构图；

图3是本申请实施例提供的芯片测试系统的系统结构图；

图4是本申请实施例提供的芯片测试系统的电路结构图；

图5是本申请实施例提供的DFT模式下的测试流程图；

图6是本申请实施例提供的DFT模式下的波形图；

图7是本申请实施例提供的实装模式下的测试流程图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。

在本文中提及的“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。

目前芯片测试主要分为DFT测试和实装功能测试。DFT测试需要在ATE机台上利用ATE测试板进行功能和性能测试。2.在实装功能测试则需要通过在实装测试板上进行。故完整的芯片测试流程需要准备两套测试系统，且ATE机台所需的测试程序开发难度大、周期长。图1是相关技术中用于DFT测试的ATE测试系统结构图，待测芯片基于ATE机台和ATE测试板上的ATE扫描程序生成测试向量输入到待测芯片中执行。图2是相关技术中用于实装功能测试的实装测试系统结构图，该过程需要借助实装测试板上的主控芯片和待测芯片之间交互各种测试指令和数据，来对各功能进行检测。

而图3是本申请实施例提供的芯片测试系统的系统结构图，该系统包括上位机、程控电源、实装测试板、装载在实装测试板上的ZYNQ主控芯片、待测芯片、电源芯片模块、和通信串口模块。上位机和程控电源与该实装测试板连接，用于收集和现实测试数据，提供数据处理和分析。ZYNQ主控芯片ZYNQ分为PS和PL两部分，PL部分包含85K个逻辑单元、4.9Mbits的嵌入式存储资源和220个DSP单元。此外，该芯片内还集成了两个Cortex-A9处理器和AMBA总线协议。ZYNQ主控芯片和待测芯片之间通过第一总线和第二总线相互连接，第一总线用于DFT模式下芯片之间的数据交互(DFT扫描)，第二总线用于实装模式下芯片之间的数据交互。该测试板上还板载有通信串口模块、JTAG接口、DDR内存、flash闪存、电源芯片模块、限流与过压保护模块，以及上电与复位电路模块。

其电路结构图参见图4，ZYNQ主控芯片通过通信串口模块(DB9)与上位机通信连接。电源芯片模块通过程控电源与上位机连接，且电源芯片模块分别连接ZYNQ主控芯片和待测芯片，向两个芯片供电。上位机通过DB9接口向ZYNQ主控芯片发送测试指令，控制系统进入扫描链DFT模式或实装模式。该电路结构中整体板载于一个实装测试板上，包括DDR内存、第一flash闪存(Flash1)、第二flash闪存(Flash2)，以及两个复位电路模块。ZYNQ主控芯片连接DDR内存、第一flash闪存和一个复位电路模块，待测芯片通过卡座连接第二flash闪存和另一个复位电路模块。此外，两个芯片分别还连接有第一JTAG接口(JTAG1)和第二JTAG接口(JTAG2)。其中的第一JTAG接口用于向第一flash闪存中烧录ZYNQ主控芯片执行DFT模式和实装模式的程序，而第二JTAG接口者用于向第二flash闪存中烧录实装模式下测芯片需要运行的程序。

本方案中的上位机为x86上位机，程控电源需支持GPIB接口，以便进行控制，负责在测试流程的控制和测试轨迹的显示与记录。实装测试板以ZYNQ芯片和待测芯片为核心，分别构建各自的最小系统。ZYNQ主控芯片与待测芯片之间通过自定义总线进行交互，满足测试要求。电源芯片模块上还连接有限流与过压保护模块，程控电源与电源芯片模块都是基于GPIB接口连接。在DFT模式下，ZYNQ主控芯片通过其中的PL/FPGA的并行功能，并行发起对待测芯片中若干电路进行扫描；在实装功能模式下，ZYNQ主控芯片通过在其中的PS/ARM和所述待测芯片中运行实装功能测试程序，对待测芯片进行实装功能测试。当系统进入DFT模式时，具体包括如下步骤：

S1，ZYNQ主控芯片通过读取第一flash闪存中的DFT扫描链程序，将其搬运到与其相连的DDR内存中运行，并通过第一总线对待测芯片进行DFT扫描；

S2，ZYNQ主控芯片施加各功能模块下测试激励信号到待测芯片的输出引脚上，以及接收待测芯片输出的反馈信号；

S3，ZYNQ主控芯片收集并比对测试激励信号和反馈信号，统计错误次数和错误率，并上报统计结果到上位机进行数据处理和显示测试数据。

当上位机向ZYNQ主控芯片发送DFT指令后，通过限流与过压保护模块检测和显示系统电压和电流；当系统电压或电流超过正常值时，关闭程控电源，并结束测试。图5是本申请实施例提供的DFT模式下的测试流程图，x86上位机发送指令后，紧接着检测系统的电压电流，在出现异常情况时及时关闭程控电源。测试激励信号为扫描链上的输入信号，波形如图6所示，以5路并行扫描链为例，这5路并行扫描链的信号频率都可调。

当系统进入实装模式时，具体包括如下步骤：

S1，ZYNQ主控芯片通过读取第一flash闪存中的实装测试程序，将其搬运到与其相连的DDR内存中运行，并通过第二总线控制待测芯片运行实装测试程序；

S2，ZYNQ主控芯片与所述待测芯片进行功能交互，测试待测芯片在各项功能是否正常；

S3，ZYNQ主控芯片将各项功能的测试结果上报上位机进行显示和数据处理。

图7是本申请实施例提供的实装模式下的测试流程图，当上位机向ZYNQ主控芯片发送实装指令后，通过限流与过压保护模块检测和显示系统电压和电流；当系统电压或电流超过正常值时，关闭程控电源，并结束测试。

实装测试项目至少包括中断、串口、复位、GPIO以及存储功能等，具体根据待测芯片的功能确定，对应测试流程如下：

1、串口：ZYNQ芯片对待测芯片的串口进行收发测试：通过不同波特率、数据位、停止位和校验方式，检验待测芯片的串口功能是否正常。比如，针对115200bps波特率、8位数据位、1位停止位和偶校验，连续进行若干次循环测试，如果每次都测试通过(收发的数据一致)，则认为待测芯片的串口功能测试通过；

2、中断功能：ZYNQ芯片输出各类中断信号(高电平、低电平、上升沿和下降沿)到待测芯片的中断引脚上，待测芯片收到中断信号后反馈相应的输出给ZYNQ芯片，ZYNQ芯片采集后判断待测芯片是否已正确相响应中断信号；

3、复位功能：在待测芯片运行程序时，ZYNQ芯片随机发出复位信号到待测芯片的复位引脚上，并判断待测芯片能否完成复位且能继续运行程序；

4、GPIO功能：待测芯片配置一组GPIO引脚为输入模式，另一组为输出模式，并透传输入GPIO引脚上的信号到输出GPIO引脚上。ZYNQ芯片输出测试信号到待测芯片的GPIO输入引脚上，并采集待测芯片GPIO输出引脚上的反馈信号，如果采集到的信号与ZYNQ芯片输出的测试信号一致，则认为GPIO输入输出功能正常；

5、Flash存储功能：ZYNQ芯片通过串口将测试pattern发送给待测芯片，待测芯片将测试pattern写入Flash中并回读，然后将回读的数据通过串口反馈到ZYNQ芯片；ZYNQ芯片对比原始测试pattern，连续循环若干次，如果每次收发的数据均一致，则认为待测芯片的Flash存储功能测试通过。

当上述功能全部正常时，说明实装测试通过。当对同一芯片进行两次模式切换都检测通过时，确定芯片测试正常。

综上所述，本系统利用上位机、ZYNQ主控芯片、程控电源和实装测试板等组成的测试系统替代了传统的ATE测试板和实装测试板，同时集成了ATE测试板和实装测试板的功能，通过两条总线分别作为DFT模式和实装模式下进行测试和数据交互的线路，利用上位机下发指令任意控制系统的测试模式，所以测试过程无需重复装载，减少了测试周期，大大提高了测试效率。

以上对本发明的较佳实施例进行了描述；需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容；因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (7)

1.一种芯片测试系统，其特征在于，所述系统包括上位机、程控电源、实装测试板、装载在实装测试板上的ZYNQ主控芯片、待测芯片、电源芯片模块、和通信串口模块；

所述ZYNQ主控芯片和所述待测芯片之间通过第一总线和第二总线相互连接，所述ZYNQ主控芯片通过所述通信串口模块与所述上位机通信连接；所述电源芯片模块通过所述程控电源与所述上位机连接，且所述电源芯片模块分别连接所述ZYNQ主控芯片和所述待测芯片，用于系统供电；

所述上位机用于通过所述通信串口模块向所述ZYNQ主控芯片发送DFT指令或实装指令，控制系统进入扫描链DFT模式或实装模式，并对所述待测芯片进行测试；在DFT模式下，所述ZYNQ主控芯片通过其中的PL/FPGA的并行功能，并行发起对所述待测芯片中若干电路进行扫描；在实装功能模式下，所述ZYNQ主控芯片通过在其中的PS/ARM和所述待测芯片中运行实装功能测试程序，对所述待测芯片进行实装功能测试；所述第一总线用于DFT 模式下数据交互，所述第二总线用于实装模式下数据交互。

2.根据权利要求1所述的芯片测试系统，其特征在于，实装测试板上还板载有DDR内存、第一flash闪存、第二flash闪存，以及两个复位电路模块；

所述DDR内存和所述第一flash闪存分别和所述ZYNQ主控芯片连接，所述第二flash闪存和所述待测芯片，且所述待测芯片和所述ZYNQ主控芯片分别连接有复位电路模块，用于芯片的初始化；

其中，所述第一flash闪存中存储有DFT模式和实装模式的程序，所述第二flash闪存中存储有实装模式下所述待测芯片需要运行的程序。

3.根据权利要求2所述的芯片测试系统，其特征在于，所述ZYNQ主控芯片还连接有第一JTAG接口，所述待测芯片还连接有第二JTAG接口，分别用于向各自芯片烧录测试程序到对应的flash闪存中。

4.根据权利要求1所述的芯片测试系统，其特征在于，所述电源芯片模块上还连接有限流与过压保护模块，所述程控电源与所述电源芯片模块基于GPIB接口连接。

5.根据权利要求2所述的芯片测试系统，其特征在于，当系统进入DFT模式时，所述ZYNQ主控芯片通过读取所述第一flash闪存中的DFT扫描链程序，将其搬运到与其相连的所述DDR内存中运行，并通过所述第一总线对所述待测芯片进行DFT扫描；

所述ZYNQ主控芯片施加各功能模块下测试激励信号到所述待测芯片的输出引脚上，以及接收所述待测芯片输出的反馈信号；

所述ZYNQ主控芯片收集并比对所述测试激励信号和反馈信号，统计错误次数和错误率，并上报统计结果到所述上位机进行数据处理和显示测试数据。

6.根据权利要求2所述的芯片测试系统，其特征在于，当系统进入实装模式时，所述ZYNQ主控芯片通过读取所述第一flash闪存中的实装测试程序，将其搬运到与其相连的所述DDR内存中运行，并通过所述第二总线控制所述待测芯片运行实装测试程序；

所述ZYNQ主控芯片与所述待测芯片进行功能交互，测试所述待测芯片在各项功能是否正常；

所述ZYNQ主控芯片将各项功能的测试结果上报所述上位机进行显示和数据处理。

7.根据权利要求5或6所述的芯片测试系统，其特征在于，当所述上位机向所述ZYNQ主控芯片发送DFT指令或实装指令后，通过限流与过压保护模块检测和显示系统电压和电流；当系统电压或电流超过正常值时，关闭所述程控电源，并结束测试。