CN108108277A - 一种pcie发送端码型测试系统及测试方法 - Google Patents

一种pcie发送端码型测试系统及测试方法 Download PDF

Info

Publication number
CN108108277A
CN108108277A CN201711377501.1A CN201711377501A CN108108277A CN 108108277 A CN108108277 A CN 108108277A CN 201711377501 A CN201711377501 A CN 201711377501A CN 108108277 A CN108108277 A CN 108108277A
Authority
CN
China
Prior art keywords
pcie
pattern
tested
test
bus interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711377501.1A
Other languages
English (en)
Inventor
廖祺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201711377501.1A priority Critical patent/CN108108277A/zh
Publication of CN108108277A publication Critical patent/CN108108277A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种PCIE发送端码型测试系统，用来对同一条PCIE测试链路进行多种码型测试，包括待测试PCIE总线接口和程控示波器，所述待测试PCIE总线接口的发送端与程控示波器的输入端连接进行信号量测；所述待测试PCIE总线接口的接收端与程控示波器的输出端连接进行码型切换。本发明利用示波器本身具有的信号输出功能，替代传统的触发电路模块的方法，通过程控示波器输出端口产生规定的触发信号即可实现PCIE发送端码型的切换。其可应用于所有PCIE发送端测试场景，这样既减少了触发电路模块的设计成本，同时也减少了研发工程师在测试的时候的操作步骤和操作时间。

Description

一种PCIE发送端码型测试系统及测试方法
技术领域
本发明涉及信号完整性验证技术领域，尤其是一种PCIE发送端码型测试系统及测试方法。
背景技术
在服务器主板研发过程中，经常会遇到PCIE发送端码型测试。对于同一条PCIE发送端链路，需要测试多个不同的码型，以往都是采用专门的触发电路进行码型切换，需要研发部门设计或专门购买触发电路模块。由于PCIE设计上有多种不同的接口，例如：标准PCIE插槽，M.2插槽，NVMe插槽，以及各种自主研发的非标准插槽。因此，在触发电路设计上存在一定的难度，并且重复工作太多。
发明内容
本发明的目的是提供一种PCIE发送端码型测试系统及测试方法，减少了触发电路模块的设计成本，同时也减少了研发工程师在测试的时候的操作步骤和操作时间。
为实现上述目的，本发明采用下述技术方案：
一种PCIE发送端码型测试系统，用来对同一条PCIE测试链路进行多种码型测试，包括待测试PCIE总线接口和程控示波器，所述待测试PCIE总线接口的发送端与程控示波器的输入端连接进行信号量测；所述待测试PCIE总线接口的接收端与程控示波器的输出端连接进行码型切换。
进一步地，所述待测试PCIE总线接口包括标准PCIE插槽，M.2插槽，NVME插槽，以及自主研发的非标准插槽。
进一步地，所述待测试PCIE总线接口的发送端与接收端分别与测试夹具连接，测试夹具与程控示波器的输入端和输出端连接。
一种PCIE发送端码型测试方法，包括以下步骤：
控制系统向程控示波器发送控制指令产生码型切换触发信号；
程控示波器的输出端口产生码型切换触发信号到待测试PCIE总线接口。
进一步地，所述程控示波器的输出端产生码型切换触发信号触发信号到待测试PCIE总线接口，具体包括，程控示波器的输出端向待测试PCIE接收端发送一个频率为100MHz，持续时间为1ms的时钟信号，每发送一个这样的波形，PCIE发送端即会切换到下一个测试码型。
进一步地，所述程控示波器的输出端口产生码型切换触发信号到待测试PCIE总线接口步骤之后，还包括：控制系统向程控示波器发送控制指令，停止码型切换触发信号输出。
发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
本发明利用示波器本身具有的信号输出功能，替代传统的触发电路模块的方法，通过程控示波器输出端口产生规定的触发信号即可实现PCIE发送端码型的切换。其可应用于所有PCIE发送端测试场景，这样既减少了触发电路模块的设计成本，同时也减少了研发工程师在测试的时候的操作步骤和操作时间。
附图说明
图1是现有技术中通过触发电路模块实现PCIE码型切换结构示意图；
图2是本发明通过程控示波器输出实现PCIE码型切换结构示意图；
图3是本发明测试方法流程图。
具体实施方式
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
PCIE(Peripheral Component Interconnect Express，外部设备互连总线)是由Intel提出的一种I/O(输入/输出)接口标准。其在物理结构上，包含发送端和接收端，本发明所述测试即为PCIE接口的发送端测试内容。
如图1所示，触发电路模块的输出端通过测试夹具与待测试PCIE系统的接收端连接，触发控制电路进行码型切换信号的产生，控制待测试PCIE系统的发送端码型测试。待测试PCIE系统的发送端经待测试夹具与程控示波器连接，进行测试信号的量测。
如图2所示，一种PCIE发送端码型测试系统，用来对同一条PCIE测试链路进行多种码型测试，包括待测试PCIE总线接口和程控示波器，所述待测试PCIE总线接口的发送端与程控示波器的输入端连接进行信号量测；所述待测试PCIE总线接口的接收端与程控示波器的输出端连接进行码型切换。待测试PCIE总线接口的发送端与接收端分别与测试夹具连接，测试夹具与程控示波器的输入端和输出端连接。
待测试PCIE总线接口包括标准PCIE插槽，M.2插槽，NVME插槽，以及自主研发的非标准插槽。示波器是一种用途十分广泛的电子测量仪器。
如图3所示，一种PCIE发送端码型测试方法，包括以下步骤：
S1控制系统向程控示波器发送SCPI控制指令产生码型切换触发信号；
S2程控示波器的输出端口产生码型切换触发信号到待测试PCIE总线接口；
S3、控制系统向程控示波器发送SCPI控制指令，停止码型切换触发信号输出。
其中，SCPI(Standard Commands forProgrammable Instruments，程控仪器(可编程仪器)标准命令集)。它是一种建立在现有标准IEEE488.1和IEEE 488.2基础上，并遵循了IEEE754标准中浮点运算规则、ISO646信息交换7位编码符号等多种标准的标准化仪器编程语言。本发明便是采用了程控的方式，向示波器推送SCPI指令，控制示波器输出端口产生规定的触发信号。示波器包含一个输出端口，需要人为控制该输出端口的输出模式，实现不同输出功能。
步骤S2中，程控示波器的输出端产生码型切换触发信号触发信号到待测试PCIE总线接口，具体包括，程控示波器的输出端向待测试PCIE接收端发送一个频率为100MHz，持续时间为1ms的时钟信号，每发送一个这样的波形，PCIE发送端即会切换到下一个测试码型。
上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制，所属领域技术人员应该明白，在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。

Claims (6)

1.一种PCIE发送端码型测试系统，用来对同一条PCIE测试链路进行多种码型测试，其特征是，包括待测试PCIE总线接口和程控示波器，所述待测试PCIE总线接口的发送端与程控示波器的输入端连接进行信号量测；所述待测试PCIE总线接口的接收端与程控示波器的输出端连接进行码型切换。
2.如权利要求1所述的一种PCIE发送端码型测试系统，其特征是，所述待测试PCIE总线接口包括标准PCIE插槽，M.2插槽，NVME插槽，以及自主研发的非标准插槽。
3.如权利要求1所述的一种PCIE发送端码型测试系统，其特征是，所述待测试PCIE总线接口的发送端与接收端分别与测试夹具连接，测试夹具与程控示波器的输入端和输出端连接。
4.一种PCIE发送端码型测试方法，其特征是，包括以下步骤：
控制系统向程控示波器发送控制指令产生码型切换触发信号；
程控示波器的输出端口产生码型切换触发信号到待测试PCIE总线接口。
5.如权利要求4所述的一种PCIE发送端码型测试方法，其特征是，所述程控示波器的输出端产生码型切换触发信号触发信号到待测试PCIE总线接口，具体包括，程控示波器的输出端向待测试PCIE接收端发送一个频率为100MHz，持续时间为1ms的时钟信号，每发送一个这样的波形，PCIE发送端即会切换到下一个测试码型。
6.如权利要求4所述的一种PCIE发送端码型测试方法，其特征是，所述程控示波器的输出端口产生码型切换触发信号到待测试PCIE总线接口步骤之后，还包括：控制系统向程控示波器发送控制指令，停止码型切换触发信号输出。
CN201711377501.1A 2017-12-19 2017-12-19 一种pcie发送端码型测试系统及测试方法 Pending CN108108277A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711377501.1A CN108108277A (zh) 2017-12-19 2017-12-19 一种pcie发送端码型测试系统及测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711377501.1A CN108108277A (zh) 2017-12-19 2017-12-19 一种pcie发送端码型测试系统及测试方法

Publications (1)

Publication Number Publication Date
CN108108277A true CN108108277A (zh) 2018-06-01

Family

ID=62210389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711377501.1A Pending CN108108277A (zh) 2017-12-19 2017-12-19 一种pcie发送端码型测试系统及测试方法

Country Status (1)

Country Link
CN (1) CN108108277A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111367730A (zh) * 2020-02-20 2020-07-03 浪潮商用机器有限公司 一种usb接口测试系统及其码型切换装置
CN113190387A (zh) * 2021-04-13 2021-07-30 山东英信计算机技术有限公司 一种补偿码型切换方法及触发设备
CN113295946A (zh) * 2021-05-11 2021-08-24 深圳市精泰达科技有限公司 PCIe测试治具码型自动切换方法及其装置
CN114006631A (zh) * 2021-09-17 2022-02-01 苏州浪潮智能科技有限公司 一种基于码型信号验证的线缆测试装置及方法
CN114637637A (zh) * 2022-03-25 2022-06-17 苏州浪潮智能科技有限公司 一种高效的pcie发送端眼图测试装置及控制方法
US11836059B1 (en) 2020-12-14 2023-12-05 Sanblaze Technology, Inc. System and method for testing non-volatile memory express storage devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105391603A (zh) * 2015-12-17 2016-03-09 迈普通信技术股份有限公司 一种测试万兆电信号的系统及方法
CN105588993A (zh) * 2015-08-18 2016-05-18 杭州华三通信技术有限公司 一种信号测试方法、被测设备和信号测试系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105588993A (zh) * 2015-08-18 2016-05-18 杭州华三通信技术有限公司 一种信号测试方法、被测设备和信号测试系统
CN105391603A (zh) * 2015-12-17 2016-03-09 迈普通信技术股份有限公司 一种测试万兆电信号的系统及方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
孙灯亮: "PCIe 3.0Tx信号品质一致性测试方法和步骤", 《新浪博客》 *
张昌骏: "USB3.0的物理层测试简介与难点分析", 《国外电子测量技术》 *
胡冰: ".PCI-E 3.0简介及信号和协议测试方法", 《中国集成电路》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111367730A (zh) * 2020-02-20 2020-07-03 浪潮商用机器有限公司 一种usb接口测试系统及其码型切换装置
US11836059B1 (en) 2020-12-14 2023-12-05 Sanblaze Technology, Inc. System and method for testing non-volatile memory express storage devices
CN113190387A (zh) * 2021-04-13 2021-07-30 山东英信计算机技术有限公司 一种补偿码型切换方法及触发设备
CN113295946A (zh) * 2021-05-11 2021-08-24 深圳市精泰达科技有限公司 PCIe测试治具码型自动切换方法及其装置
CN114006631A (zh) * 2021-09-17 2022-02-01 苏州浪潮智能科技有限公司 一种基于码型信号验证的线缆测试装置及方法
CN114637637A (zh) * 2022-03-25 2022-06-17 苏州浪潮智能科技有限公司 一种高效的pcie发送端眼图测试装置及控制方法
CN114637637B (zh) * 2022-03-25 2024-06-28 苏州浪潮智能科技有限公司 一种高效的pcie发送端眼图测试装置及控制方法

Similar Documents

Publication Publication Date Title
CN108108277A (zh) 一种pcie发送端码型测试系统及测试方法
CN112165415B (zh) 1553b总线控制设备、控制系统及控制方法
CN103837824B (zh) 数字集成电路自动测试系统
CN106444712B (zh) 一种can/lin网络干扰自动化测试系统
CN109143033B (zh) 一种整星接口自动化测试系统
KR20070074558A (ko) 표준 재구성가능한 로직 디바이스를 사용한 집적 회로 또는전기적 모듈의 저비용 테스트
CN202794491U (zh) 测试设备自动校准仪及校准系统
CN102158277A (zh) 一种光模块收发一体自动化测试系统
CN112702240B (zh) 一种地面电子单元的测试系统和方法
CN104978265A (zh) Pcba测试方法及系统
CN110161331B (zh) 一种用于一二次融合成套设备的检测平台及控制方法
CN102749604A (zh) 测试设备自动校准仪、校准系统及校准方法
CN106933711A (zh) 一种PCIe3．0 Tx信号自动测量方法
CN110609183A (zh) 一种基于ivi技术的识别模块及整机的自动测试系统
CN200997633Y (zh) 基于图形化测试平台的自动测试系统
CN108594015A (zh) 线缆静态阻抗自动测试仪及测试方法
CN101980039A (zh) 一种用于无线电计量测试的示波器触发校准装置
CN110658439A (zh) 一种保护电路的测试方法及系统
EP3032270A1 (en) Method and system for performing electrical tests to complex devices
US10746784B2 (en) System level health monitoring in test systems
CN211123056U (zh) 一种航电测试系统
CN208110030U (zh) 一种电表通信模块的通信测试板
CN206282263U (zh) 一种基于cpci总线的双系统调试底板
CN108075948A (zh) 一种车载网络管理一致性测试装置及其方法
CN203722646U (zh) 甚高频收发机的测试系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180601

RJ01 Rejection of invention patent application after publication