CN1159723C - 一种串行存储器 - Google Patents
一种串行存储器 Download PDFInfo
- Publication number
- CN1159723C CN1159723C CNB001197916A CN00119791A CN1159723C CN 1159723 C CN1159723 C CN 1159723C CN B001197916 A CNB001197916 A CN B001197916A CN 00119791 A CN00119791 A CN 00119791A CN 1159723 C CN1159723 C CN 1159723C
- Authority
- CN
- China
- Prior art keywords
- address
- chip
- code
- command code
- input end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Storage Device Security (AREA)
- Read Only Memory (AREA)
Abstract
本发明涉及一种串行存储器。传统串行存储器都包含片选端，因此，外围电路较复杂。本发明提供的串行存储器包括：存储单元；片选单元；控制逻辑；地址码比较器，与控制逻辑相连，用于接收所述命令码中的芯片地址码，该地址码比较器还具有与命令码中的芯片地址码位数相等的地址输入端，地址码比较器把命令码中的芯片地址码与通过地址输入端输入的地址进行比较，如果两者一致，则输出片选信号给所述片选单元。
Description
本发明涉及存储器芯片，尤其涉及一种串行存储器。
现有的串行闪烁存储器芯片使用时的连接方式如图1所示，微控制单元MCU在操作串行存储器FM时，先拉低片选信号CS，选中该存储器FM后，再通过SPI总线的时钟信号SCK、输入信号SI和输出信号SO来读写存储器。其命令码格式如下：
| 操作 | 命令码 | 页面地址 | 页面内地址 |
| 读缓冲区1 | 01100100xxxx | PA10-PA0 | BA8-BA0 |
| 写缓冲器1 | 10000100xxxx | PA10-PA0 | BA8-BA0 |
| 读状态寄存器 | 01010111 | ||
| …… | …… | …… | …… |
上表中，x是不关心位，即可以使用任意值。
如果要用多片并联的方式使用更大的存储容量，一般只能通过线选方式或地址译码器来选中不同的存储器芯片，其结构如图2所示。从图2可以看出，微控制单元MCU要另外增加与并联的存储芯片数量相等的片选输出信号来操作存储器。即使使用译码方式，也只能相应送减少一些片选信号，而且要在MCU中增加一个译码电路，造成电路复杂。
因此，本发明的目的在于提供一种无需输入另外的片选信号而通过命令码即可选中的串行闪烁存储器，使用这种存储器可以方便地扩展存储量。
根据上述目的，本发明的串行存储器包括：
存储单元，用于存储数据；
片选单元，用于根据片选信号选中本存储芯片进行操作；
控制逻辑，用于根据输入的命令码，对存储器进行操作；
地址码比较器，与所述控制逻辑相连，用于接收所述命令码中的芯片地址码，该地址码比较器还具有与所述命令码中的芯片地址码位数相等的地址输入端，所述地址码比较器把所述命令码中的芯片地址码与所述通过地址输入端输入的地址进行比较，如果两者一致，则输出片选信号给所述片选单元。
如上所述，由于将传统的片选信号用芯片地址码来代替，并且，该芯片地址码包含在原来的命令码中，因此，微控制单元无需要另外输出片选信号，从而大大地方便了存储量的扩展。
下面结合附图详细描述本发明。附图中：
图1和图2示出了传统串行存储器的连接方式；
图3是本发明的串行存储器的结构框图；
图4是本发明的串行存储器的连接方式。
如图3所示，本发明的串行存储器实际是在传统的包含：存储单元MU、片选单元CU和控制逻辑CL的串行存储器基础上，增加了一个地址码比较器ACC。控制逻辑CL接收微控制单元MCU(图3中未示出)输入的命令码来操作存储器，这些操作可以包括写存储器、读存储器等。
地址码比较器ACC具有四个地址输入端ID0-ID3，该四个地址输入端ID0-ID3用于确定该存储器芯片在并联连接时的地址(后面将作详细解释)。如在已有技术的描述中所提到的，由于现有的命令码的最后四位是不关心位，即可以是任意值，因此，本发明充分利用了这四个不关心位，用作芯片地址码。地址码比较器ACC把命令码中的芯片地址码与通过地址输入端输入的地址进行比较，如果两者一致，则地址码比较器ACC输出片选信号给片选单元CU，表示微控制单元MCU所选的操作芯片就是该存储器芯片，微控制单元MCU要对该芯片进行操作。片选单元CU在接收到地址码比较器ACC输出的信号后，相当于原来从微控制单元MCU接收到片选信号一样，允许本存储器芯片接收命令码，进行存储操作。
图4示出了利用多个本发明的串行存储器的连接方式。从图4中可以看出，微控制单元MCU只需要三个控制信号即可。在每块串行存储器ME1、ME2、ME3、ME4的地址输入端ID0-ID3中，分别输入不同的电平，即可确定该芯片的地址码。例如，串行存储器ME1的ID0-ID3输入的电平为0000，则表示该芯片的地址为0000；串行存储器ME2的ID0-ID3输入的电平为0001，则表示该芯片的地址为0001，以此类推。当微控制单元MCU输入的命令码的后四位与某ID0-ID3的电平一致时，只表示该芯片被选中操作。例如，如果微控制单元MCU要对存储器芯片ME2进行操作，则微控制单元MCU输出的命令码中的后四位定为0001即可。从图中可以看出，通过这种连接可以方便地扩展存储容量，而其结构以及布线则较图2的传统连接方式简单。
上面是以利用原来命令码中的不关心位来作为芯片地址码为例来说明。但是应当理解，这只是一个较佳的实施例，本发明并不限于此。本发明也可以在命令码中增加该芯片地址码，该地址码的长度可以根据需要变化，相应地，串行存储器FM的地址输入端数量也要变化，与地址码的长度一致。对于四位长度来说，其可以识别的地址为16个，因此，在使用中可以并联连接16片存储器芯片。地址码长度越长，可以识别的地址数也越多。
Claims (2)
1、一种串行存储器，包括：
存储单元，用于存储数据；
片选单元，用于根据片选信号选中本存储芯片进行操作；
控制逻辑，用于根据输入的命令码，对存储器进行操作；
其特征在于，还包括：
芯片地址码比较器，与所述控制逻辑相连，用于接收所述命令码中的芯片地址码，该地址码比较器还具有与所述命令码中的芯片地址码位数相等的地址输入端，所述地址码比较器把所述命令码中的芯片地址码与所述通过地址输入端输入的地址进行比较，如果两者一致，则输出片选信号给所述片选单元。
2、如权利要求1所述的串行存储器，其特征在于，所述命令码中的最后四位为芯片地址码，所述地址码比较器的地址码输入端为四个。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB001197916A CN1159723C (zh) | 2000-08-29 | 2000-08-29 | 一种串行存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB001197916A CN1159723C (zh) | 2000-08-29 | 2000-08-29 | 一种串行存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1340822A CN1340822A (zh) | 2002-03-20 |
| CN1159723C true CN1159723C (zh) | 2004-07-28 |
Family
ID=4588027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB001197916A Expired - Fee Related CN1159723C (zh) | 2000-08-29 | 2000-08-29 | 一种串行存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1159723C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7376020B2 (en) * | 2005-12-13 | 2008-05-20 | Microchip Technology Incorporated | Memory using a single-node data, address and control bus |
| CN107832249B (zh) * | 2017-10-29 | 2020-07-03 | 北京联合大学 | 三线实现和带有spi接口外设进行通讯的系统及方法 |
| CN117621665B (zh) * | 2023-12-01 | 2024-07-19 | 珠海趣印科技有限公司 | 一种单mcu通讯的芯片校验方法、耗材芯片和可读存储介质 |
-
2000
- 2000-08-29 CN CNB001197916A patent/CN1159723C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1340822A (zh) | 2002-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100520734C (zh) | 闪存的控制装置与方法 | |
| CN1026925C (zh) | 直接或交叉存储器存取用的存储器控制器 | |
| US5627786A (en) | Parallel processing redundancy scheme for faster access times and lower die area | |
| CN102349111B (zh) | 串行非易失性存储器的增强的可寻址性 | |
| CN102043729B (zh) | 动态随机访问存储器的内存管理方法及系统 | |
| JPH0715665B2 (ja) | パーソナルコンピユータ | |
| JP2903064B2 (ja) | 分布データライン上に負荷を配置したメモリ及びその負荷配置方法 | |
| CN115904254A (zh) | 一种硬盘控制系统、方法及相关组件 | |
| CN1159723C (zh) | 一种串行存储器 | |
| CN111208950A (zh) | 一种基于单片机的提升norflash使用周期的方法 | |
| CN101477494B (zh) | 一种写入数据的方法和存储系统 | |
| CN101719101B (zh) | 存储器的数据读写方法和装置 | |
| US11755211B2 (en) | Overhead reduction in data transfer protocol for NAND memory | |
| CN101673212A (zh) | 软件加载方法和装置 | |
| CN104731710A (zh) | 存储器管理方法、存储器控制电路单元与存储器储存装置 | |
| CN102930898A (zh) | 一种构建多端口异步存储模块的方法 | |
| CN102541745A (zh) | 微控制器数据存储器的寻址方法和微控制器 | |
| CN117827725B (zh) | 一种基于fpga的emc接口扩展模块、系统及方法 | |
| CN104881373B (zh) | 一种扩展存储器访问空间的方法 | |
| CN117194281B (zh) | 一种用于asic中不定长数据的非对称存取方法 | |
| CN211698930U (zh) | 一种嵌入式数据存储设备 | |
| CN112542195B (zh) | 减小非易失性闪存芯片面积的电路及非易失性闪存芯片 | |
| US6499089B1 (en) | Method, architecture and circuitry for independently configuring a multiple array memory device | |
| CN113096713B (zh) | 存储器管理方法、存储器控制电路单元与存储器存储装置 | |
| CN113241106B (zh) | 行解码结构及存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040728 Termination date: 20100829 |