CN211698930U - 一种嵌入式数据存储设备 - Google Patents
一种嵌入式数据存储设备 Download PDFInfo
- Publication number
- CN211698930U CN211698930U CN202020271834.7U CN202020271834U CN211698930U CN 211698930 U CN211698930 U CN 211698930U CN 202020271834 U CN202020271834 U CN 202020271834U CN 211698930 U CN211698930 U CN 211698930U
- Authority
- CN
- China
- Prior art keywords
- data
- memories
- processor
- memory
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013500 data storage Methods 0.000 title claims abstract description 28
- 230000015654 memory Effects 0.000 claims abstract description 58
- 230000003993 interaction Effects 0.000 claims abstract description 9
- 230000006872 improvement Effects 0.000 abstract description 2
- 235000019800 disodium phosphate Nutrition 0.000 description 10
- 235000015429 Mirabilis expansa Nutrition 0.000 description 3
- 244000294411 Mirabilis expansa Species 0.000 description 3
- 235000013536 miso Nutrition 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Microcomputers (AREA)
Abstract
一种嵌入式数据存储设备，包括：多个存储器，用于存储数据，每个存储器皆具有数据端和使能端；处理器，其具有用于输出片选信号的片选端、用于数据交互的数据端，其数据端与多个存储器的数据端同时连接；数据译码器，其输入端与处理器的片选端连接，其具有分别与多个存储器的使能端一一对应连接的多个输出端，数据译码器用于将片选信号转换为使能信号并输出。本实用新型通过将传统的单存储器结构改变为多存储器结构，可以有效的提高嵌入式数据存储设备的内存容量。同时，通过处理器200和数据译码器300的组合使用，可以实现对多个存储器100的片选操作，进而实现对每一个存储器100的单独控制。
Description
技术领域
本实用新型属于数据存储领域，具体涉及一种嵌入式数据存储设备。
背景技术
SD卡作为一种基于NAND Flash的通用存储产品，具有数据存储速度快、工作稳定、存储密度高的特点，是目前嵌入式固态存储领域通用的存储介质之一。嵌入式数据存储器设备一般采用处理器主控存储介质的架构，其中处理器控制SD卡的方式是目前常用的嵌入式数据存储方式之一，广泛应用于机载、车载等应用场景。
但是随着很多应用场景中存储容量需求的急速增加，对嵌入式数据存储设备的容量提出了更高的要求。目前主要以提高单个存储器的容量为主，但这与存储介质的生产工艺和行业的水平相关，且存储器成本也会有较大的增加。
实用新型内容
本实用新型旨在至少解决现有技术中存在的技术问题之一。为此，本实用新型提出一种嵌入式数据存储设备，所述嵌入式数据存储设备结构简单，有效的提高了容量并控制了成本。
根据本实用新型实施例的嵌入式数据存储设备，包括：多个存储器，用于存储数据，每个所述存储器皆具有数据端和使能端；处理器，其具有用于输出片选信号的片选端、用于数据交互的数据端，其数据端与所述多个存储器的数据端同时连接；数据译码器，其输入端与所述处理器的片选端连接，其具有分别与所述多个存储器的使能端一一对应连接的多个输出端，所述数据译码器用于将片选信号转换为使能信号并输出。
根据本实用新型实施例的嵌入式数据存储设备，至少具有如下技术效果：通过将传统的单存储器结构改变为多存储器结构，可以有效的提高嵌入式数据存储设备的容量。同时，通过处理器和数据译码器的组合使用，可以实现对多个存储器的片选操作，进而实现对每一个存储器的单独控制。
根据本实用新型的一些实施例，所述多个存储器皆采用SD卡。
根据本实用新型的一些实施例，所述存储器有4个。
根据本实用新型的一些实施例，所述数据译码器采用2线-4线数据译码器。
根据本实用新型的一些实施例，所述2线-4线数据译码器采用TI公司的SN74LVC139A。
根据本实用新型的一些实施例，所述处理器采用DSP。
根据本实用新型的一些实施例，所述DSP采用TI公司的TMS320C6678或TMS320C6674。
本实用新型的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。
附图说明
本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是本实用新型实施例的原理简图。
附图标记：
存储器100、
处理器200、
数据译码器300。
具体实施方式
下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能理解为对本实用新型的限制。
在本实用新型的描述中，如果有描述到第一、第二、第三、第四等等只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本实用新型的描述中，除非另有明确的限定，设置、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本实用新型中的具体含义。
下面参考图1描述根据本实用新型实施例的嵌入式数据存储设备。
根据本实用新型实施例的嵌入式数据存储设备，包括：多个存储器100、处理器200、数据译码器300。多个存储器100，用于存储数据，每个存储器100皆具有数据端和使能端；处理器200，其具有用于输出片选信号的片选端、用于数据交互的数据端，其数据端与多个存储器100的数据端同时连接；数据译码器300，其输入端与处理器200的片选端连接，其具有分别与多个存储器100的使能端一一对应连接的多个输出端，数据译码器300用于将片选信号转换为使能信号并输出。
参考图1，每个存储器100皆与处理器200连接，处理器200可以与每个存储器100进行数据交互。数据译码器300主要是将片选信号转换为使能信号，处理器200通过数据译码器300可以实现对多个存储器100的控制，只有被使能信号选中的存储器100才能与处理器200进行数据交互。下面参考图1对工作过程进行简单的介绍。当需要对一个存储器100进行数据读写操作时，处理器200会发出相应的片选信号，片选信号通过数据译码器300转换为使能信号，使能信号将需要操作的一个存储器100使能，从而实现这一存储器100与处理器200的数据交互，而其他没有被使能信号使能的存储器100则无法与处理器200实现数据交互。此外需要说明，为了保证大多数应用场景的需求，数据译码器300的输入端通常会有多个输入接口，相应的，处理器200的片选端也会具备多个片选接口，处理器200的多个片选接口与数据译码器300多个输入接口一一对应连接。
根据本实用新型实施例的嵌入式数据存储设备，通过将传统的单存储器结构改变为多存储器结构，可以有效的提高嵌入式数据存储设备的内存容量。同时，通过处理器200和数据译码器300的组合使用，可以实现对多个存储器100的片选操作，进而实现对每一个存储器100的单独控制。
在本实用新型的一些实施例中，参考图1，多个存储器100皆采用SD卡。SD卡作为常用的存储介质可以适用众多的应用场景。通常SD卡具有用于数据交互的SCLK端口、MISO(OUT)端口、MOSI(IN)端口，用于使能的端口SS(CS)。
在本实用新型的一些实施例中，存储器100有4个。在实际使用时，4个存储器100的采用基本已经可以满足绝大多数使用者的需求。存储器100的数量也可以根据实际的需求进增减，在对存储器100数量进行增减时，必须要保证数据译码器300的片选端和使能端的接口数量满足存储器100的数量要求。参考图1，采用了4个SD卡作为存储器100，则配备了2线-4线数据译码器以满足处理器200能够实现对4个SD卡的控制。
在本实用新型的一些实施例中，数据译码器300采用2线-4线数据译码器。2线-4线数据译码器的采用主要是为了满足有4个以内的存储器100使用的需求。2线-4线数据译码器具备2个输入端口、4个输出端口，4个输出端口分别与4个SD卡的SS(CS)端口连接。关于2线-4线数据译码器的具体应用，参考图1进行简单的叙述，处理器200输出片选信号为“00”时，2线-4线数据译码器会输出使能信号使能SD1，片选信号为“01”会使能SD2，片选信号为“10”会使能SD3，片选信号为“11”会使能SD4。
在本实用新型的一些实施例中，2线-4线数据译码器采用TI公司的SN74LVC139A。SN74LVC139A是一种常用的2线-4线数据译码器。
在本实用新型的一些实施例中，处理器200采用DSP。DSP可以完成SD卡的读写操作、文件管理操作、以及片选操作。目前市场上大多数DSP均具有SPI接口，通过该接口可以连接SD卡。DSP通过SPI接口控制多个SD卡的数据读写，多个SD卡共用DSP的SPI接口。参考图1，DSP的SPI接口包括了SPICLK接口、SPISOM(IN)接口、SPISIM(OUT)接口，SPICLK接口与每个SD卡的SCLK端口连接，SPISOM(IN)接口与每个SD卡的MISO(OUT)端口连接，SPISIM(OUT)接口与每个SD卡的MISO(IN)端口连接；在SD卡不超过四个的情况下，DSP可以通过SPI接口中的2个片选接口SPICSO和SPICS1、以及2线-4线数据译码器实现对4个SD卡的控制，进而实现单独对任一SD卡进行数据读写。因此，采用这种架构的嵌入式数据存储设备可以实现SD卡的级联，提高存储的容量。处理器200也可以采用其它高性能的FPGA、单片机实现。
在本实用新型的一些实施例中，DSP采用TI公司的TMS320C6678或TMS320C6674。这两个型号的数据处理器200都具备了两个以上的片选接口，足以满足绝大多数的应用需求。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上述结合附图对本实用新型实施例作了详细说明，但是本实用新型不限于上述实施例，本领域的普通技术人员可以理解：在不脱离本实用新型的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由权利要求及其等同物限定。
Claims (7)
1.一种嵌入式数据存储设备，其特征在于，包括：
多个存储器(100)，用于存储数据，每个所述存储器(100)皆具有数据端和使能端；
处理器(200)，其具有用于输出片选信号的片选端、用于数据交互的数据端，其数据端与所述多个存储器(100)的数据端同时连接；
数据译码器(300)，其输入端与所述处理器(200)的片选端连接，其具有分别与所述多个存储器(100)的使能端一一对应连接的多个输出端，所述数据译码器(300)用于将片选信号转换为使能信号并输出。
2.根据权利要求1所述的嵌入式数据存储设备，其特征在于，所述多个存储器(100)皆采用SD卡。
3.根据权利要求1或2所述的嵌入式数据存储设备，其特征在于，所述存储器(100)有4个。
4.根据权利要求3所述的嵌入式数据存储设备，其特征在于，所述数据译码器(300)采用2线-4线数据译码器。
5.根据权利要求4所述的嵌入式数据存储设备，其特征在于，所述2线-4线数据译码器采用TI公司的SN74LVC139A。
6.根据权利要求1所述的嵌入式数据存储设备，其特征在于，所述处理器(200)采用DSP。
7.根据权利要求6所述的嵌入式数据存储设备，其特征在于，所述DSP采用T I公司的TMS320C6678或TMS320C6674。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020271834.7U CN211698930U (zh) | 2020-03-06 | 2020-03-06 | 一种嵌入式数据存储设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020271834.7U CN211698930U (zh) | 2020-03-06 | 2020-03-06 | 一种嵌入式数据存储设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211698930U true CN211698930U (zh) | 2020-10-16 |
Family
ID=72779190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202020271834.7U Active CN211698930U (zh) | 2020-03-06 | 2020-03-06 | 一种嵌入式数据存储设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211698930U (zh) |
-
2020
- 2020-03-06 CN CN202020271834.7U patent/CN211698930U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5226722B2 (ja) | 記憶装置 | |
| CN101308698B (zh) | 存储装置 | |
| CN103903644A (zh) | 具有用于将分立存储装置与系统相连接的桥接装置的复合存储器 | |
| JPH0887876A (ja) | Ｎａｎｄ形フラッシュメモリｉｃカード | |
| CN110069443B (zh) | 一种基于fpga控制的ufs存储阵列系统及数据传输方法 | |
| KR20080073544A (ko) | 메모리 카드 및 그것을 포함한 메모리 시스템 | |
| US20090300271A1 (en) | Storage system having multiple non-volatile memories, and controller and access method thereof | |
| JP2010198209A (ja) | 半導体記憶装置 | |
| US20140317339A1 (en) | Data access system, data accessing device, and data accessing controller | |
| CN106776387A (zh) | 硬盘通道扩展装置 | |
| KR20040107343A (ko) | 전송속도를 개선시킨 저장장치 | |
| CN211698930U (zh) | 一种嵌入式数据存储设备 | |
| CN104035897A (zh) | 一种存储控制器 | |
| US7447853B2 (en) | Data copy device | |
| CN101071624A (zh) | 一种带扩展输入/输出接口的存储器芯片 | |
| CN115904254B (zh) | 一种硬盘控制系统、方法及相关组件 | |
| TW201947403A (zh) | 資料儲存裝置及系統資訊的編程方法 | |
| CN208538119U (zh) | 基于机箱内部连接九个外部硬盘机柜的标准pcie卡 | |
| CN116149570A (zh) | 一种存储系统、存储系统的控制方法及相关组件 | |
| CN2821695Y (zh) | Usb双接口随身碟 | |
| JP2012043025A (ja) | 記憶装置 | |
| JP2012043024A (ja) | 記憶装置 | |
| CN101866695B (zh) | 一种NandflashU盘控制器读写Norflash存储器的方法 | |
| US10067677B2 (en) | Memory management method for configuring super physical units of rewritable non-volatile memory modules, memory control circuit unit and memory storage device | |
| US10909052B2 (en) | Memory system capable of transmitting data directly between memory devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |