CN117621665B - 一种单mcu通讯的芯片校验方法、耗材芯片和可读存储介质 - Google Patents

一种单mcu通讯的芯片校验方法、耗材芯片和可读存储介质 Download PDF

Info

Publication number
CN117621665B
CN117621665B CN202311643895.6A CN202311643895A CN117621665B CN 117621665 B CN117621665 B CN 117621665B CN 202311643895 A CN202311643895 A CN 202311643895A CN 117621665 B CN117621665 B CN 117621665B
Authority
CN
China
Prior art keywords
control unit
chip
address code
chip data
lowest bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311643895.6A
Other languages
English (en)
Other versions
CN117621665A (zh
Inventor
张晓徽
王晓伟
郭晋鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Quyin Technology Co ltd
Original Assignee
Zhuhai Quin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Quin Technology Co Ltd filed Critical Zhuhai Quin Technology Co Ltd
Priority to CN202311643895.6A priority Critical patent/CN117621665B/zh
Publication of CN117621665A publication Critical patent/CN117621665A/zh
Application granted granted Critical
Publication of CN117621665B publication Critical patent/CN117621665B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B41J2/17503—Ink cartridges
    • B41J2/17543—Cartridge presence detection or type identification
    • B41J2/17546—Cartridge presence detection or type identification electronically
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Storage Device Security (AREA)

Abstract

本发明提供一种单MCU通讯的芯片校验方法、耗材芯片和可读存储介质，包括：控制单元输出与两芯片数据的地址码的最低位，两芯片数据的地址码异或运算并得到异或地址码；如异或地址码的最低位为1，则控制单元输出为0的信号，否则控制单元输出与地址码的补码的最低位；在异或地址码的最低位为1时，将控制单元接收到的选择信号分别与第一地址码的最低位、第二地址码的最低位匹配；如选择信号与第一地址码的最低位匹配，则选中第一芯片数据，控制单元输出第一芯片数据；如选择信号与第二地址码的最低位匹配，则选中第二芯片数据，控制单元输出第二芯片数据。本案采用单个MCU仿真两颗芯片的通讯校验，可有效降低成本。

Description

一种单MCU通讯的芯片校验方法、耗材芯片和可读存储介质
技术领域
本发明涉及耗材芯片领域，尤其设计一种单MCU通讯的芯片校验方法、耗材芯片和可读存储介质。
背景技术
当前原装打印机耗材一般都有采用加密芯片来防止兼容耗材的使用，更有采用两颗单总线芯片加密的方式，而兼容耗材芯片一般只能采用两个低功耗的MCU仿真替代，参见图1。
因此现有方案中采用两颗MCU替代两颗芯片，其无法更进一步地降低成本。
发明内容
本发明的第一目的是提供一种单MCU通讯的芯片校验方法。
本发明的第二目的是提供一种存储有芯片校验方法的耗材芯片。
本发明的第三目的是提供一种存储有芯片校验方法的计算机可读存储介质。
为了实现本发明第一目的，本发明提供一种单MCU通讯的芯片校验方法，位于芯片线路板上的控制单元具有一个只读存储器，只读存储器存储有第一芯片数据和第二芯片数据；芯片校验方法包括：第一芯片数据的第一地址码和第二芯片数据的第二地址码与运算并得到与地址码，控制单元输出与地址码的最低位；第一地址码和第二地址码异或运算并得到异或地址码；如异或地址码的最低位为1，则控制单元输出为0的信号，否则控制单元输出与地址码的补码的最低位；在异或地址码的最低位为1时，将控制单元接收到的选择信号分别与第一地址码的最低位、第二地址码的最低位匹配；如选择信号与第一地址码的最低位匹配，则选中第一芯片数据，控制单元输出第一芯片数据；如选择信号与第二地址码的最低位匹配，则选中第二芯片数据，控制单元输出第二芯片数据。
更进一步的方案是，控制单元输出第一芯片数据的步骤包括：控制单元输出第一芯片数据；控制单元输出第一芯片数据的补码；控制单元经过读时隙。
更进一步的方案是，控制单元输出第二芯片数据的步骤包括：控制单元输出第二芯片数据；控制单元输出第二芯片数据的补码；控制单元经过读时隙。
更进一步的方案是，在异或地址码的最低位为0时，控制单元依次输出第一芯片数据和第二芯片数据。
为了实现本发明第二目的，本发明提供一种耗材芯片，包括芯片线路板和控制单元，控制单元位于芯片线路板上，控制单元具有一个只读存储器；控制单元用于执行只读存储器中存储的计算机程序时实现如上述方案的芯片校验方法的步骤。
为了实现本发明第三目的，本发明提供一种计算机可读存储介质，其上存储有计算机程序，计算机程序被控制单元执行时实现如上述方案的芯片校验方法的步骤。
由上述方案可见，通过采用单个控制模块来实现与主机之间的芯片校验方法步骤，具体将单个控制模块设置在芯片线路板上，且单个控制模块内的存储器存储有第一芯片数据和第二芯片数据，通过输出与地址码、异或地址码以及相对应的补码，从而实现一个控制单元模拟处理搜索两个芯片，利用第一地址码和第二地址码继而能够适配主机的验证读取需求，因此能够配合完成芯片校验。本案仅采用单个控制单元存储两个芯片数据，可有效降低成本。
附图说明
图1是现有技术中耗材芯片与主机的连接示意图。
图2是本发明耗材芯片实施例与主机的连接示意图。
图3是本发明芯片校验方法实施例的流程图。
以下结合附图及实施例对本发明作进一步说明。
具体实施方式
芯片校验方法实施例：
参照图2和图3，位于芯片线路板上的控制单元具有一个只读存储器，控制单元可采用微控制单元(MCU)，只读存储器存储有第一芯片数据和第二芯片数据，第一芯片数据和第二芯片数据是复制原装芯片的数据，并根据单总线协议，与主机交互通讯，主机为打印机。
采用该单MCU通讯的芯片校验方法包括，首先执行步骤S11，第一芯片数据ROM1的第一地址码和第二芯片数据ROM2的第二地址码与运算并得到与地址码AND12，控制单元输出与地址码AND12的最低位。
以如下的ROM1和ROM2示例说明：
ROM1：2D(00101101)，9D，B3，96，21，00，00，FA；
ROM2：14(00010100)，B3，B3，35，08，00，00，BC；
AND12：04(00000100)，91，B3，14，00，00，00，B8；
XOR12：39(00111001)，2E，00，A3，29，00，00，46；
因此在主机第一个读时隙，控制单元发送AND12的最低位(0)。
随后执行步骤S12，第一地址码和第二地址码异或运算并得到异或地址码XOR12，如异或地址码XOR12的最低位为1，则控制单元输出为0的信号，否则控制单元输出与地址码AND12的补码的最低位。
即在主机第二个读时隙，如果XOR12的位为1，则控制单元发送0，否则发送AND12的补码。
随后执行步骤S13，在异或地址码XOR12的最低位为1时，将控制单元接收到的选择信号分别与第一地址码的最低位、第二地址码的最低位匹配。即在主机第三个写时隙，如果控制单元接收到为0的选择信号时，其与ROM1地址码的最低位匹配，则主机选择了ROM1。如果控制单元接收到为1的选择信号时，其与ROM2地址码的最低位匹配，则主机选择了ROM2。
在选中了ROM2后，随后执行步骤S14，后续三个时隙为，控制单元输出第二芯片数据ROM2，控制单元输出第二芯片数据ROM2的补码，控制单元经过读时隙。
在选中了ROM1后，随后执行步骤S15，后续三个时隙为，控制单元输出第一芯片数据ROM1，控制单元输出第一芯片数据ROM1的补码，控制单元经过读时隙。
当ROM1和ROM2的地址码与上述示例不同时，从而在异或地址码XOR12的最低位为0时，则主机认为两个ROM都进行选中，继而控制单元依次输出第一芯片数据ROM1和第二芯片数据ROM2。
本案利用MCU作为从机处理搜索ROM1+ROM2的过程，并主机在接收到ROM的数据符合定则的算法校验关系后，认可芯片认证通过，继而主机与耗材正常通讯，并配合耗材的驱动实现打印。
耗材芯片实施例：
耗材芯片包括芯片线路板和控制单元，控制单元位于芯片线路板上，控制单元具有一个只读存储器，控制单元用于执行只读存储器中存储的计算机程序时实现如上述方案的芯片校验方法的步骤。
计算机可读存储介质实施例：
计算机可读存储介质，其上存储有计算机程序，计算机程序被控制单元执行时实现如上述方案的芯片校验方法的步骤。
另外，上述所称控制单元可以是中央处理单元(Central ProcessingUnit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital SignalProcessor，DSP)、专用集成电路(Application Specific IntegratedCircuit，ASIC)、现成可编程门阵列(Field－Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
所述存储器可用于存储所述计算机程序和/或模块，所述处理器通过运行或执行存储在所述存储器内的计算机程序和/或模块，以及调用存储在存储器内的数据，实现耗材芯片的各种功能。所述存储器可主要包括存储程序区和存储数据区。
所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read－Only Memory)、随机存取存储器(RAM，Random AccessMemory)、电载波信号、电信信号以及软件分发介质等。
由上可见，通过采用单个控制模块来实现与主机之间的芯片校验方法步骤，具体将单个控制模块设置在芯片线路板上，且单个控制模块内的存储器存储有第一芯片数据和第二芯片数据，通过输出与地址码、异或地址码以及相对应的补码，从而实现一个控制单元模拟处理搜索两个芯片，利用第一地址码和第二地址码继而能够适配主机的验证读取需求，因此能够配合完成芯片校验。

Claims (6)

1.一种单MCU通讯的芯片校验方法，位于芯片线路板上的控制单元具有一个只读存储器，其特征在于：
所述只读存储器存储有第一芯片数据和第二芯片数据；
所述芯片校验方法包括：
所述第一芯片数据的第一地址码和所述第二芯片数据的第二地址码与运算并得到与地址码，所述控制单元输出所述与地址码的最低位；
所述第一地址码和所述第二地址码异或运算并得到异或地址码；
如所述异或地址码的最低位为1，则所述控制单元输出为0的信号，否则所述控制单元输出所述与地址码的补码的最低位；
在所述异或地址码的最低位为1时，将所述控制单元接收到的选择信号分别与所述第一地址码的最低位、所述第二地址码的最低位匹配；
如所述选择信号与所述第一地址码的最低位匹配，则选中所述第一芯片数据，所述控制单元输出所述第一芯片数据；
如所述选择信号与所述第二地址码的最低位匹配，则选中所述第二芯片数据，所述控制单元输出所述第二芯片数据。
2.根据权利要求1所述的芯片校验方法，其特征在于：
所述控制单元输出所述第一芯片数据的步骤包括：
所述控制单元输出所述第一芯片数据；
所述控制单元输出所述第一芯片数据的补码；
所述控制单元经过读时隙。
3.根据权利要求1所述的芯片校验方法，其特征在于：
所述控制单元输出所述第二芯片数据的步骤包括：
所述控制单元输出所述第二芯片数据；
所述控制单元输出所述第二芯片数据的补码；
所述控制单元经过读时隙。
4.根据权利要求1至3任一项所述的芯片校验方法，其特征在于：
在所述异或地址码的最低位为0时，所述控制单元依次输出所述第一芯片数据和所述第二芯片数据。
5.耗材芯片，包括芯片线路板和控制单元，所述控制单元位于所述芯片线路板上，所述控制单元具有一个只读存储器；
其特征在于：
所述控制单元用于执行所述只读存储器中存储的计算机程序时实现如权利要求1至4任一项所述芯片校验方法的步骤。
6.计算机可读存储介质，其上存储有计算机程序，其特征在于：所述计算机程序被控制单元执行时实现如权利要求1至4任一项所述芯片校验方法的步骤。
CN202311643895.6A 2023-12-01 2023-12-01 一种单mcu通讯的芯片校验方法、耗材芯片和可读存储介质 Active CN117621665B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311643895.6A CN117621665B (zh) 2023-12-01 2023-12-01 一种单mcu通讯的芯片校验方法、耗材芯片和可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311643895.6A CN117621665B (zh) 2023-12-01 2023-12-01 一种单mcu通讯的芯片校验方法、耗材芯片和可读存储介质

Publications (2)

Publication Number Publication Date
CN117621665A CN117621665A (zh) 2024-03-01
CN117621665B true CN117621665B (zh) 2024-07-19

Family

ID=90023037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311643895.6A Active CN117621665B (zh) 2023-12-01 2023-12-01 一种单mcu通讯的芯片校验方法、耗材芯片和可读存储介质

Country Status (1)

Country Link
CN (1) CN117621665B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110920262A (zh) * 2019-12-13 2020-03-27 珠海艾派克微电子有限公司 一种耗材芯片及耗材合法性校验方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1159723C (zh) * 2000-08-29 2004-07-28 上海新茂半导体有限公司 一种串行存储器
JP2010257367A (ja) * 2009-04-28 2010-11-11 Sanyo Electric Co Ltd プログラムの更新システム、プログラム更新機能付き電子機器
CN106100784B (zh) * 2016-08-11 2018-09-25 广西师范大学 一种电域编解码的二维ocdma发送和接收方法及装置
CN115312110B (zh) * 2021-05-08 2026-06-30 瑞昱半导体股份有限公司 芯片验证系统及其验证方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110920262A (zh) * 2019-12-13 2020-03-27 珠海艾派克微电子有限公司 一种耗材芯片及耗材合法性校验方法

Also Published As

Publication number Publication date
CN117621665A (zh) 2024-03-01

Similar Documents

Publication Publication Date Title
CN109040341B (zh) 智能合约地址的生成方法、装置、计算机设备及可读存储介质
US9537653B2 (en) Encryption key generating apparatus and computer program product
CN104364756A (zh) 单个数据缓冲器的并行处理
CN113032202A (zh) 芯片验证方法、系统、装置、计算机设备及存储介质
CN112733510A (zh) 一种财务凭证生成方法、装置、设备及计算机可读存储介质
CN110187919B (zh) 配置寄存器的装置、方法及系统
KR101666974B1 (ko) 소수 생성
CN117621665A (zh) 一种单mcu通讯的芯片校验方法、耗材芯片和可读存储介质
CN116166221B (zh) 随机码生成方法、装置、计算设备及存储介质
CN111143258B (zh) 一种基于Opencl的系统访问FPGA的方法、系统、设备以及介质
CN115114633A (zh) 一种加密方法及装置
CN116016692B (zh) 协议描述文本构建方法、装置、设备及存储介质
CN117827692A (zh) 闪存的输入输出控制方法、设备和可读存储介质
CN106940684B (zh) 一种按比特写数据的方法及装置
CN112639783B (zh) 同时的镜像测量和执行
CN113608785A (zh) 处理器核、处理器及指令处理方法
CN110694275A (zh) 数据存储方法、装置及设备
CN115510783B (zh) 实现时序逻辑用户定义原语的方法、设备及存储介质
CN112346780A (zh) 一种信息处理方法、装置和存储介质
CN118364778B (zh) 验证逻辑系统设计的方法、电子装置和存储介质
US12386946B2 (en) Authentication device and control method thereof
CN116388964B (zh) 摘要生成方法、装置、计算设备及存储介质
CN112445521B (zh) 数据处理方法、相关设备及计算机可读介质
CN114387146B (zh) 水印添加方法、装置、电子设备及存储介质
US20260050679A1 (en) Securing sensitive data in helm charts

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 519075 Guangdong Province Zhuhai City Xiangzhou District Chuangyuan Road No. 456 Building 1 1st Floor

Patentee after: Zhuhai Quyin Technology Co.,Ltd.

Country or region after: China

Address before: 519000 room 103-029, 1st floor, building 1, No. 18 Futian Road, Xiangzhou District, Zhuhai City, Guangdong Province (centralized office area)

Patentee before: ZHUHAI QUIN TECHNOLOGY Co.,Ltd.

Country or region before: China