CN115952105B - 一种基于数据缓存的数据传输方法、装置及存储介质 - Google Patents

Abstract

本申请涉及一种数据传输方法、装置和存储介质。其中，通过数据缓存装置通过第一数据传输端口接收指令发送端发送的控制数据，并且通过第一数据传输端口从第二数据存储地址中读取指令执行端的反馈数据，以使指令发送端基于反馈数据生成指令修改数据。并通过其第二数据传输端口从第一数据存储地址中读取控制数据，将控制数据发送至指令执行端，以使指令执行端基于控制数据进行指令执行；并通过第二数据传输端口接收指令执行端返回的反馈数据。本申请令数据缓存装置分别通过第一数据传输端口和第二数据传输端口与指令发送端和指令执行端进行数据交互，进而两个数据传输端口可分别进行数据的写入和读取，互不干扰，提高了数据传输效率和速度。

Description

一种基于数据缓存的数据传输方法、装置及存储介质

技术领域

本申请涉及电子信息处理领域，特别涉及一种基于数据缓存的数据传输方法、装置及存储介质。

背景技术

在基于交互缓存的数据传输方式中，数据缓存模块一方面需要与指令发送端进行数据交互，接收指令发送端发送的控制数据，并对控制数据进行存储，另一方面需要与指令执行端进行数据交互，将存储的控制数据发送给指令执行端进而进行控制。

而传统的基于交互缓存的数据传输方式中，数据缓存模块仅具有一个数据交互端口，数据的写入和读取都是通过该端口进行，单通道的数据传输方式导致数据的传输效率交底，无法满足当下的数据传输需求。此外，传统的数据传输中通常采用先进先出的方式进行，数据一旦写入交互缓存中就无法修改。无法根据实际情况对控制指令进行修改。

发明内容

本申请主要解决的技术问题是提供一种基于数据缓存的数据传输方法、装置及存储介质，该数据传输方法能够提高数据传输的速度和效率。

为了解决上述问题，本申请一方面提供了基于数据缓存的数据传输方法，所述一种数据传输方法包括：

数据缓存装置通过其第一数据传输端口接收指令发送端发送的控制数据，并根据第一数据存储地址进行存储；

通过其第二数据传输端口从所述第一数据存储地址中读取所述控制数据，将所述控制数据发送至指令执行端，以使所述指令执行端基于所述控制数据进行指令执行；

数据缓存装置通过所述第二数据传输端口接收指令执行端返回的反馈数据，并根据第二数据存储地址进行存储；

通过所述第一数据传输端口从所第二数据存储地址中读取所述反馈数据，将所述反馈数据反馈至所述指令发送端，以使所述指令发送端基于所述反馈数据生成指令修改数据。

为了解决上述问题，本申请另一方面提供了一种基于数据缓存的数据传输装置，包括

数据缓存模块，以及所述数据缓存模块的第一数据传输端口和第二数据传输端口；

所述数据缓存模块，用于接收所述第一数据传输端口和第二数据传输发送来的数据进行存储；

所述第一数据传输端口，用于接收指令发送端发送的控制数据，并根据第一数据存储地址向数据缓存模块发送所述控制数据，以及从第二数据存储地址中读取指令执行端发送的反馈数据，将所述反馈数据反馈至所述指令发送端，以使所述执行发送端基于所述反馈数据生成指令修改数据；

所述第二数据传输端口，用于从所述第一数据存储地址中读取所述控制数据，将所述控制数据发送至指令执行端，以使所述指令执行端基于所述控制数据进行指令执行，以及接收所述指令执行端返回的反馈数据，并根据第二数据存储地址向数据缓存模块发送所述反馈数据。

为了解决上述问题，本申请另一方面提供一种计算机可读存储介质，所述存储介质存储计算机指令，所述计算机指令能够被处理器运行，以实现上述的基于数据缓存的数据传输方法。

有益效果：区别于现有技术，本申请通过数据缓存装置的第一数据传输端口与指令发送端进行数据交互，通过其第一数据传输端口接收指令发送端发送的控制数据，并根据第一数据存储地址进行存储；并且通过第一数据传输端口从第二数据存储地址中读取指令执行端的反馈数据，将反馈数据反馈至指令发送端，以使所述指令发送端基于所述反馈数据生成指令修改数据。同时，通过第二数据传输端口与指令执行端进行数据交互，通过其第二数据传输端口从第一数据存储地址中读取控制数据，将控制数据发送至指令执行端，以使指令执行端基于所述控制数据进行指令执行；并通过第二数据传输端口接收指令执行端返回的反馈数据，并根据第二数据存储地址进行存储。本申请令数据缓存装置具备与指令发送端进行数据交互的第一数据传输端口，以及与指令执行端进行数据交互的第二数据传输端口，进而两个数据传输端口可分别进行数据的写入和读取，互不干扰，提高了数据传输效率和速度。

附图说明

通过参考附图阅读下文的详细描述，本公开示例性实施例的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本公开的若干实施例，并且相同或对应的标号表示相同或对应的部分，其中：

图1是本申请数据传输装置一实施例的结构示意图；

图2是本申请数据传输方法一实施例的流程示意图；

图3是本申请数据传输系统一实施例的结构示意图；

图4是图3中A端口进行数据写入时的时序示意图；

图5是图3中B端口进行数据读取时的时序示意图；

图6是图3中B端口进行数据写入时的时序示意图；

图7是图3中A端口进行数据读取时的时序示意图；

图8是本申请提供的存储介质一实施例的示意图。

具体实施方式

下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。

本申请中的术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

下面结合附图来详细描述本申请的具体实施例。

如图1所示，本申请一方面提出一种基于数据缓存的数据传输装置100，该数据传输装置100具有数据缓存模块101、第一数据传输端口和第二数据传输端口，其中，数据缓存模块101用于将通过第一数据传输端口和第二数据传输端口接收到的数据根据相应的地址标识进行缓存，数据缓存模块101与第一数据传输端口和第二数据传输端口连接，第一数据传输端口用于与指令发送端进行数据交互，第二数据传输端口用于与指令执行端进行数据交互。具体的，第一数据传输端口接收指令发送端发送的控制数据，并根据第一数据存储地址向数据缓存模块101发送所述控制数据，以及从第二数据存储地址中读取指令执行端发送的反馈数据，将所述反馈数据反馈至所述指令发送端，以使所述执行发送端基于所述反馈数据生成指令修改数据；第二数据传输端口从所述第一数据存储地址中读取所述控制数据，将所述控制数据发送至指令执行端，以使所述指令执行端基于所述控制数据进行指令执行，以及接收所述指令执行端返回的反馈数据，并根据第二数据存储地址向数据缓存模块101发送所述反馈数据。

本实施例中，第一数据传输端口和第二数据传输端口可同时与数据缓存模块101进行数据交互，第一数据传输端口与数据缓存模块101之间的数据存储和读取不影响第二数据传输端口与数据缓存模块101之间的数据存储和读取。进一步，第一数据传输端口具有第一数据输出信号(DO_A)、第一数据写入信号(DI_A)、第一地址(ADDR_A)、第一写使能(W_EN_A)和第一读使能(R_EN_A)。第二数据传输端口具有第二数据输出信号(DO_B)、第二数据写入信号(DI_B)、第二地址(ADDR_B)、第二写使能(W_EN_B)和第二读使能(R_EN_B)。本实施例中，数据缓存模块是用verilog语言编写的代码模块。第一数据输出信号(DO_A)、第一数据写入信号(DI_A)、第二数据输出信号(DO_B)、第二数据写入信号(DI_B)均为32位数据，第一地址(ADDR_A)和第二地址(ADDR_B)均为8位地址，深度为256，可存储256个宽度为32位的数据。

进一步，第一数据传输端口和第二数据传输端口还分别具有第一时钟信号(CLK_A)和第二时钟信号(CLK_B)。数据缓存模块101通过第一数据传输端口和/或第二数据传输端口进行数据传输均是在一个时钟信号周期内进行的。

对数据的具体传输过程做具体说明，在控制数据发送的过程中，指令发送端通过第一数据传输端口向数据缓存模块101发送控制数据时，第一数据传输端口的第一写使能为有效状态，第一读使能为无效状态，在其每个第一时钟周期内，控制数据被赋值在第一数据写入信号的数据位，数据缓存模块101根据第一地址将第一数据写入信号的数据位上的控制数据写入相应的存储地址中。数据缓存模块101通过第二数据传输端口向指令执行端发送控制数据时，第二数据传输端口的第二读使能为有效状态，第二写使能为无效状态，在其每个第二时钟周期内，数据缓存模块101根据第二地址读取该存储地址中的控制数据，并将其赋值在第二数据输出信号的数据位上，通过第二数据传输端口将赋值在第二数据输出信号的数据位上的控制数据发送给指令执行端。进一步，指令执行端即可根据该控制数据进行指令执行，进而会产生相应的反馈数据，指令执行端可通过第二数据传输端口将反馈数据存储至数据缓存模块101，进一步通过数据缓存模块101将该反馈数据发送会指令发送端，进而令指令发送端根据该反馈数据对未发送至指令执行端的控制数据进行修改。具体的，第二数据传输端口的第二写使能为有效状态，第二读使能为无效状态，在其每个第二时钟周期内，反馈数据被赋值在第二数据写入信号的数据位，数据缓存模块101根据第二地址将第二数据写入信号的数据位上的反馈数据写入相应的存储地址中。数据缓存模块101通过第一数据传输端口向指令发送端发送反馈数据时，第一数据传输端口的第一读使能为有效状态，第一写使能为无效状态，在其每个第一时钟周期内，数据缓存模块101根据第一地址读取该存储地址中的反馈数据，并将其赋值在第一数据输出信号的数据位上，通过第一数据传输端口将赋值在第一数据输出信号的数据位上的反馈数据发送给指令发送端。

在一具体实施方式中，可令高电平状态为有效状态，低电平状态为无效状态，由此，第一写使能、第一读使能、第二写使能和第二读使能各自为高电平状态时即可认为其为有效状态，为低电平状态即可认为其为无效状态。

本申请令数据缓存装置具备与指令发送端进行数据交互的第一数据传输端口，以及与指令执行端进行数据交互的第二数据传输端口，进而两个数据传输端口可分别进行数据的写入和读取，互不干扰，提高了数据传输效率和速度。

进一步，请参阅图2，本申请另一方面提出一种基于数据缓存的数据传输方法，如图2所示，该数据传输方法可包括如下步骤：

步骤S101、数据缓存装置通过其第一数据传输端口接收指令发送端发送的控制数据，并根据第一数据存储地址进行存储。

步骤S102、通过其第二数据传输端口从所述第一数据存储地址中读取所述控制数据，将所述控制数据发送至指令执行端，以使所述指令执行端基于所述控制数据进行指令执行。

步骤S103、数据缓存装置通过所述第二数据传输端口接收指令执行端返回的反馈数据，并根据第二数据存储地址进行存储。

步骤S104、通过所述第一数据传输端口从所第二数据存储地址中读取所述反馈数据，将所述反馈数据反馈至所述指令发送端，以使所述指令发送端基于所述反馈数据生成指令修改数据。

本实施例中，数据缓存装置的数据缓存模块为通过verilog语言编写的代码模块，其具有第一数据端口和第二传输端口。其中，第一数据传输端口用于与指令发送端进行数据传输交互，第二数据传输端口用于与指令执行端进行数据传输交互。具体的，第一数据传输端口接收指令发送端发送的控制数据，并根据第一数据存储地址向数据缓存模块发送所述控制数据，以及从第二数据存储地址中读取指令执行端发送的反馈数据，将所述反馈数据反馈至所述指令发送端，以使所述执行发送端基于所述反馈数据生成指令修改数据；第二数据传输端口从所述第一数据存储地址中读取所述控制数据，将所述控制数据发送至指令执行端，以使所述指令执行端基于所述控制数据进行指令执行，以及接收所述指令执行端返回的反馈数据，并根据第二数据存储地址向数据缓存模块发送所述反馈数据。本实施例中上述步骤没有限定其执行顺序，第一数据传输端口和第二数据传输端口可同步进行数据的写入和读取，互不干扰。

本实施例中，第一数据传输端口和第二数据传输端口可同时与数据缓存模块进行数据交互，第一数据传输端口与数据缓存模块之间的数据存储和读取不影响第二数据传输端口与数据缓存模块之间的数据存储和读取。进一步，第一数据传输端口具有第一数据输出信号(DO_A)、第一数据写入信号(DI_A)、第一地址(ADDR_A)、第一写使能(W_EN_A)和第一读使能(R_EN_A)。第二数据传输端口具有第二数据输出信号(DO_B)、第二数据写入信号(DI_B)、第二地址(ADDR_B)、第二写使能(W_EN_B)和第二读使能(R_EN_B)。本实施例中，数据缓存模块是用verilog语言编写的代码模块。第一数据输出信号(DO_A)、第一数据写入信号(DI_A)、第二数据输出信号(DO_B)、第二数据写入信号(DI_B)均为32位数据，第一地址(ADDR_A)和第二地址(ADDR_B)均为8位地址，深度为256，可存储256个宽度为32位的数据。进一步，第一数据传输端口和第二数据传输端口还分别具有第一时钟信号(CLK_A)和第二时钟信号(CLK_B)。数据缓存模块通过第一数据传输端口和/或第二数据传输端口进行数据传输均是在一个时钟信号周期内进行的。在本实施例中，可令高电平状态为有效状态，低电平状态为无效状态，由此，第一写使能、第一读使能、第二写使能和第二读使能各自为高电平状态时即可认为其为有效状态，为低电平状态即可认为其为无效状态。

进一步，请参阅图3，图3是本申请又一方面提出的数据传输系统的结构示意图，如图3所示，该数据传输系统300包括指令发送端301、数据传输装置302和指令执行端303。其中，数据传输装置302可为图1所示的数据传输装置100，采用图2所示的数据传输方法进行数据传输，数据传输过程可参见上述描述，此处不再赘述。

进一步，本实施例的数据传输系统300可以为由主站、从站、伺服驱动器、电机、编码器构成通讯系统。此时，主站即为指令发送端，伺服驱动器、电机和编码器共同构成指令执行端，从站即为数据传输装置；其中，指令发送端和数据传输装置分别为A40i芯片的ARM处理器和FPGA处理器。在该示例中可对其原理进行更具体的说明，请参加如下说明：

从站通过verilog语言编写的构成数据缓存模块，其具有第一数据传输端口(即图3所示的A端口)和第二数据传输端口(即图3所示的B端口)，A端口用于与主站进行数据交互，B端口用于与伺服驱动器进行数据交互，在一实施方式中，A端口和B端口进一步分别通过第一中转控制模块和第二中转控制模块与主站和伺服驱动器进行数据交互，其中，第一中转控制模块和第二中转控制模块用于执行不同的控制程序而实现A端口和B端口分别与主站和伺服驱动器的数据交互。进一步，A端口具有第一数据输出信号(DO_A)、第一数据写入信号(DI_A)、第一地址(ADDR_A)、第一写使能(W_EN_A)和第一读使能(R_EN_A)和第一时钟信号(CLK_A)；B端口具有第二数据输出信号(DO_B)、第二数据写入信号(DI_B)、第二地址(ADDR_B)、第二写使能(W_EN_B)和第二读使能(R_EN_B)和第二时钟信号(CLK_B)。

主站作为指令发送端发出电机的控制数据(通常每次发送32位数据，即一个数据包)，从站则接收该控制数据，此时A端口进行数据写入，具体的，从站识别到其A端口的第一写使能为有效状态(本实施例中以高电平状态为有效状态)，第一读使能为无效状态(本实施例中以低电平状态为无效状态)时，在其第一时钟信号的一个周期内从站接收该数据包，该数据包的数据被赋值在第一数据写入信号的数据位上，进一步根据第一地址指示的存储地址将第一数据写入信号的数据位上的数据进行存储，该数据传输过程的时序图可如图4所示。该控制数据进一步通过B端口向伺服驱动器输出，进而通过伺服驱动器发送至电机，以控制电机运动；此时B端口进行数据输出，从站的B端口的第二读使能为高电平状态，第二写使能为低电平状态，在其第二时钟信号的一个周期内从站通过B端口向伺服驱动器发送该控制数据，具体的，B端口根据第二地址所指示的读取地址找到对应的存储地址，通过第二数据输出信号的指示，读取相应的控制数据并发送至伺服驱动器；进而通过伺服驱动器发送至电机，以控制电机运动，该数据传输过程的时序图可如图5所示。

在另一方面，电机执行了主站的控制信号运行了一段距离后，通过编码器向伺服驱动器发送反馈数据。本实施例中反馈数据可以为A、B、Z相脉冲数据；其中，A、B相脉冲数据是相位相差90度的方波信号，代表电机的正转或反转，A、B相脉冲周期代表转速；Z相脉冲数据则表征电机转动的圈数，电机每转一圈Z相脉冲数据就产生一个脉冲信号。伺服驱动器通过B端口将反馈数据发送至数据缓存模块，此时B端口进行数据写入，具体的，从站识别到其B端口的第二写使能为高电平状态，第二读使能低电平状态，在其第二时钟信号的一个周期内从站接收该反馈数据，该反馈数据的数据被赋值在第二数据写入信号的数据位上，进一步根据第二地址指示的存储地址将第二数据写入信号的数据位上的反馈数据进行存储，该数据传输过程的时序图可如图6所示。该反馈数据进一步通过A端口向主站输出，进而令主站根据反馈数据产生指令修改数据，以对未发送至伺服驱动器的控制数据进行修改；此时A端口进行数据输出，从站的A端口的第一读使能为高电平状态，第一写使能为低电平状态，在其第一时钟信号的一个周期内从站通过A端口向主站发送该反馈数据，具体的，A端口根据第一地址所指示的读取地址找到对应的存储地址，通过第一数据输出信号的指示，读取相应的反馈数据并发送至主站，该数据传输过程的时序图可如图7所示。

通常主站可以向从站发出多个控制数据进行存储，而控制数据是一条一条被电机执行，则相应的反馈数据也是一条一条的被反馈，由此，主机可根据接收到的反馈数据确定电机运动的实际位置和指令控制的位置之间的误差对未被执行的控制数据进行修改，即产出对应的指令修改数据，并通过A端口发送至从站进行修改存储。

本实施例中，A端口和B端口可分别进行数据的发出和写入，互不影响，提高了数据传输效率和速度。

进一步，请参阅图8，图8是本申请提供的一种存储介质，如图8所示，本实施例的存储介质800中存储有能够被执行的计算机指令801，所述计算机指令801能够被处理器运行，以实现上述数据传输方法实施例的内容。该存储装置具体可以为U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，RandomAccessMemory)、磁碟或者光盘等可以存储程序指令的介质，或者也可以为存储有该计算机指令的服务器，该服务器可将存储的计算机指令发送给其他设备运行，或者也可以自运行该存储的计算机指令。

本申请实施例是参照根据本申请实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

以上对本申请所提供的一种门禁监控方法、一种门禁监控设备、一种存储介质，进行了详细介绍，本文中应用了具体个例对本申请的原理及实施例进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施例及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种基于数据缓存的数据传输方法，其特征在于，包括：

数据缓存装置通过其第一数据传输端口接收指令发送端发送的控制数据，并根据第一数据存储地址进行存储；

通过其第二数据传输端口从所述第一数据存储地址中读取所述控制数据，将所述控制数据发送至指令执行端，以使所述指令执行端基于所述控制数据进行指令执行；

数据缓存装置通过所述第二数据传输端口接收指令执行端返回的反馈数据，并根据第二数据存储地址进行存储；

通过所述第一数据传输端口从所第二数据存储地址中读取所述反馈数据，将所述反馈数据反馈至所述指令发送端，以使所述指令发送端基于所述反馈数据生成指令修改数据；

所述指令修改数据用于对未发送至指令执行端的控制数据进行修改；

所述数据缓存装置通过其第一数据传输端口接收指令发送端发送的控制数据的步骤与所述数据缓存装置通过所述第二数据传输端口接收指令执行端返回的反馈数据的步骤同时执行；

所述第一数据传输端口和/或所述第二数据传输端口进行数据传输均是在一个时钟信号周期内进行的。

2.根据权利要求1所述的数据传输方法，其特征在于，

所述通过所述第一数据传输端口从所第二数据存储地址中读取所述反馈数据，将所述反馈数据反馈至所述指令发送端，以使所述指令发送端基于所述反馈数据生成指令修改数据之后，还包括：

所述数据缓存装置通过所述第一数据传输端口接收所述指令修改数据，基于所述指令修改数据修改未发送至指令执行端的控制数据；

通过所述第二数据传输端口向所述指令执行端发送修改后的控制数据。

3.一种基于数据缓存的数据传输装置，其特征在于，包括：数据缓存模块，以及所述数据缓存模块的第一数据传输端口和第二数据传输端口；

所述数据缓存模块，用于接收所述第一数据传输端口和第二数据传输发送来的数据进行存储；

所述第一数据传输端口，用于接收指令发送端发送的控制数据，并根据第一数据存储地址向数据缓存模块发送所述控制数据，以及从第二数据存储地址中读取指令执行端发送的反馈数据，将所述反馈数据反馈至所述指令发送端，以使所述指令发送端基于所述反馈数据生成指令修改数据；

所述第二数据传输端口，用于从所述第一数据存储地址中读取所述控制数据，将所述控制数据发送至指令执行端，以使所述指令执行端基于所述控制数据进行指令执行，以及接收所述指令执行端返回的反馈数据，并根据第二数据存储地址向数据缓存模块发送所述反馈数据；

所述指令修改数据用于对未发送至指令执行端的控制数据进行修改

所述数据缓存装置通过其第一数据传输端口接收指令发送端发送的控制数据的步骤与所述数据缓存装置通过所述第二数据传输端口接收指令执行端返回的反馈数据的步骤同时执行；

所述数据缓存模块的所述第一数据传输端口和/或所述第二数据传输端口进行数据传输均是在一个时钟信号周期内进行的。

4.根据权利要求3所述的数据传输装置，其特征在于，

所述第一数据传输端口具有第一数据输出信号、第一数据写入信号、第一地址、第一写使能和第一读使能；

所述第一数据传输端口的第一写使能为有效状态时，基于所述第一数据写入信号接收指令发送端发送的控制数据，并根据所述第一地址将所述控制数据写入所述数据缓存模块的相应存储地址中进行存储；

所述第一数据传输端口的第一读使能为有效状态时，基于所述第一地址从所述数据缓存模块的相应存储地址中读取指令执行端返回的反馈数据，并将所述反馈数据发送至所述指令发送端，以使所述指令发送端基于所述反馈数据生成指令修改数据。

5.根据权利要求3所述的数据传输装置，其特征在于，

所述第二数据传输端口具有第二数据输出信号、第二数据写入信号、第二地址、第二写使能和第二读使能；

所述第二数据传输端口的第二写使能为有效状态时，基于所述第二数据写入信号接收指令执行端返回的反馈数据，并根据所述第二地址将所述反馈数据写入所述数据缓存模块的相应存储地址中进行存储；

所述第二数据传输端口的第二读使能为有效状态时，基于所述第二地址从所述数据缓存模块的相应存储地址中读取所述指令发送端发送的控制数据，并将所述控制数据发送至指令执行端，以使所述指令执行端基于所述控制数据进行指令执行。

6.根据权利要求4所述的数据传输装置，其特征在于，

所述第一数据传输端口还具有第一时钟信号，在所述第一时钟信号的一个周期内，基于所述第一数据写入信号接收指令发送端发送的控制数据，并根据所述第一地址将所述控制数据写入所述数据缓存模块的相应存储地址中进行存储；或

在所述第一时钟信号的一个周期内，基于所述第一地址从所述数据缓存模块的相应存储地址中读取指令执行端返回的反馈数据，并将所述反馈数据发送至所述指令发送端。

7.根据权利要求5所述的数据传输装置，其特征在于，

所述第二数据传输端口还具有第二时钟信号，在所述第二时钟信号的一个周期内，基于所述第二数据写入信号接收指令执行端返回的反馈数据，并根据所述第二地址将所述反馈数据写入所述数据缓存模块的相应存储地址中进行存储；或

在所述第二时钟信号的一个周期内，基于所述第二地址从所述数据缓存模块的相应存储地址中读取所述指令发送端发送的控制数据，并将所述控制数据发送至指令执行端。

8.根据权利要求4所述的数据传输装置，其特征在于，

所述第一写使能、和所述第一读使能的有效状态为所述第一写使能和所述第一读使能为高电平状态。

9.根据权利要求5所述的数据传输装置，其特征在于，

所述第二写使能和所述第二读使能的有效状态为所述第二写使能和所述第二读使能为高电平状态。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机可读指令，所述计算机可读指令被处理器执行时实现如权利要求1至2中任一项所述的基于数据缓存的数据传输方法的步骤。