CN115940928A - 电平移位器 - Google Patents

Abstract

一种电平移位器包括一预电平移位器与一选择器，选择器耦接预电平移位器。预电平移位器移位一输入数字电压至一第一数字电压与一第二数字电压。在输入数字电压的电平变化时，第一数字电压与第二数字电压的电平依序变化。选择器选择并输出第一数字电压，其中第一数字电压的电平较第二数字电压的电平变化时更早变化。

Description

电平移位器

技术领域

本发明是涉及一种驱动技术，且特别涉及一种电平移位器，其能在不增加静态电流下，快速移位并输出电压电平。

背景技术

具有多种功能的电路可以整合在单个集成电路中。电路可能使用不同电平的电源电压，这需要接口电路来改变在电路之间传输的信号的电压电平。这种接口电路称为电平移位器。

图1为现有技术的电平移位器的示意图。图2为现有技术的电平移位器的输入电压、输出节点的信号与输出电压的波形图。请参阅图1与图2，电平移位器100包括一第一P沟道金属氧化物半导体场效应晶体管110、一第二P沟道金属氧化物半导体场效应晶体管111、一第三P沟道金属氧化物半导体场效应晶体管112、一第四P沟道金属氧化物半导体场效应晶体管113、一第一N沟道金属氧化物半导体场效应晶体管114、一第二N沟道金属氧化物半导体场效应晶体管115、一第五P沟道金属氧化物半导体场效应晶体管116、一第六P沟道金属氧化物半导体场效应晶体管117、一第三N沟道金属氧化物半导体场效应晶体管118、一第四N沟道金属氧化物半导体场效应晶体管119、一第一电流源120、一第二电流源121与两个反向器122。VH表示高逻辑电平H，VL表示低逻辑电平L。因为第一P沟道金属氧化物半导体场效应晶体管110、第二P沟道金属氧化物半导体场效应晶体管111、第三P沟道金属氧化物半导体场效应晶体管112与第四P沟道金属氧化物半导体场效应晶体管113在互相连接后运作像一锁存器，所以第一P沟道金属氧化物半导体场效应晶体管110、第二P沟道金属氧化物半导体场效应晶体管111、第三P沟道金属氧化物半导体场效应晶体管112与第四P沟道金属氧化物半导体场效应晶体管113会运作缓慢。第一N沟道金属氧化物半导体场效应晶体管114与第二N沟道金属氧化物半导体场效应晶体管115分别接收输入电压IN与INB。输入电压IN与INB为相位相反的数字电压。当输入电压IN从低逻辑电平L’升至高逻辑电平H’时，节点a的电压快速拉至低电压。因此，第六P沟道金属氧化物半导体场效应晶体管117导通，使节点d的电压拉至高逻辑电平H。接着，反向器122能快速输出作为输出电压OUT的高逻辑电平H。当输入电压IN从高逻辑电平H’降至低逻辑电平L’时，第二P沟道金属氧化物半导体场效应晶体管111与第三P沟道金属氧化物半导体场效应晶体管112缓慢将节点a的电压拉至高电压。因此，节点d的电压在延迟时间后，拉至低逻辑电平L。接着，反向器122会缓慢输出作为低逻辑电平L的输出电压OUT。换句话说，当输入电压IN从高逻辑电平H’降至低逻辑电平L’时，输出电压OUT需要较长的传递延迟来变化。将节点a的电压拉至高电压的能力取决于第二电流源121的电流大小，因为第三P沟道金属氧化物半导体场效应晶体管112的驱动电流由第四P沟道金属氧化物半导体场效应晶体管113的驱动电流镜射而来。为了快速将节点a的电压拉至高电压，第二电流源121的电流需要增加。然而，第二电流源121的被增加的电流将导致高静态电流的产生。

发明内容

本发明提供一种电平移位器，其在不增加静态电流下，快速移位并输出电压电平。

在本发明的一实施例中，提供一种电平移位器，其包括一预电平移位器与一选择器，选择器耦接预电平移位器。预电平移位器移位一输入数字电压至一第一数字电压与一第二数字电压。在输入数字电压的电平变化时，第一数字电压与第二数字电压的电平依序变化。选择器选择并输出第一数字电压，其中第一数字电压的电平较第二数字电压的电平变化时更早变化。

在本发明的一实施例中，电平移位器还包括一缓冲器，其耦接选择器。

在本发明的一实施例中，预电平移位器包括一反向器、一第一电流源、一第二电流源、一第一电子开关、一第二电子开关、一第一电流镜、一第二电流镜、一第一P沟道金属氧化物半导体场效应晶体管、一第二P沟道金属氧化物半导体场效应晶体管、一第一N沟道金属氧化物半导体场效应晶体管与一第二N沟道金属氧化物半导体场效应晶体管。第一电流源与第二电流源耦接一第一电压端，第一电子开关与第二电子开关分别耦接第一电流源与第二电流源，其中第二电子开关耦接反向器。第一电流镜与第二电流镜耦接一高电压端，第一电流镜与第二电流镜分别耦接第一电子开关与第二电子开关，其中第一电流镜耦接第二电流镜。第一P沟道金属氧化物半导体场效应晶体管耦接高电压端、第二电子开关、第二电流镜与选择器。第二P沟道金属氧化物半导体场效应晶体管耦接高电压端、第一电子开关、第一电流镜与选择器。第一N沟道金属氧化物半导体场效应晶体管耦接一第二低电压端、第一P沟道金属氧化物半导体场效应晶体管、选择器与第二P沟道金属氧化物半导体场效应晶体管。第二N沟道金属氧化物半导体场效应晶体管耦接第二低电压端、第二P沟道金属氧化物半导体场效应晶体管、选择器、第一N沟道金属氧化物半导体场效应晶体管与第一P沟道金属氧化物半导体场效应晶体管。

在本发明的一实施例中，第一电流镜包括两个P沟道金属氧化物半导体场效应晶体管，第二电流镜包括两个P沟道金属氧化物半导体场效应晶体管。

在本发明的一实施例中，第一电子开关与第二电子开关皆为N沟道金属氧化物半导体场效应晶体管。

在本发明的一实施例中，选择器包括一反向器、一下降缘延迟器与一多路复用器。反向器的输入端耦接预电平移位器，下降缘延迟器耦接反向器的输出端，多路复用器耦接下降缘延迟器、反向器的输出端与预电平移位器。

在本发明的一实施例中，选择器包括一上升缘脉冲产生器、一下降缘脉冲产生器、一SR锁存器与一多路复用器。上升缘脉冲产生器耦接反向器的输出端，下降缘脉冲产生器耦接预电平移位器。SR锁存器耦接上升缘脉冲产生器与下降缘脉冲产生器，多路复用器耦接SR锁存器、反向器的输出端与预电平移位器。

在本发明的一实施例中，第一低电压端的电压低于第二低电压端的电压。

基于上述，电平移位器自动选择一快速信号传输路径，并在不增加静态电流下，快速移位并输出电压电平。

附图说明

图1为现有技术的电平移位器的示意图。

图2为现有技术的电平移位器的输入电压、输出节点的信号与输出电压的波形图。

图3为本发明的第一实施例的电平移位器的示意图。

图4为本发明的第一实施例的电平移位器的输入数字电压、第一数字电压、第二数字电压与输出数字电压的波形图。

图5为本发明的第二实施例的电平移位器的示意图。

图6为本发明的第二实施例的电平移位器的输入数字电压、节点的信号、设定电压与输出数字电压的波形图。

图7为本发明的第三实施例的电平移位器的示意图。

图8为本发明的第二实施例的电平移位器的输入数字电压、节点的信号、SR锁存器的输入电压、设定电压与输出数字电压的波形图。

100…电平移位器

110…第一P沟道金属氧化物半导体场效应晶体管

111…第二P沟道金属氧化物半导体场效应晶体管

112…第三P沟道金属氧化物半导体场效应晶体管

113…第四P沟道金属氧化物半导体场效应晶体管

114…第一N沟道金属氧化物半导体场效应晶体管

115…第二N沟道金属氧化物半导体场效应晶体管

116…第五P沟道金属氧化物半导体场效应晶体管

117…第六P沟道金属氧化物半导体场效应晶体管

118…第三N沟道金属氧化物半导体场效应晶体管

119…第四N沟道金属氧化物半导体场效应晶体管

120…第一电流源

121…第二电流源

122…反向器

200…电平移位器

210…预电平移位器

211…第一反向器

212…第一电流源

213…第二电流源

214…第一电子开关

215…第二电子开关

216…第一电流镜

217…第二电流镜

220…选择器

221…第二反向器

222…下降缘延迟器

223…多路复用器

224…上升缘脉冲产生器

225…下降缘脉冲产生器

226…SR锁存器

230…缓冲器

VH、H、H’、VGH…高逻辑电平

VL、L、L’、VGL…低逻辑电平

IN、INB…输入电压

a、d…节点

OUT…输出电压

U1、U2…输出端

I、IB…输入数字电压

t0、t1、t2、t3、t4、t5…时间点

O…输出数字电压

MP1…第一P沟道金属氧化物半导体场效应晶体管

MP2…第二P沟道金属氧化物半导体场效应晶体管

MN1…第一N沟道金属氧化物半导体场效应晶体管

MN2…第二N沟道金属氧化物半导体场效应晶体管

A、B、C、D、E…节点

SEL…设定电压

具体实施方式

本发明的实施例将通过下文配合相关图式进一步加以解说。尽可能的，于图式与说明书中，相同标号是代表相同或相似构件。于图式中，基于简化与方便标示，形状与厚度可能经过夸大表示。可以理解的是，未特别显示于图式中或描述于说明书中的元件，为所属技术领域中具有通常技术者所知的形态。本领域的通常技术者可依据本发明的内容而进行多种的改变与修改。

除非特别说明，一些条件句或字词，例如“可以(can)”、“可能(could)”、“也许(might)”，或“可(may)”，通常是试图表达本案实施例具有，但是也可以解释成可能不需要的特征、元件，或步骤。在其他实施例中，这些特征、元件，或步骤可能是不需要的。

于下文中关于“一个实施例”或“一实施例”的描述是指关于至少一实施例内所相关连的一特定元件、结构或特征。因此，于下文中多处所出现的“一个实施例”或“一实施例”的多个描述并非针对同一实施例。再者，于一或多个实施例中的特定构件、结构与特征可依照一适当方式而结合。

在说明书及申请专利范围中使用了某些词汇来指称特定的元件。然而，所属技术领域中具有通常知识者应可理解，同样的元件可能会用不同的名词来称呼。说明书及申请专利范围并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异来作为区分的基准。在说明书及申请专利范围所提及的“包括”为开放式的用语，故应解释成“包括但不限定于”。另外，“耦接”在此包括任何直接及间接的连接手段。因此，若文中描述第一元件耦接于第二元件，则代表第一元件可通过电性连接或无线传输、光学传输等信号连接方式而直接地连接于第二元件，或者通过其他元件或连接手段间接地电性或信号连接至所述第二元件。

揭示特别以下述例子加以描述，这些例子仅是用以举例说明而已，因为对于熟习此技艺者而言，在不脱离本揭示内容的精神和范围内，当可作各种的更动与润饰，因此本揭示内容的保护范围当视后附的申请专利范围所界定者为准。在通篇说明书与申请专利范围中，除非内容清楚指定，否则“一”以及“所述”的意义包括这一类叙述包括“一或至少一”所述元件或成分。此外，如本揭示所用，除非从特定上下文明显可见将多个排除在外，否则单数冠词亦包括多个元件或成分的叙述。而且，应用在此描述中与下述的全部申请专利范围中时，除非内容清楚指定，否则“在其中”的意思可包括“在其中”与“在其上”。在通篇说明书与申请专利范围所使用的用词(terms)，除有特别注明，通常具有每个用词使用在此领域中、在此揭示的内容中与特殊内容中的平常意义。某些用以描述本揭示的用词将于下或在此说明书的别处讨论，以提供从业人员(practitioner)在有关本揭示的描述上额外的引导。在通篇说明书的任何地方的例子，包括在此所讨论的任何用词的例子的使用，仅是用以举例说明，当然不限制本揭示或任何例示用词的范围与意义。同样地，本揭示并不限于此说明书中所提出的各种实施例。

在此所使用的用词“实质上(substantially)”、“大约(around)”、“约(about)”或“近乎(approximately)”应大体上意味在给定值或范围的20％以内，较佳是在10％以内。此外，在此所提供的数量可为近似的，因此意味着若无特别陈述，可用词“大约”、“约”或“近乎”加以表示。当一数量、浓度或其他数值或参数有指定的范围、较佳范围或表列出上下理想值之时，应视为特别揭示由任何上下限的数对或理想值所构成的所有范围，不论所述等范围是否分别揭示。举例而言，如揭示范围某长度为X公分到Y公分，应视为揭示长度为H公分且H可为X到Y之间的任意实数。

在下面的描述中，将提供一种电平移位器。电平移位器自动选择一快速信号传输路径，并在不增加静态电流下，快速移位并输出电压电平。以下提供的电平移位器亦可应用于其他电路架构。

图3为本发明的第一实施例的电平移位器的示意图。图4为本发明的第一实施例的电平移位器的输入数字电压、第一数字电压、第二数字电压与输出数字电压的波形图。请参阅图3与图4，以下介绍本发明的第一实施例。在第一实施例中，电平移位器200包括一预电平移位器210与一选择器220。预电平移位器210具有一输入端与两个输出端U1与U2。预电平移位器210的输出端U1与U2耦接选择器220。

以下介绍第一实施例的电平移位器200的运作过程。预电平移位器210接收一输入数字电压I，并将输入数字电压I移位至一第一数字电压与一第二数字电压。因此，预电平移位器210的两个输出端U1与U2分别输出第一数字电压与第二数字电压。举例来说，输入数字电压I具有0-3伏特的范围，第一数字电压与第二数字电压的每一者皆具有25-30伏特的范围，但本发明并不限制此电压范围。具体而言，输入数字电压I的低逻辑电平L’与高逻辑电平H’分别为0伏特与3伏特。第一数字电压与第二数字电压的每一者的低逻辑电平L与高逻辑电平H分别为25伏特与30伏特。在时间点t0与时间点t1之间的时段中，输入数字电压I为低逻辑电平L’，预电平移位器210的输出端U1输出作为第一数字电压的低逻辑电平L，且预电平移位器210的输出端U2输出作为第二数字电压的高逻辑电平H。由于预电平移位器210的电路特性的限制，在输入数字电压I的电平变化时，第一数字电压与第二数字电压的电平会依序变化。举例来说，当输入数字电压I的电平在时间点t1从低逻辑电平L’升至高逻辑电平H’时，第一数字电压的电平在时间点t1从低逻辑电平L升至高逻辑电平H，且第二数字电压的电平在时间点t2从高逻辑电平H降至低逻辑电平L。选择器220接收第一数字电压与第二数字电压，并选择与输出第一数字电压，其中因为时间点t1早于时间点t2，所以第一数字电压的电平较第二数字电压的电平变化时更早变化。因此，选择器220输出第一数字电压，并将此作为介于时间点t1与时间点t3之间的输出数字电压O。也就是说，输出数字电压O为介于时间点t1与时间点t3之间的高逻辑电平H。

在时间点t2与时间点t3之间的时段中，输入数字电压I为高逻辑电平H’，预电平移位器210的输出端U1输出作为第二数字电压的高逻辑电平H，且预电平移位器210的输出端U2输出作为第一数字电压的低逻辑电平L。由于预电平移位器210的电路特性的限制，在输入数字电压I的电平变化时，第一数字电压与第二数字电压的电平会依序变化。举例来说，当输入数字电压I的电平在时间点t3从高逻辑电平H’降至低逻辑电平L’时，第一数字电压的电平在时间点t3从低逻辑电平L升至高逻辑电平H，且第二数字电压的电平在时间点t4从高逻辑电平H降至低逻辑电平L。选择器220接收第一数字电压与第二数字电压，并在不需要增加静态电流的前提下，选择与输出第一数字电压，其中因为时间点t3早于时间点t4，所以第一数字电压的电平较第二数字电压的电平变化时更早变化。因此，因为选择器220可反向第一数字电压，所以在时间点t3后，选择器220输出被反向的第一数字电压，并将此作为输出数字电压O。也就是说，在时间点t3后，输出数字电压O为低逻辑电平L。或者，选择器220可直接输出第一数字电压，并将此作为输出数字电压O，使输出数字电压O在时间点t3后为高逻辑电平H。

图5为本发明的第二实施例的电平移位器的示意图。图6为本发明的第二实施例的电平移位器的输入数字电压、节点的信号、设定电压与输出数字电压的波形图。请参阅图5与图6，以下介绍本发明的第二实施例。第二实施例与第一实施例差别在于预电平移位器210与选择器220的内部电路。在第二实施例中，预电平移位器210可包括，但不限于一第一反向器211、一第一电流源212、一第二电流源213、一第一电子开关214、一第二电子开关215、一第一电流镜216、一第二电流镜217、一第一P沟道金属氧化物半导体场效应晶体管MP1、一第二P沟道金属氧化物半导体场效应晶体管MP2、一第一N沟道金属氧化物半导体场效应晶体管MN1与一第二N沟道金属氧化物半导体场效应晶体管MN2。第一电子开关214与第二电子开关215为N沟道金属氧化物半导体场效应晶体管，但本发明不限于此。第一电流镜216包括，但不限于两个P沟道金属氧化物半导体场效应晶体管。第二电流镜217包括，但不限于两个P沟道金属氧化物半导体场效应晶体管。

第一电流源212与第二电流源213耦接一第一低电压端。第一低电压端可为接地端，但本发明不限于此。第一电子开关214与第二电子开关215分别耦接第一电流源212与第二电流源213。第二电子开关215耦接反向器211。第一电流镜216与第二电流镜217耦接一高电压端，并分别耦接第一电子开关214与第二电子开关215。高电压端的电压以VGH表示。VGH表示高逻辑电平H。第一电流镜216耦接第二电流镜217。节点A与B的电平难以改变，这是因为第一电流镜216与第二电流镜217互相连接后，其功能像是一个锁存器。为了轻易改变节点A与B的电平，第一电子开关214与第二电子开关215的晶体管的驱动能力需高于第一电流镜216与第二电流镜217的晶体管的驱动能力。也就是说，第一电子开关214与第二电子开关215的晶体管的沟道长度与沟道宽度需分别大于第一电流镜216与第二电流镜217的晶体管的沟道长度与沟道宽度。

第一P沟道金属氧化物半导体场效应晶体管MP1耦接高电压端、第二电子开关215、第二电流镜217与选择器220。第二P沟道金属氧化物半导体场效应晶体管MP2耦接高电压端、第一电子开关214、第一电流镜216与选择器220。第一N沟道金属氧化物半导体场效应晶体管MN1耦接一第二低电压端、第一P沟道金属氧化物半导体场效应晶体管MP1、选择器220与第二P沟道金属氧化物半导体场效应晶体管MP2。第二低电压端的电压以VGL表示。VGL表示低逻辑电平L。在某些实施例中，第一低电压端的电压可实质上低于第二低电压端的电压。第二N沟道金属氧化物半导体场效应晶体管MN2耦接第二低电压端、第二P沟道金属氧化物半导体场效应晶体管MP2、选择器220、第一N沟道金属氧化物半导体场效应晶体管MN1与第一P沟道金属氧化物半导体场效应晶体管MP1。因为第一N沟道金属氧化物半导体场效应晶体管MN1与第二N沟道金属氧化物半导体场效应晶体管MN2互相连接后，其功能像是一个锁存器，所以节点C与D的电平难以改变。为了轻易改变节点C与D的电平，第一P沟道金属氧化物半导体场效应晶体管MP1与第二P沟道金属氧化物半导体场效应晶体管MP2的驱动能力需高于第一N沟道金属氧化物半导体场效应晶体管MN1与第二N沟道金属氧化物半导体场效应晶体管MN2的驱动能力。也就是说，第一P沟道金属氧化物半导体场效应晶体管MP1与第二P沟道金属氧化物半导体场效应晶体管MP2的沟道长度与沟道宽度需高于第一N沟道金属氧化物半导体场效应晶体管MN1与第二N沟道金属氧化物半导体场效应晶体管MN2的沟道长度与沟道宽度。节点C位在第一N沟道金属氧化物半导体场效应晶体管MN1与第一P沟道金属氧化物半导体场效应晶体管MP1之间，并被视为预电平移位器210的另一输出端。

在第二实施例中，选择器220可包括，但不限于一第二反向器221、一下降缘延迟器(falling-edge delay cell)222与一多路复用器223。第二反向器221的输入端耦接预电平移位器210的节点C。下降缘延迟器222耦接第二反向器221的输出端。第二反向器221的输出端被视为节点E。多路复用器223耦接下降缘延迟器222、第二反向器221的输出端与预电平移位器210的节点D。为了增加驱动能力，电平移位器200更可包括一缓冲器230，缓冲器230耦接选择器220的多路复用器223。缓冲器230可耦接高电压端与第二低电压端。或者缓冲器230可耦接外部电源。在本发明的某些实施例中，缓冲器230更可包括互相串联耦接的反向器，但本发明并不以此为限。

以下介绍第二实施例的电平移位器200的运作过程。在时间点t0与时间点t1之间的时段中，第一电子开关214与第一反向器211接收作为输入数字电压I的低逻辑电平L’。接着，输入数字电压I关断第一电子开关214。第一反向器211反向输入数字电压I，以产生作为输入数字电压IB的高逻辑电平H’。输入数字电压IB导通第二电子开关215。因此，第二电流源213的电流通过第二电子开关215，并将节点B的电压拉至低电压。节点B的电压导通第一P沟道金属氧化物半导体场效应晶体管MP1，并将节点C的电压拉至高逻辑电平H。节点C的电压导通第二N沟道金属氧化物半导体场效应晶体管MN2，并将节点D的电压拉至低逻辑电平L。节点C与D的电压分别视为第二数字电压与第一数字电压。第二反向器221反向节点C的电压，以在节点E上产生低逻辑电平L。下降缘延迟器222接收节点E的电压，以产生低逻辑电平L，并将此作为一设定电压SEL。多路复用器223根据作为设定电压SEL的低逻辑电平L，选择并输出节点D的电压。最后，缓冲器230接收节点D的电压，以输出作为输出数字电压O的低逻辑电平L。

当输入数字电压I的电平在时间点t1从低逻辑电平L’升至高逻辑电平H’时，输入数字电压IB在时间点t1从高逻辑电平H’降至低逻辑电平L’。输入数字电压I导通第一电子开关214。输入数字电压IB关断第二电子开关215。第一电流源212的电流通过第一电子开关214，并将节点A的电压拉至低电压。节点A的电压导通第二P沟道金属氧化物半导体场效应晶体管MP2，并将节点D的电压拉至高逻辑电平H。节点D的电压导通第一N沟道金属氧化物半导体场效应晶体管MN1，并将节点C的电压拉至低逻辑电平L。由于第一N沟道金属氧化物半导体场效应晶体管MN1的驱动能力较弱，第一N沟道金属氧化物半导体场效应晶体管MN1在时间点t1后，在时间点t2将节点C的电压拉至低逻辑电平L。同时，在时间点t1后的时间点t2，第二反向器221将节点E的电压拉至高逻辑电平H。下降缘延迟器222在时间点t2，将设定电压SEL拉至高逻辑电平H。在时间点t1与时间点t2之间的时段中，多路复用器223根据作为设定电压SEL的低逻辑电平L，选择并输出作为第一数字电压的节点D的电压。缓冲器230接收节点D的电压，以输出低逻辑电平L，并将此作为输出数字电压O。

在时间点t2与时间点t3之间的时段中，节点C与D的电压分别被视为第一数字电压与第二数字电压。在时间点t2与时间点t3之间的时段中，多路复用器223根据作为设定电压SEL的高逻辑电平H，选择并输出节点E的电压。缓冲器230接收节点E的电压，以输出作为输出数字电压O的低逻辑电平H。

当输入数字电压I的电平在时间点t3从高逻辑电平H’降至低逻辑电平L’时，输入数字电压IB在时间点t3从低逻辑电平L’升至高逻辑电平H’。输入数字电压I关断第一电子开关214。输入数字电压IB导通第二电子开关215。第二电流源213的电流通过第二电子开关215，并将节点B的电压拉至低电压。节点B的电压导通第一P沟道金属氧化物半导体场效应晶体管MP1，并将节点C的电压拉至高逻辑电平H。同时，第二反向器221在时间点t3时，将节点E的电压拉至低逻辑电平L。节点C的电压导通第二N沟道金属氧化物半导体场效应晶体管MN2，并将节点D的电压拉至低逻辑电平L。由于第二N沟道金属氧化物半导体场效应晶体管MN2的驱动能力较弱，所以第二N沟道金属氧化物半导体场效应晶体管MN2在时间点t3后的时间点t4，将节点D的电压拉至低逻辑电平L。下降缘延迟器222在时间点t4后的时间点t5，将设定电压SEL拉至低逻辑电平L。在时间点t3与时间点t5之间的时段中，多路复用器223根据作为设定电压SEL的高逻辑电平H，选择并输出节点E的电压。换句话说，电平移位器200在不增加静态电流的前提下，自动选择一快速信号传输路径。缓冲器230接收节点E的电压，以输出作为输出数字电压O的高逻辑电平H。在时间点t5后，多路复用器223根据作为设定电压SEL的低逻辑电平L，选择并输出节点D的电压。缓冲器230接收节点D的电压，以输出作为输出数字电压O的低逻辑电平L。

图7为本发明的第三实施例的电平移位器的示意图。图8为本发明的第二实施例的电平移位器的输入数字电压、节点的信号、SR锁存器的输入电压、设定电压与输出数字电压的波形图。请参阅图7与图8，以下介绍本发明的第三实施例。第三实施例与第二实施例差别在于选择器220的内部电路。在第三实施例中，选择器220可包括，但不限于一第二反向器221、一多路复用器223、一上升缘(rising-edge)脉冲产生器224、一下降缘(falling-edge)脉冲产生器225与一SR锁存器226。第二反向器221的输入端耦接预电平移位器210的节点C。上升缘脉冲产生器224耦接第二反向器221的输出端。第二反向器221的输出端被视为节点E。下降缘脉冲产生器225耦接预电平移位器210的节点D。SR锁存器的S输入端与R输入端分别耦接上升缘脉冲产生器224与下降缘脉冲产生器225。多路复用器223耦接SR锁存器的Q输出端、第二反向器221的输出端与预电平移位器210的节点D。

第三实施例的电平移位器200的运作过程介绍如下。预电平移位器210的运作过程已于前面叙述过，故于此不再赘述。在时间点t0与时间点t1之间的时段中，第一电子开关214与第一反向器211接收作为输入数字电压I的低逻辑电平L’。节点C与D的电压分别被视为第二数字电压与第一数字电压。第二反向器221反向节点C的电压，以在节点E产生低逻辑电平L。上升缘脉冲产生器224接收节点E的电压，以产生低逻辑电平L，并由SR锁存器226的S输入端接收此低逻辑电平L。下降缘脉冲产生器225接收节点D的电压，以产生低逻辑电平L，并由SR锁存器226的R输入端接收此低逻辑电平L。因此，根据S输入端与R输入端的电压，SR锁存器226的Q输出端产生作为设定电压SEL的低逻辑电平L。多路复用器223接收节点D与E的电压及设定电压SEL。根据作为设定电压SEL的低逻辑电平L，多路复用器223选择并输出节点D的电压。最后，缓冲器230接收节点D的电压，以输出作为输出数字电压O的低逻辑电平L。

当输入数字电压I的电平在时间点t1从低逻辑电平L’升至高逻辑电平H’时，输入数字电压IB的电平在时间点t1从高逻辑电平H’降至低逻辑电平L’。在时间点t1后的时间点t2，第二反向器221将节点E的电压拉至高逻辑电平H。上升缘脉冲产生器224接收节点E的电压，以产生一正脉冲，并由SR锁存器226的S输入端在时间点t2接收此正脉冲。下降缘脉冲产生器225接收节点D的电压，以产生低逻辑电平L，并由SR锁存器226的R输入端接收此低逻辑电平L。因此，根据时间点t2的S输入端与R输入端的电压，SR锁存器226的Q输出端将设定电压SEL拉至高逻辑电平H。在时间点t1与时间点t2之间的时段中，根据作为设定电压SEL的低逻辑电平L，多路复用器223选择并输出作为第一数字电压的节点D的电压。最后，缓冲器230接收节点D的电压，以输出作为输出数字电压O的低逻辑电平L。

在时间点t2与时间点t3之间的时段中，节点C与D的电压分别被视为第一数字电压与第二数字电压。在时间点t2与时间点t3之间的时段中，根据作为设定电压SEL的高逻辑电平H，多路复用器223选择并输出节点E的电压。缓冲器230接收节点E的电压，以输出作为输出数字电压O的高逻辑电平H。

当输入数字电压I的电平在时间点t3从高逻辑电平H’降至低逻辑电平L’时，输入数字电压IB的电平在时间点t3从低逻辑电平L’升至高逻辑电平H’。第二反向器221在时间点t3将节点E的电压拉至低逻辑电平L。上升缘脉冲产生器224接收节点E的电压，以产生低逻辑电平L，并由SR锁存器226的S输入端接收此低逻辑电平L。下降缘脉冲产生器225接收节点D的电压，以产生正脉冲，并由SR锁存器226的R输入端在时间点t4接收此正脉冲。因此，根据时间点t3后的时间点t4的S输入端与R输入端的电压，SR锁存器226的Q输出端将设定电压SEL拉至低逻辑电平L。在时间点t3与时间点t4之间的时段中，根据作为设定电压SEL的高逻辑电平H，多路复用器223选择并输出节点E的电压。换句话说，电平移位器200在不增加静态电流的前提下，能自动选择一快速信号传输路径。最后，缓冲器230接收节点E的电压，以输出作为输出数字电压O的低逻辑电平L。在时间点t4后，根据作为设定电压SEL的低逻辑电平L，多路复用器223选择并输出节点D的电压。缓冲器230接收节点D的电压，以输出作为输出数字电压O的低逻辑电平L。

根据上述实施例，电平移位器自动选择一快速信号传输路径，并在不增加静态电流下，快速移位并输出电压电平。

以上所述，仅为本发明一优选实施例而已，并非用来限定本发明实施的范围，故举凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的权利要求范围内。

Claims (8)

1.一种电平移位器，其特征在于，包括：

一预电平移位器，用以移位一输入数字电压至一第一数字电压与一第二数字电压，其中在所述输入数字电压的电平变化时，所述第一数字电压与所述第二数字电压的电平依序变化；以及

一选择器，耦接所述预电平移位器，其中所述选择器用以选择并输出所述第一数字电压，其中所述第一数字电压的电平较所述第二数字电压的电平变化时更早变化。

2.如权利要求1所述的电平移位器，其特征在于，还包括一缓冲器，其耦接所述选择器。

3.如权利要求1所述的电平移位器，其特征在于，其中所述预电平移位器包括：

一反向器；

一第一电流源与一第二电流源，其耦接一第一电压端；

一第一电子开关与一第二电子开关，分别耦接所述第一电流源与所述第二电流源，其中所述第二电子开关耦接所述反向器；

一第一电流镜与一第二电流镜，耦接一高电压端，所述第一电流镜与所述第二电流镜分别耦接所述第一电子开关与所述第二电子开关，其中所述第一电流镜耦接所述第二电流镜；

一第一P沟道金属氧化物半导体场效应晶体管，耦接所述高电压端、所述第二电子开关、所述第二电流镜与所述选择器；

一第二P沟道金属氧化物半导体场效应晶体管，耦接所述高电压端、所述第一电子开关、所述第一电流镜与所述选择器；

一第一N沟道金属氧化物半导体场效应晶体管，耦接一第二低电压端、所述第一P沟道金属氧化物半导体场效应晶体管、所述选择器与所述第二P沟道金属氧化物半导体场效应晶体管；以及

一第二N沟道金属氧化物半导体场效应晶体管，耦接所述第二低电压端、所述第二P沟道金属氧化物半导体场效应晶体管、所述选择器、所述第一N沟道金属氧化物半导体场效应晶体管与所述第一P沟道金属氧化物半导体场效应晶体管。

4.如权利要求3所述的电平移位器，其特征在于，其中所述第一电流镜包括两个P沟道金属氧化物半导体场效应晶体管，所述第二电流镜包括两个P沟道金属氧化物半导体场效应晶体管。

5.如权利要求3所述的电平移位器，其特征在于，其中所述第一电子开关与所述第二电子开关皆为N沟道金属氧化物半导体场效应晶体管。

6.如权利要求1所述的电平移位器，其特征在于，其中所述选择器包括；

一反向器，其输入端耦接所述预电平移位器；

一下降缘延迟器，耦接所述反向器的输出端；以及

一多路复用器，耦接所述下降缘延迟器、所述反向器的输出端与所述预电平移位器。

7.如权利要求1所述的电平移位器，其特征在于，其中所述选择器包括；

一反向器，其输入端耦接所述预电平移位器；

一上升缘脉冲产生器，耦接所述反向器的输出端；

一下降缘脉冲产生器，耦接所述预电平移位器；

一SR锁存器，耦接所述上升缘脉冲产生器与所述下降缘脉冲产生器；以及

一多路复用器，耦接所述SR锁存器、所述反向器的输出端与所述预电平移位器。

8.如权利要求1所述的电平移位器，其特征在于，其中所述第一低电压端的电压低于所述第二低电压端的电压。

Images