CN115940599A

CN115940599A - 一种改进的多采样谐波混叠抑制方法

Info

Publication number: CN115940599A
Application number: CN202211703140.6A
Authority: CN
Inventors: 姚文熙; 王庭康; 杨欢; 赵荣祥
Original assignee: Zhejiang University ZJU
Current assignee: Zhejiang University ZJU
Priority date: 2022-12-29
Filing date: 2022-12-29
Publication date: 2023-04-07
Anticipated expiration: 2042-12-29
Also published as: CN115940599B

Abstract

本发明公开了一种改进的多采样谐波混叠抑制方法，所述方法确定多采样次数N及其变流器输出采样信号点，分析对应的多采样信号谐波特性；根据多采样信号谐波特性和控制器运算性能确定是否采用小计算量简化方法，设计坐标正变换和反变换矩阵；设计低延时数字滤波器；若采用小计算量简化方法，则仅设计1倍开关频率处坐标正变换和反变换矩阵及低延时数字滤波器，并对2倍及以上开关频率处设计简化重复滤波器。相比于常规滑动平均滤波器、改进重复滤波器进行混叠抑制而言，本发明结合坐标变换的同一频率转换、低延时数字滤波器的多采样谐波混叠抑制方法，可在同一频率处提供无穷小的增益以滤除谐波，且可大幅度减小多采样谐波混叠抑制带来的相位滞后；本发明所提的改进的多采样谐波混叠抑制方法不存在奈奎斯特频率及以上信号幅频增益放大现象。

Description

一种改进的多采样谐波混叠抑制方法

技术领域

本发明设计一种多采样混叠抑制方法，更具体地，涉及一种改进的多采样谐波混叠抑制方法，属于电力电子技术领域。

背景技术

为实现碳达峰碳中和目标实现过程中大容量新能源装备得到了大力发展，而大功率并网逆变器是光伏或风电与大电网之间实现光能或风能到电能直接的重要接口。然而，为了降低系统开关损耗，大功率并网逆变器势必会降低开关频率，增加了控制系统延时，这会导致并网逆变器控制系统稳定裕度降低，带宽减小，动态响应速度下降等不利影响。

在固定开关管通断频率下，多采样可直接减小计算和更新延时，以及PWM(Pulsewidthmodulation)调制延时，这可在保证不提升开关频率下减小总延时时间，有效提高了控制带宽，进一步提升了系统动态响应速度，有利于提升抗干扰能力等。

但是，多采样会直接引入开关频率及其倍频处的边带谐波，若直接应用多采样的采样方式，会带来控制系统中将引入输出指令电压的开关频率及其倍频处的边带谐波混叠。尽管多采样能显著提升带宽，但增加了并网逆变器输出电流波形的总谐波畸变率。

为了抑制多采样引入的边带谐波，常规多采样的混叠抑制方法有：滑动平均滤波器(Moving average filter，MAF)，低延时的改进重复滤波器(Improvedrepetitivefilter，IRF)等数字滤波器方式。对于滑动平均滤波器而言，为了滤除开关频率及其倍频处边带谐波，需要设置二分之一的开关周期滑动窗口延时，这势必大大削减了多采样减小控制延时的优势；而低延时的改进重复滤波器尽管可将延时时间缩短至四分之一的开关周期，但仍旧存在较大数字滤波器带来的延时，且奈奎斯特以上频率处呈现放大现象，易造成噪声等高频干扰信号放大。

现有技术中常规的多采样谐波混叠抑制方法都是基于数字滤波器的，然而数字滤波器所带来的延时和多采样减小控制系统延时是相互矛盾的。尽管改进的数字滤波器能减小延时至四分之一开关周期，但是会带来负面影响，如不能完全滤除开关频率及其倍频处边带谐波、放大奈奎斯特频率以上干扰噪声信号等。

发明内容

为了解决常规滑动平均滤波器下多采样谐波混叠抑制所带来控制环相位滞后、低延时重复滤波器下多采样也带来相位滞后以及重复滤波器放大奈奎斯特频率以上干扰噪声信号等缺陷，本发明提出一种改进的多采样谐波混叠抑制方法，旨在多采样谐波混叠抑制后能实现大幅减小相位滞后、提升系统带宽的效果，消除奈奎斯特频率及其以上信号放大的缺陷。

本发明公开了一种改进的多采样谐波混叠抑制方法，其特征在于：包括如下步骤：

步骤1，确定多采样次数N及其采样点，分析多采样信号谐波特性；

输入多采样次数N以及变流器拓扑中多采样的信号点，在三角载波SPWM调制方式下，分析变流器输出端口电压的解析表达式；并且求解变流器输出端口电压到多采样信号点的传递函数；根据变流器端口电压和多采样信号点的传递函数关系，求解多采样信号点的信号解析表达式；根据多采样电流解析表达式，可得到多采样中含有开关变频带谐波次数及其含量，并且得到各边带谐波相序；

步骤2，根据所述多采样信号谐波特性和控制器运算性能判断在滤波时是否需要采用小计算量简化，如果不需要，则进入到步骤3谐波混叠抑制；如果需要，则进入步骤4的小计算量简化谐波混叠抑制；

步骤3，设计各个主要次边带谐波坐标变换和反变换矩阵，并设计低延时数字滤波，采用所述低延时数字滤波进行谐波混叠抑制；

基于步骤1中多采样信号点的谐波分布、含量及相序，设置x-h_x边带谐波抑制时坐标变换参考角度为

θ₀由变流器电网同步锁相环提供，实施正坐标变换为：

在θ′参考角度下，对x-h_x边带谐波实施正坐标变换T_abc-dq后，可将其变换为同一频率谐波，频率为x·f_sw，并对该x-h_x边带谐波正变换后的同一频率谐波实施滤波；

同样在θ′参考角度下对低延时滤波后信号实施反坐标变换，反坐标变换矩阵为：

对于其他边带谐波，重复步骤3即可实现其他边带谐波的抑制；

在坐标变化后设计低延时滤波器，所述低延时滤波器由滑动平均滤波器G_MAF(z)和相位超前补偿器G_c(z)组成，低延时滤波器G_LDF(z)离散化表达式为：

式中，L为MAF滑动窗口内的样本数，L＝N(N为多采样次数)；k为直流增益归一化的补偿器增益，k＝(1-0.99^L)/(1-0.99)；

步骤4，基于步骤3同样坐标变换和反变换矩阵，对1倍开关频率实施坐标正变换和反变换，使用步骤3中的低延时数字滤波，并设计重复滤波对2倍频以上开关边带谐波进行谐波混叠抑制；

所述小计算量简化谐波混叠抑制是提供基频相位的锁相环(Phase locked loop，PLL)模块、1倍频开关频率处边带谐波抑制模块、2倍及以上开关频率边带谐波抑制模块；提供基频相位的PLL模块是直接利用变流器控制系统中的PLL，提供给1倍频开关频率处边带谐波抑制模块中需要的相位信息θ；1倍频开关频率处边带谐波抑制模块实施方式为单个边带谐波抑制实施方式，但此处仅针对1倍频开关频率处边带谐波；2倍及以上开关频率边带谐波抑制模块是针对2倍及以上开关频率的边带谐波进行滤除，采用简化重复滤波器为：

其中，M＝N/x(N为多采样次数，x为开关频率倍频数)。

进一步，所述步骤1中边带谐波相序为：当基波频率倍数n为正奇数或负偶数时，对应边带谐波为正序；当基波频率倍数n为负奇数或正偶数时，对应边带谐波为负序。

具体的，L型滤波器输出电流、多采样LCL型滤波器多采样变流器侧电流解析式分别为：

其中，m表示三角载波频率倍数，n表示基波频率倍数；ω₀、ω_cr分别为基波和三角载波角频率；J_n(x)为贝塞尔函数，M表示幅值调制比，U_dc为直流母线电压的二分之一；B_mn为三相变流器中开关频率及其倍频次边带谐波项的幅值系数；G_L(s)和G_LCL(s)分别为变流器输出端口电压到变流器输出电流的传递函数。

进一步，所述步骤3中单个边带谐波抑制具体包括相位模块、坐标正变换模块、低延时滤波器模块和坐标反变换模块；其中，所述相位模块提供坐标变换相位；所述坐标正变换模块是由步骤3中实施对称边带谐波频率变换统一得到，将关于开关频率及其倍频处的边带谐波变换为同一频率；坐标反变换模块由步骤3中得到，将正变换滤波后的信号变换为原始信号形式。

基于上述技术方案，与现有技术相比本发明的有益效果是：

(1)相对于常规滑动平均滤波器和低相位滞后重复滤波器而言，本发明所提出的改进的多采样谐波混叠抑制方法能通过坐标变换的方式将边带谐波变换至同一频率处，利用低延时数字滤波器可在同一频率处提供无穷小的增益，对边带谐波混叠抑制效果更好；

(2)相对于常规滑动平均滤波器和低相位滞后重复滤波器而言，本发明提出的多采样谐波混叠抑制方法在开关频率以下几乎无任何相位滞后，在控制系统设计时，可实现更大的带宽，提高控制系统性能；

(3)本发明所提出的改进的多采样谐波混叠抑制方法可在保证边带谐波坐标变换后几乎完全滤除的同时，可大幅度减小混叠抑制延时，解决了常规数字滤波器混叠抑制带来的延时和多采样减小延时之间的矛盾；

(4)相对于常规低相位滞后重复滤波器混叠抑制而言，本发明步骤3中边带谐波混叠抑制方法对奈奎斯特频率及以上信号无任何幅频增益放大现象，能保证对系统高频信号干扰很小。

附图说明

图1为本发明所提出的改进的多采样谐波混叠抑制方法实施的流程框图；

图2(a)和(b)分别为基于边带谐波坐标变换和低延时数字滤波器的多采样谐波混叠抑制总实施框图、x-h_x边带谐波抑制实施框图；

图3为不同滤波器的bode图；

图4(a)为采样次数N＝8时小计算量简化方法的基于边带谐波坐标变换、低延时数字滤波器和重复滤波器的多采样谐波混叠抑制实施框图，图4(b)为采样次数N＝8时小计算量简化方法的基于边带谐波坐标变换、低延时数字滤波器和重复滤波器的多采样谐波混叠抑制实施步骤；

图5为采样次数N＝8时小计算量简化方法传递函数bode图；

图6为SPWM调制下多采样示意图；

图7(a)、(b)和(c)分别为在LCL型并网逆变器中逆变器侧电流反馈下固有阻尼控制下，混叠抑制前、本发明所提出的改进的多采样谐波混叠抑制方法及其小计算量简化方法对应的逆变器侧电流波形图；

图8(a)、(b)和(c)分别为在LCL型并网逆变器中逆变器侧电流反馈下固有阻尼控制下，混叠抑制前、本发明所提出的改进的多采样谐波混叠抑制方法及其小计算量简化方法对应的逆变器侧电流频谱图；

图9为不同多采样谐波混叠抑制方法下K_p相同时LCL型并网逆变器开环传递函数bode图；

图10为不同多采样谐波混叠抑制方法下临界稳定时LCL型并网逆变器开环传递函数bode图。

具体实施方式

下面结合附图和实施例，对本发明改进的多采样谐波混叠抑制方法实施步骤、优点进行具体说明。

如图1所示，本发明所提出的改进的多采样谐波混叠抑制方法实施的流程框图，具体步骤如下：

具体地，输入多采样次数N以及变流器拓扑中多采样的信号点，在三角载波SPWM(Sinusoidal PWM)调制方式下，分析变流器输出端口电压的解析表达式。其中，两电平的三相变流器输出相电压的解析表达式如下：

式(1)中，m表示三角载波频率倍数，n表示基波频率倍数；ω₀、ω_cr分别为基波和三角载波角频率；M表示幅值调制比(正弦调制波幅值和三角载波幅值之比)，U_dc为直流母线电压的二分之一；

为三相变流器中三角载波及其倍频次边带谐波项的幅值系数，J_n(x)为贝塞尔函数。

由式(1)可知，在三相逆变器输出线电压中，不会出现以下相桥臂的谐波成分：1)载波谐波；2)m±n为偶数的边带谐波；3)三倍频的边带谐波。根据三相电压对称关系、线电压u_ab和u_ca，可求得三相变流器输出相电压，如式(2)所示。

根据式(2)可求得三相变流器输出相电压的解析表达式如下：

根据输出滤波器，求得变流器输出电压到多采样采集信号的传递函数，进而可以得到多采样信号的解析表达式。例如，当对L型滤波器、LCL型输出电流滤波器对应的变流器侧输出电流进行多采样时，两者对应的变流器输出电压到逆变器侧电流信号的传递函数分别如式(4)和式(5)。

式(4)中，L为单电感L型滤波器电感值；式(5)中，L₁、L₂、C分别为LCL滤波器逆变器侧、电网侧滤波电感值、滤波电容值。

基于式(3)、式(4)、式(5)中的三相变流器输出相电压，对于L型输出滤波器，LCL型滤波器而言，可得到对应的三相逆变器输出相电流表达式分别如式(6)和式(7)。

至此，根据解析分析得到的变流器相电流(单电感L滤波器对应式(6)以及LCL滤波器对应式(7))，当对相电流进行多采样时，可求解得到多采样中含有开关变频带谐波次数及其含量，并且得到各边带谐波相序。具体地，就式(6)中i_L-a而言，边带谐波分布可通过

详细推导得到；各个边带谐波含量可通过

详细求得，并取谐波含量大于0.5％作为混叠抑制对象；相序可通过i_L-a、i_L-b和i_L-c这三者之间某个频率下边带谐波的相位关系得到，若前者依次超前后者120°，则为正序，反之为负序。

步骤2：根据所述多采样信号谐波特性和控制器运算性能判断在滤波时是否需要采用小计算量简化，如果不需要，则进入到步骤3；如果需要，则进入步骤4；

其中控制器运算性能包括控制系统算法复杂度、控制器主频。

步骤3：设计各个主要次边带谐波坐标变换和反变换矩阵，并设计低延时数字滤波，采用所述低延时数字滤波进行谐波混叠抑制；

非小计算量简化可通过很多次边带谐波坐标变化即低延时数字滤波器的方式实现多采样信号混叠抑制，但采样次数越多，采样信号中边带谐波对数越多，从而坐标变换和数字滤波器的计算量越大。为了减小本发明多采样谐波混叠抑制方法的计算量，因此本发明才提供了基于边带谐波坐标变换、低延时数字滤波器和重复滤波器的多采样谐波混叠抑制的小计算量简化方法。该混叠抑制简化方法通过牺牲一部分延时时间来减小计算量，但延时近似为常规数字滤波器混叠抑制方法延时的1/2。

在开关频率f_sw＝2000Hz，采样次数N＝8，边带谐波分别为1900Hz、2100Hz时，图4(a)给出了关于1倍开关频率对称的边带谐波下，对应的低延时数字滤波器G_LDF(z)、常规的滑动平均滤波器G_MAF(z)和重复滤波器G_RF(z)的bode图。显然，常规的滑动平均滤波器G_MAF(z)和重复滤波器G_RF(z)分别会带来T_sw/2和T_sw/4的延时，且对于1900Hz和2100Hz的边带谐波幅值增益分别为25.9dB和26.5dB、21.7dB和21.9dB；而步骤3实施了对称边带谐波频率变换统一后，1900Hz和2100Hz的边带谐波变换为2000Hz谐波，再利用低延时数字滤波器G_LDF(z)在开关频率f_sw以下几乎无相位延时，且可提供近似无穷小的幅值增益。因此，本发明结合对称边带谐波频率变换统一和低延时数字滤波器可实现相位延时最小，且提供近似无穷小幅值增益。

图2(a)给出了基于改进的多采样谐波混叠抑制中的坐标变换和反变换实施框图。依据采样N次时的边带谐波分布和含量，以及边带谐波相序，来确定边带谐波坐标变换矩阵，再逐一对各个对称边带谐波进行坐标变换及坐标反变换。坐标变换后，对应的一对边带谐波可变换为同一频率。图2(b)给出了x-h_x边带谐波抑制实施框图(其中，x表示三角载波的x倍频，h_x表示三角载波x倍频下的第h_x次对边带谐波)。具体地，根据步骤1得到开关频率及其倍频各个边带谐波分布及相序后，设置x-h_x边带谐波抑制时坐标变换参考角度为：

正坐标变换为：

具体地，在θ′参考角度下，对x-h_x边带谐波实施正坐标变换T_abc-dq后，可将其变换为同一频率谐波，频率为x·f_sw。然后，对x-h_x边带谐波正变换后的同一频率谐波实施步骤3的低延时数字滤波。最后，同样在θ′参考角度下对低延时数字滤波后信号实施反坐标变换，反坐标变换矩阵为：

至此，实现了x-h_x边带谐波的抑制。对于其他边带谐波，重复步骤3即可实现其他边带谐波的抑制。

简化低延时数字滤波是在每个坐标变换后或坐标反变换前的边带谐波设置指定频率的低延时数字滤波器，近似完全滤除每对边带谐波。低延时数字滤波器由滑动平均滤波器G_MAF(z)和相位超前补偿器G_c(z)组成，低延时数字滤波器G_LDF(z)离散化表达式为：

式中，L为MAF滑动窗口内的样本数，L＝N(N为多采样次数)；k为直流增益归一化的补偿器增益，k＝(1-0.99^L)/(1-0.99)。其中，G_LDF(z)中的相位超前补偿器传函G_c(z)几乎是MAF的倒数，以有效补偿由MAF引起的相位滞后。

步骤4，基于步骤3同样坐标变换和反变换矩阵，对1倍开关频率实施坐标正变换和反变换，使用步骤3中的低延时数字滤波，并设计重复滤波对2倍频以上开关边带谐波进行谐波混叠抑制。

为了减小延时，现有文献中提出低相位滞后的重复滤波器，离散化表达式为：

如图4所示，图4(a)给出了采样次数N＝8时小计算量简化方法的基于边带谐波坐标变换、低延时数字滤波器和简化重复滤波器的多采样谐波混叠抑制实施框图，其中图4(b)给出了具体实施步骤：

步骤41：开关频率处的对称边带谐波频率变换统一。依据采样N次时开关频率处分布的边带谐波含量和相序，分别确定坐标变换矩阵，逐一进行坐标变换及坐标反变换。坐标变换后，对应的一对边带谐波可变换为同一频率。正坐标变换和反变换如式(9)和式(10)所示。采样次数N＝8时，1倍开关频率处只存在一对边带谐波，图5中对1倍开关频率处边带谐波抑制仅进行了一次坐标正反变换。

步骤42：低延时数字滤波。在每个坐标变换后或坐标反变换前的边带谐波设置指定频率的低延时数字滤波器，近似完全滤除开关频率处边带谐波。多采样N＝8次时，低延时数字滤波器表达式为：

步骤43：重复滤波。统一利用小计算量简化重复滤波器对2倍及以上开关频率的边带谐波进行滤除。

式(14)中，M＝N/x(N为多采样次数，x为开关频率倍频数)。因此，采样次数N＝8时，图5滤波实施框图总滤波器为式(13)和(14)之积，即G_LDF(N＝8)(z)＝G_LDF(N＝8)(z)·G_SRF(z)。

由于小计算量简化方法对1倍开关频率处边带谐波进行了频率变换统一，直接利用式(13)所示滤波器G_LDF(N＝8)(z)即可保证几乎无相位延时下1倍开关频率处边带谐波的抑制；再利用式(14)所示滤波器G_SRF)z)滤除2倍及以上开关频率的边带谐波。

为验证本发明相对于常规数字滤波器下多采样谐波混叠抑制的优势，图6给出了采样次数N＝8时小计算量简化方法的滤波器总bode图，以LCL型并网逆变器中逆变器侧电流反馈下固有阻尼控制作为一种具体实施例，对比多采样下不同混叠抑制方法在减小延时、提升带宽上的效果。

其中，对LCL型逆变器侧电流实施多采样，即如图6所示进行采样、计算和更新占空比，设定在一个PWM周期内采样次数N＝8，开关频率f_sw＝2000Hz。

按照步骤41分析在SPWM调制下采样次数N＝8时含有的主要次边带谐波为：1)1倍开关频率处对称边带谐波1900Hz和2100Hz，分别对应正序和负序；2)2倍开关频率处对称边带谐波3950Hz和4050Hz，分别对应负序和正序；3)3倍开关频率处对称边带谐波5900Hz和6100Hz(分别对应正序和负序)、5800Hz和6200Hz(分别对应负序和正序)。由图6所示，G_LDF(N＝8)(z)对1倍开关频率处边带谐波呈现无穷小增益；G_SRF(z)带来T_sw/8的延时，且对2倍频开关频率处3950Hz和4050Hz边带谐波幅频增益为-34.9dB和-35.0dB。图8(a)给出了与步骤41中所分析主要次边带谐波保持一致的无任何混叠抑制方法下采样次数N＝8时实际获取的逆变器侧电流。

图7(a)、(b)和(c)给出了混叠抑制前、本发明所提出的改进的多采样谐波混叠抑制方法及其小计算量简化方法下的LCL型逆变器侧电流波形图，图8(a)、(b)和(c)给出了三者对应的LCL型并网逆变器中逆变器侧电流的频谱分析图，对应的总谐波畸变率分别11.18％、0.98％和1.54％。可见，本发明方法可有效抑制边带谐波，以及小计算量简化方法可在保证计算量减小的同时实现谐波混叠抑制。

在LCL型并网逆变器相同电路参数、相同控制结构(逆变器侧电流反馈的固有阻尼单环控制)下，对常规滑动平均滤波器混叠抑制、常规重复滤波器混叠抑制、本发明所提出的非小计算量简化混叠抑制，以及本发明所提出的小计算量简化混叠抑制这4种混叠抑制方式(其中，多采样次数N＝8)，进行了对比分析。在相同LCL型并网逆变器电路参数和控制结构下，上述4种采样方式下对应的开环传递函数分别如下：

式(15)-(18)中，

其中，当采用常规双采样双更新(N＝2)的不规则采样方式时，T_c＝T_sw/2；当多采样次数N＝8时，T_c＝T_sw/8)；ω₀为工频基波角频率；G_PI(z)＝[z(K_p+K_pT_c)-K_p]/(z-1)，为PI控制器。

如图9所示，图9是在4种混叠抑制方法下K_p取值相同(K_p＝6.5)时的控制系统开环传递函数bode图。由图9可知，在K_p相同时，常规滑动平均滤波器混叠抑制、常规重复滤波器混叠抑制、本发明所提出的非小计算量简化混叠抑制、本发明所提出的小计算量简化混叠抑制这4种多采样谐波混叠抑制方式下的控制系统对应的相位裕度(Phase Margin，PM)分别为PM_MAF＝27°、PM_RF＝44°、PM_LDF＝66°、PM_LDF-SRF＝56°。显然，相较于常规滑动平均滤波器贺常规重复滤波器混叠抑制而言，本文所提出的改进的多采样谐波混叠抑制方法具有最优的相位延时减小效果，本发明所提出的小计算量简化混叠抑制方法也带来了相位延时的减小。

如图10所示，图10是在4种混叠抑制方法下临界稳定(相位裕度和增益裕度均为零)时的控制系统开环传递函数bode图。由图9可知，在临界稳定时，常规滑动平均滤波器混叠抑制、常规重复滤波器混叠抑制、本发明所提出的非小计算量简化混叠抑制、本发明所提出的小计算量简化混叠抑制这4种多采样谐波混叠抑制方式下的控制系统对应的PI控制器比例系数K_p分别为21、36、43.5、46，其中对应的K_p越大，穿越频率越大，即带宽也越大。显然，本发明改进的多采样谐波混叠抑制方法能有效减小相位延时、提升带宽的应用优势，相较于常规滑动平均滤波器和常规重复滤波器混叠抑制而言，本文所提出的改进的多采样谐波混叠抑制方法和本发明所提出的小计算量简化混叠抑制方法具有更大穿越频率，即更大带宽，具有更好的动态响应性能。

本发明不局限于上述具体实施方式，本领域的技术人员根据本发明公开的内容，可以采用多种其他实施方式，如运用其他拓扑类型变流器、其他控制环路、其他输出滤波器或不同采样点下多采样谐波混叠抑制等。因而，权利要求书旨在涵盖本发明真正构思和范围内的所有变型。

Claims

1.一种改进的多采样谐波混叠抑制方法，其特征在于：包括如下步骤：

基于步骤1中多采样信号点的谐波分布、含量及其相序，设置x-h_x边带谐波抑制时坐标变换参考角度为

θ₀由变流器电网同步锁相环提供，实施正坐标变换为：

在坐标变换后设计低延时滤波器，所述低延时滤波器由滑动平均滤波器G_MAF(z)和相位超前补偿器G_c(z)组成，低延时滤波器G_LDF(z)离散化表达式为：

所述小计算量简化谐波混叠抑制是提供基频相位的锁相环模块、1倍频开关频率处边带谐波抑制模块、2倍及以上开关频率边带谐波抑制模块；提供基频相位的PLL模块是直接利用变流器控制系统中的PLL，提供给1倍频开关频率处边带谐波抑制模块中需要的相位信息θ；1倍频开关频率处边带谐波抑制模块实施方式为单个边带谐波抑制实施方式，但此处仅针对1倍频开关频率处边带谐波；2倍及以上开关频率边带谐波抑制模块是针对2倍及以上开关频率的边带谐波进行滤除，采用简化重复滤波器为：

其中，M＝N/x(N为多采样次数，x为开关频率倍频数)。

2.根据权利要求1所述的一种改进的多采样谐波混叠抑制方法，其特征在于，所述步骤1中边带谐波相序为：当基波频率倍数n为正奇数或负偶数时，对应边带谐波为正序；当基波频率倍数n为负奇数或正偶数时，对应边带谐波为负序。

3.根据权利要求1所述的一种多采样谐波混叠抑制方法，其特征在于，所述步骤3中单个边带谐波抑制具体包括相位模块、坐标正变换模块、低延时滤波器模块和坐标反变换模块；所述相位模块提供坐标变换相位；所述坐标正变换模块是由步骤3中实施对称边带谐波频率变换统一得到，将关于开关频率及其倍频处的边带谐波变换为同一频率；所述坐标反变换模块由步骤3中得到，将正变换滤波后的信号变换为原始信号形式。