CN115938274A - 显示面板和显示装置 - Google Patents

显示面板和显示装置 Download PDF

Info

Publication number
CN115938274A
CN115938274A CN202310003671.2A CN202310003671A CN115938274A CN 115938274 A CN115938274 A CN 115938274A CN 202310003671 A CN202310003671 A CN 202310003671A CN 115938274 A CN115938274 A CN 115938274A
Authority
CN
China
Prior art keywords
line
data
data line
sub
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310003671.2A
Other languages
English (en)
Inventor
魏倩
王尚龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Tianma Microelectronics Co Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Priority to CN202310003671.2A priority Critical patent/CN115938274A/zh
Publication of CN115938274A publication Critical patent/CN115938274A/zh
Priority to US18/305,480 priority patent/US11961464B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Abstract

本发明提供一种显示面板和显示装置。显示面板连接至数据驱动器，数据驱动器通过输出端子顺序地输出第一数据信号和第二数据信号，第一数据线被提供第一数据信号，第二数据线被提供第二数据信号；第一子像素连接至第一数据线，第二子像素连接至第二数据线；第一信号线与第一数据线和第二数据线分别交叉形成交叠部；选通电路配置为输出端子分别连接至第一数据线和第二数据线；屏蔽图案与至少一个交叠部交叠；当数据驱动器的输出端子向数据线提供数据信号时，屏蔽图案连接至固定电位。本发明能够节省数据驱动器的制作成本、避免数据线充电不足导致图像失真，还能够改善横向暗亮线的显示串扰问题。

Description

显示面板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板和显示装置。
背景技术
显示面板包括多个子像素和多条信号线，信号线连接到子像素用于对子像素进行驱动。显示面板中横纵交叉的信号线数量较多，而横纵交叉的信号线之间会存在耦合电容对显示效果产生一定影响。现有技术中自发光显示面板存在横向暗亮线的显示串扰问题，影响了显示效果。
发明内容
本发明实施例提供一种显示面板和显示装置，以解决提升显示效果的技术问题。
第一方面，本发明实施例提供一种显示面板，显示面板连接至数据驱动器，数据驱动器通过输出端子顺序地输出第一数据信号和第二数据信号，显示面板包括：
沿第一方向延伸的数据线，数据线包括第一数据线和第二数据线，第一数据线被提供有第一数据信号，第二数据线被提供有第二数据信号；
多个子像素，子像素包括第一子像素和第二子像素，第一子像素连接至第一数据线，第二子像素连接至第二数据线；
沿第二方向延伸的第一信号线，第一信号线与第一数据线和第二数据线分别交叉形成交叠部，第二方向与第一方向交叉；
选通电路，选通电路配置为使用多个开关单元将数据驱动器的输出端子分别连接至第一数据线和第二数据线；以及
基板；
设置在基板上的第一金属层，第一金属层包括多条第一信号线；
设置在基板上的第二金属层，第二金属层包括第一数据线和第二数据线；
设置在第一金属层和第二金属层之间的第三金属层，第三金属层包括屏蔽层，屏蔽层包括屏蔽图案，屏蔽图案与至少一个交叠部交叠；
其中，当数据驱动器的输出端子通过选通电路向数据线提供数据信号时，屏蔽图案连接至固定电位。
第二方面，基于同一发明构思，本发明实施例提供一种显示装置，包括本发明任意实施例提供的显示面板。
本发明实施例提供的显示面板和显示装置，具有如下有益效果：显示面板设置有选通电路，选通电路配置为使用多个开关单元将数据驱动器的输出端子分别连接至第一数据线和第二数据线，选通电路的设置能够减少数据驱动器上输出端子的设置个数，节省数据驱动器的制作成本。设置第一子像素连接到第一数据线，第二子像素连接到第二数据线，当第一子像素和第二子像素分别对应的像素电路在像素电路列中交替排列时，由第一数据线、第二数据线交替对同一像素电路列中的像素电路进行驱动，结合选通电路的设置能够保证每条数据线上的充电时间更加充分，避免数据线充电不足导致图像失真。同时，在数据线与第一信号线交叉形成的交叠部位置处设置屏蔽图案，屏蔽图案所在膜层位于数据线所在膜层和第一信号线所在膜层之间、屏蔽图案与交叠部交叠，且当数据驱动器的输出端子通过选通电路向数据线提供数据信号时屏蔽图案连接至固定电位，能够利用屏蔽图案在数据线和第一信号线之间形成屏蔽作用，以减小数据线和第一信号线之间的耦合作用，改善横向暗亮线的显示串扰问题，提升显示效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种显示面板示意图；
图2为本发明实施例提供的一种显示模组示意图；
图3为本发明实施例提供的一种像素电路示意图；
图4为本发明实施例提供的另一种显示面板的局部示意图；
图5为图4中切线A-A'位置处一种截面示意图；
图6为本发明实施例提供的另一种显示面板局部示意图；
图7为本发明实施例提供的另一种显示面板局部示意图；
图8为本发明实施例提供的另一种显示面板局部示意图；
图9为本发明实施例提供的另一种显示面板局部示意图；
图10为图9中区域Q1位置处局部放大示意图；
图11为本发明实施例提供的另一种显示面板局部示意图；
图12为图11中区域Q2位置处放大示意图；
图13为本发明实施例提供的另一种显示面板局部示意图；
图14为本发明实施例提供的另一种显示面板局部示意图；
图15为图14中切线B-B'位置处一种截面示意图；
图16为本发明实施例提供的另一种显示面板示意图；
图17为本发明实施例提供的另一种显示面板示意图；
图18为本发明实施例提供的另一种显示面板局部示意图；
图19为图18中切线C-C'位置处一种截面示意图；
图20为本发明实施例提供的显示装置示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
图1为本发明实施例提供的一种显示面板示意图，如图1所示，显示面板包括多个子像素sp，子像素包括发光器件(图1中未示出)和像素电路10，图1中仅以框图示意像素电路10，对于像素电路10的具体结构将在下述实施例中进行举例说明。多个像素电路10在第一方向a上排列成像素电路列10L，多个像素电路10在第二方向b上排列成像素电路行10H，第一方向a和第二方向b相互交叉。还包括沿第一方向a延伸的数据线20和沿第二方向b延伸的横向信号线30，数据线20连接在第一方向a上排列的多个像素电路10，横向信号线30连接在第二方向b上排列的多个像素电路10，横向信号线30至少包括行选通线(也可以称为扫描线)。在显示时在第一方向a上排列的多条行选通线顺序输出选通信号，以对像素电路行10H逐行进行控制。其中，数据线20包括第一数据线21和第二数据线22，子像素sp包括第一子像素sp1和第二子像素sp2，第一子像素sp1连接至第一数据线21，第二子像素sp2连接至第二数据线22。
本发明实施例中一个像素电路列10L对应两条数据线20。连接于同一个像素电路列10L的第一数据线21和第二数据线22组成线组。对应于一个像素电路列10L来说，第一子像素sp1所包括的像素电路10和第二子像素sp2所包括的像素电路10在第一方向a上交替排列。也即第一数据线21和第二数据线22中，一者连接到像素电路列10L中的第奇数个像素电路10、另一者连接到像素电路列10L中的第偶数个像素电路10。或者说，一个像素电路列10L中的多个像素电路10交替与第一数据线21和第二数据线22电连接。
显示面板连接至数据驱动器(图1中未示出数据驱动器)，数据驱动器的输出端子与显示面板上信号端子40对应连接。数据驱动器通过输出端子顺序地输出第一数据信号和第二数据信号，则与输出端子对应连接的信号端子顺序输出第一数据信号和第二数据信号。其中，第一数据线21被提供有第一数据信号，第二数据线22被提供有第二数据信号。也就是说，输出端子顺序地向第一数据线21和第二数据线22提供数据信号。
显示面板还包括选通电路50和选通控制线60，选通控制线60用于对选通电路50进行控制，选通电路50配置为使用多个开关单元将数据驱动器的输出端子分别连接至第一数据线21和第二数据线22。一个选通电路50连接到至少两条第一数据线21和至少两条第二数据线22。
本发明实施例提供的显示面板中一个像素电路列10L对应一条第一数据线21和一条第二数据线22，第一数据线21和第二数据线22分别连接到像素电路列10L中的第奇数个像素电路10和第偶数个像素电路10。并设置有选通电路50，选通电路50配置为将数据驱动器的输出端子连接到第一数据线21和第二数据线22，选通电路50的设置能够减少数据驱动器上输出端子的设置个数，节省数据驱动器的制作成本。
图1中一个选通电路50连接到两条第一数据线21和两条第二数据线22，第一数据线21连接像素电路列10L中的第奇数个像素电路10，第二数据线22连接像素电路列10L中的第偶数个像素电路10。选通控制线60包括第一控制线61、第二控制线62、第三控制线63和第四控制线64。选通电路50中的开关单元包括第一开关单元T1、第二开关单元T2、第三开关单元T3和第四开关单元T4。图1中在第一方向a上，由上到下排列的像素电路行10H分别为第一、第二、第三至第四像素电路行；在第二方向b上，由左向右排列的像素电路列10L分别为第一、第二、第三至第四像素电路列。图1中示意4行4列的像素电路，比如第1行第1列的像素电路10表示为(1,1)。
在驱动第一个像素电路行时：首先，第一控制线61提供使能信号控制选通电路50中第一开关单元T1开启，将信号端子40与一条第一数据线21电连接、向第一数据线21提供数据信号，其中，左边的信号端子40提供的数据信号给到像素电路(1,1)，右边的信号端子40提供的数据信号给到像素电路(1,3)；然后，第二控制线62提供使能信号控制选通电路50中第二开关单元T2开启，将信号端子40与另一条第一数据线21电连接、向第一数据线21提供数据信号，其中，左边的信号端子40提供的数据信号给到像素电路(1,2)，右边的信号端子40提供的数据信号给到像素电路(1,4)。第一控制线61和第二控制线62分别提供一次使能信号完成对第一个像素电路行的驱动。
在驱动第二个像素电路行时：首先，第三控制线63提供使能信号控制选通电路50中第三开关单元T3开启，将信号端子40与一条第二数据线22电连接、向第二数据线22提供数据信号，其中，左边的信号端子40提供的数据信号给到像素电路(2,1)，右边的信号端子40提供的数据信号给到像素电路(23)；然后，第四控制线64提供使能信号控制选通电路50中第四开关单元T4开启，将信号端子40与另一条第二数据线22电连接、向第二数据线22提供数据信号，其中，左边的信号端子40提供的数据信号给到像素电路(2,2)，右边的信号端子40提供的数据信号给到像素电路(2,4)。第三控制线63和第四控制线64分别提供一次使能信号完成对第二个像素电路行的驱动。
在驱动相邻的第一个像素电路行和第二个像素电路行时，数据驱动器通过一个输出端子顺序地输出2个第一数据信号和2个第二数据信号。在连续的驱动第一个像素电路行和第二个像素电路行时，属于同一个像素电路列10L的两个像素电路10分别由第一数据线21和第二数据线22进行驱动。也就是，由两条数据线20分别对同一像素电路列10L中相邻两个像素电路10进行驱动。
在不设置选通电路的方案中，数据驱动器需要针对每条数据线设置相应的输出端子，在驱动一个像素电路行的时间内，数据驱动器的多个输出端子同时提供数据信号。在设置选通电路的方案中，当一个像素电路列对应一条数据线时，在驱动一个像素电路行的时间内，数据驱动器的一个输出端子需要分时提供至少两个数据信号，导致每条数据线的充电时间缩短，有可能存在充电不足，使得显示图像失真。
在本发明实施例中，设置有选通电路50，且选通电路50被配置为将数据驱动器的输出端子连接到第一数据线21和第二数据线22。像素电路列10L中的像素电路10交替连接到第一数据线21、第二数据线22，即由第一数据线21、第二数据线22交替对同一像素电路列10L中像素电路10进行驱动。相比于由一条数据线连续对同一像素电路列10L中相邻的像素电路10进行驱动的方案，本发明实施例能够保证每条数据线20上的充电时间更加充分，避免数据线充电不足导致图像失真。
在常规方案中，一条数据线对应一个像素电路列，在驱动一个像素电路行的时间内，数据驱动器的输出端子提供一次数据信号，数据线上的电压跳变一次。而本发明实施例中，以图1实施例为例，在驱动一个像素电路行10H的时间内，数据驱动器的输出端子需要提供两次数据信号，相当于是数据信号跳变两次。而数据线20与横向信号线30之间存在耦合作用，数据线20上电压跳变会引起横向信号线30上的电压跳变，而横向信号线30上的电压跳变又会反过来影响数据线20上的电压。也就是相比于常规方案，本发明实施例中，数据线与横向信号线之间的耦合作用会更加明显，对显示影响较大。
换一种表述方式，即本发明实施例由两条数据线20对一个像素电路列10L进行驱动，导致了数据线20的数量明显增多，使得数据线20与横向信号线30之间的交叠面积变大，两者之间的耦合电容增大，进而导致两者之间的耦合作用对显示影响较大。当局部位置处子像素由灰阶向黑进行切换时，由于数据线20与横向信号线30之间的耦合作用，数据线20上电压跳变会引起横向信号线30上的电压跳变，使得横向信号线30上的电压出现波动，而横向信号线30上的电压波动又会反过来影响显示非黑子像素所连接的数据线20，使得该部分数据线20上的电压也出现波动。由此最终表现为显示黑色区域的上下边界处出现横向暗线和亮线的显示串扰，影响显示效果。
为了进一步解决横向暗亮线的显示串扰问题，本发明实施例还提供一种显示面板，在显示面板中设置屏蔽层，屏蔽层中的屏蔽图案与数据线和横向信号线交叉形成的交叠部进行交叠，利用屏蔽图案在数据线和横向信号线之间形成屏蔽作用，以减小数据线和横向信号线之间的耦合作用，改善横向暗亮线的显示串扰问题。
在一些实施方式中，图2为本发明实施例提供的一种显示模组示意图，如图2所示，显示模组包括显示面板100和数据驱动器200，显示面板100包括显示区AA和非显示区NA，数据驱动器200绑定在显示面板100的非显示区NA，数据驱动器200可以为显示驱动芯片。数据驱动器200通过输出端子向显示面板100中的数据线20提供数据信号。在另一种实施例中，数据驱动器200固定在柔性电路板上，利用柔性电路板实现数据驱动器200与显示面板100之间电性连接。
图3为本发明实施例提供的一种像素电路示意图。如图3所示，像素电路10包括驱动晶体管Tm、栅极复位晶体管M1、电极复位晶体管M2、数据写入晶体管M3、阈值补偿晶体管M4、第一发光控制晶体管M5、第二发光控制晶体管M6、以及存储电容Cst。其中，栅极复位晶体管M1的第一极接收复位信号Ref，栅极复位晶体管M1的第二极耦接驱动晶体管Tm的栅极，栅极复位晶体管M1的栅极接收第一扫描信号S1。数据写入晶体管M3的第一极接收数据信号Vdata，数据写入晶体管M3的第二极耦接驱动晶体管Tm的第一极，阈值补偿晶体管M4串联在驱动晶体管Tm的栅极和第二极之间，数据写入晶体管M3的栅极和阈值补偿晶体管M4的栅极均接收第二扫描信号S2。驱动晶体管Tm串联在第一发光控制晶体管M5和第二发光控制晶体管M6之间，第一发光控制晶体管M5的栅极和第二发光控制晶体管M6的栅极均接收发光控制信号E。另外，存储电容Cst的第一极板和第一发光控制晶体管M5的第一极接收正极电源信号Pvdd，第二发光控制晶体管M6的第二极耦接发光器件PD的第一电极，发光器件PD的第二电极接收负极电源信号Pvee。电极复位晶体管M2的第一极接收复位信号Ref，电极复位晶体管M2的第二极耦接发光器件PD的第一电极，电极复位晶体管M2的栅极接收第一扫描信号S1，或者电极复位晶体管M2的栅极接收第二扫描信号S2。也就是，电极复位晶体管M2的栅极与栅极复位晶体管M1的栅极接收相同信号，或者电极复位晶体管M2的栅极与数据写入晶体管M3的栅极接收相同信号。其中，发光器件PD为有机发光二极管或者无机发光二极管。
图3中示意像素电路中各晶体管均为p型晶体管，在另一些实施方式中，像素电路中至少部分晶体管为n型晶体管，在此不再附图示意。
图3中示意电极复位晶体管M2的第一极和栅极复位晶体管M1的第一极均接收复位信号Ref，即两者接收相同的复位信号。在另一些实施方式中，栅极复位晶体管M1的第一极接收第一复位信号，电极复位晶体管M2的第一极接收第二复位信号，第一复位信号和第二复位信号的电压值不同。
像素电路的工作至少包括栅极复位阶段、数据写入阶段和发光阶段。其中，在栅极复位阶段，栅极复位晶体管M1开启以对驱动晶体管Tm的栅极进行复位；在数据写入阶段，数据写入晶体管M3和阈值补偿晶体管M4开启，将数据电压写入到驱动晶体管Tm的栅极；在发光阶段，第一发光控制晶体管M5和第二发光控制晶体管M6开启，驱动晶体管Tm在其栅极电位的控制下产生驱动电流，并将驱动电流提供给发光器件PD。
图4为本发明实施例提供的另一种显示面板的局部示意图，图5为图4中切线A-A'位置处一种截面示意图。图4示意出了显示面板局部位置处的电路版图，图4中像素电路10的结构可以结合图3实施例进行理解。
如图4所示，显示面板包括：沿第一方向a延伸的第一数据线21和第二数据线22，沿第二方向b延伸的第一信号线31，第一信号线31属于图1实施例中的横向信号线30。第一信号线31与第一数据线21和第二数据线22分别交叉形成交叠部2-3。结合图5来看，以第一数据线21和第一信号线31形状的交叠部2-3为例，交叠部2-3即在垂直于基板00所在平面方向e上第一数据线21和第一信号线31两者相互正对的部分形成的结构。第一子像素sp1包括第一像素电路11，第二子像素sp2包括第二像素电路12，第一子像素sp1连接至第一数据线21，第二子像素sp2连接至第二数据线22。结合图1实施例进行理解，显示面板包括选通电路50，选通电路50配置为使用多个开关单元将数据驱动器的输出端子分别连接至第一数据线21和第二数据线22。由图4可以看出，显示面板还包括屏蔽图案70，其中，屏蔽图案70与至少一个交叠部2-3交叠。
如图5所示，显示面板包括基板00、第一金属层01、第二金属层02以及第三金属层03。第三金属层03设置在第一金属层01和第二金属层02之间。第一金属层01包括多条第一信号线31；第二金属层包括第一数据线21和第二数据线22；第三金属层03包括屏蔽层，屏蔽层包括屏蔽图案70。也就是说，在交叠部2-3位置处，在膜层堆叠方向上，屏蔽图案70位于数据线20和第一信号线31之间。其中，当数据驱动器200的输出端子通过选通电路50向数据线20提供数据信号时，屏蔽图案70连接至固定电位。比如，在第一数据线21和第一信号线31交叉形成的交叠部2-3位置处设置有屏蔽图案70，当数据驱动器200的输出端子通过选通电路50向第一数据线21提供数据信号时，屏蔽图案70连接至固定电位。
本发明实施例提供的显示面板设置有选通电路50，选通电路50配置为使用多个开关单元将数据驱动器的输出端子分别连接至第一数据线21和第二数据线22，选通电路50的设置能够减少数据驱动器上输出端子的设置个数，节省数据驱动器的制作成本。设置第一子像素sp1连接到第一数据线21，第二子像素sp2连接到第二数据线22，当第一子像素sp1和第二子像素sp2分别对应的像素电路10在像素电路列中交替排列时，由第一数据线21、第二数据线22交替对同一像素电路列10L中的像素电路10进行驱动，结合选通电路50的设置能够保证每条数据线20上的充电时间更加充分，避免数据线充电不足导致图像失真。同时，在数据线20与第一信号线31交叉形成的交叠部2-3位置处设置屏蔽图案70，屏蔽图案70所在膜层位于数据线20所在膜层和第一信号线31所在膜层之间、屏蔽图案70与交叠部2-3交叠，且当数据驱动器200的输出端子通过选通电路50向数据线20提供数据信号时屏蔽图案70连接至固定电位，能够利用屏蔽图案70在数据线20和第一信号线31之间形成屏蔽作用，以减小数据线20和第一信号线31之间的耦合作用，改善横向暗亮线的显示串扰问题，提升显示效果。
图4实施例中并未示出数据驱动器200的输出端子以及显示面板中的选通电路50，对于选通电路50与显示面板中数据线20的连接方式可以参考图1中的示意。在本发明实施例中，像素电路10在第一方向a上排列成像素电路列10L；像素电路列10L中第一像素电路11和第二像素电路12在第一方向a上交替排列，第一数据线21连接到第一像素电路11，第二数据线22连接到第二像素电路12。也就是，一个像素电路列10L对应一条第一数据线21和一条第二数据线22，第一数据线21和第二数据线22中一者连接像素电路列10L中的第奇数个像素电路10、另一者连接像素电路列10L中的第偶数个像素电路10。结合图1来看，显示面板上的信号端子40与数据驱动器200的输出端子电连接，使得数据驱动器200的输出端子分别连接至n条第一数据线21和n条第二数据线22，n为整数，且n≥2；数据驱动器200通过输出端子顺序地输出n个第一数据信号和n个第二数据信号。在显示时，数据驱动器200通过输出端子首先顺序地输出n个第一数据信号，这n个第一数据信号提供给一个像素电路行10H中的n个像素电路10；然后数据驱动器200通过输出端子再顺序地输出n个第二数据信号，这n个第二数据信号提供给下一个像素电路行10H中的n个像素电路10。在驱动一个像素电路行10H时，一个输出端子顺序输出n个数据信号。而在驱动相邻像素电路行中属于一个像素电路列10L的两个像素电路10时，一个输出端子顺序输出第一数据信号和第二数据信号，即向第一数据线21提供第一数据信号、向第二数据线22提供第二数据信号，这样设置能够保证每条数据线20上的充电时间更加充分，避免数据线充电不足导致图像失真。
图4示意了第i个像素电路行和第i+1个像素电路行中的像素电路，i为正整数。如图4所示，显示面板还包括沿第一方向a延伸的第一电源线PV1，可选的，第一电源线PV1提供正极电源信号Pvdd。包括沿第二方向b延伸的第一扫描线S1_i和S1_i+1、第二扫描线S2_i和S2_i+1，第一扫描线和第二扫描线也可以称为行选通线。第一扫描线S1_i为第i个像素电路行中的像素电路提供第一扫描信号S1，第二扫描线S2_i为第i个像素电路行中的像素电路提供第二扫描信号S2，第一扫描线S1_i+1为第i+1个像素电路行中的像素电路提供第一扫描信号S1，第二扫描线S2_i+1为第i+1个像素电路行中的像素电路提供第二扫描信号S2。在面板中还设置有移位驱动电路以对多个像素电路行进行逐行驱动，扫描线连接到移位驱动电路。实际上，第i行像素电路行所对应的第二扫描线S2_i与第i+1行像素电路行所对应的第一扫描线S1_i+1连接到移位驱动电路中的同一级移位寄存器，也就是两者传输相同信号。一个像素电路行所对应的第一扫描线和第二扫描线分别连接到移位驱动电路中相邻两级移位寄存器，比如第i行像素电路行所对应的第一扫描线S1_i和第二扫描线S2_i分别连接到移位驱动电路中相邻两级移位寄存器。
图4示意显示面板还包括第一复位信号线Ref1、第二复位信号线Ref2、发光控制线Ei。其中，第一复位信号线Ref1提供第一复位信号，栅极复位晶体管M1连接到第一复位信号线Ref1，第二复位信号线Ref2提供第二复位信号，电极复位晶体管M2连接到第二复位信号线Ref2。发光控制线Ei为第i行像素电路行所对应像素电路提供发光控制信号E。
图5中示意显示面板还包括半导体层05和电容金属层04，像素电路中各晶体管的有源层位于半导体层05。存储电容Cst的一个极板位于电容金属层04，存储电容Cst的另一个极板位于第一金属层01，驱动晶体管Tm的栅极位于第一金属层01。图5中还示意出了过孔V1和过孔V2，过孔V1为连接到存储电容Cst中位于电容金属层04极板的过孔，过孔V2为连接到驱动晶体管Tm的栅极的过孔。
在一些实施方式中，如图4所示，显示面板包括沿第一方向a延伸的第一电源线PV1，第一电源线PV1传输第一电源信号，第一电源信号为恒定电压信号。可选的，第一电源信号为正极电源信号Pvdd。第一电源线PV1连接到子像素，也可以说第一电源线PV1连接到子像素所对应的像素电路。结合图5来看，第一电源线PV1所在膜层位于第一金属层01和第二金属层02之间，其中，屏蔽图案70与第一电源线PV1耦接。屏蔽图案70与第一电源线PV1传输相同信号，能够使得当数据驱动器200的输出端子通过选通电路50向数据线20提供数据信号时，屏蔽图案70连接到固定电位，从而能够利用屏蔽图案70在数据线20和第一信号线31之间形成屏蔽作用，以减小数据线20和第一信号线31之间的耦合作用，改善横向暗亮线的显示串扰问题，提升显示效果。并且，第一电源线PV1为显示面板中原有的传输恒定电压信号的信号线，将屏蔽图案70与第一电源线PV1耦接，能够减少显示面板中的布线，节省显示面板的布线空间。
在本发明一些实施方式中，屏蔽图案70与第一电源线PV1耦接。屏蔽结构70连接到第一电源线PV1的方式可以有如下几种：比如可以是利用第一电源线PV1的部分线段作为屏蔽图案，也可以说是，屏蔽图案70和第一电源线PV1为一体结构；当在第一电源线PV1延伸方向上，第一电源线PV1无法与交叠部2-3形成交叠时，可以制作与第一电源线PV1一体的延伸部，利用延伸部作为屏蔽图案70；也可以在第一电源线PV1的异层制作屏蔽图案70，屏蔽图案70通过绝缘层上的过孔与第一电源线PV1电连接。
在一些实施方式中，如图4所示，屏蔽图案70和第一电源线PV1位于同一层，屏蔽图案70和第一电源线PV1为一体结构。屏蔽图案70和第一电源线PV1在同一工艺制程制作，简化的工艺制程。
在一些实施方式中，图6为本发明实施例提供的另一种显示面板局部示意图，图6中示意出了第i行的像素电路行和第i+1行的像素电路行。如图6所示，第一电源线PV1包括第一线段P1、第二线段P2和第三线段P3，在第一方向a上、第一线段P1和第二线段P2分别位于第一数据线21的两侧；在第二方向b上，第一线段P1和第二线段P2分别位于第一信号线31的两侧；第三线段P3连接于第一线段P1和第二线段P2之间。图6中虚线圈出多个位置处的交叠部2-3。第三线段P3复用为屏蔽图案70，第三线段P3与第一数据线21和第一信号线31所形成的交叠部2-3交叠。图6实施例中，第一信号线31包括第二扫描线S2_i和S2_i+1、以及第二复位信号线Ref2。该实施方式中将第一电源线PV1的线形设计成折线，将第一电源线PV1中的第三线段P3用作屏蔽图案70，仅需要对第一电源线PV1的图形形状进行设计，不增加新的工艺制程，工艺简单。而且第一电源线PV1中部分第三线段P3用于在第一数据线21与第二扫描线形成的交叠部2-3位置处进行屏蔽，部分第三线段P3用于在第一数据线21与第二复位信号线Ref2形成的交叠部2-3位置处进行屏蔽，能够减小数据线20和多条第一信号线31之间的耦合作用，改善横向暗亮线的显示串扰问题，提升显示效果。
在一些实施方式中，如图6所示，像素电路10在第一方向a上排列成像素电路列(图6中并未标示出，可结合图1进行理解)；像素电路列包括第一像素电路11和第二像素电路12，第一数据线21连接到第一像素电路11，第二数据线22连接到第二像素电路12。由图6可以看出，由一条第一数据线21和一条第二数据线22对一个像素电路列进行驱动，第一数据线21和第二数据线22分别位于像素电路列的两侧，换句话说，一个像素电路列中的多个像素电路10交替与第一数据线21和第二数据线22连接。连接于同一个像素电路列的第一数据线21和第二数据线22组成线组20Z。
存储电容Cst包括交叠的第一极板和第二极板，第二极板位于第一极板的远离基板00的一侧，第二线段P2与第二极板交叠且过孔(图6中示意了V1)连接。对于存储电容Cst可结合图5进行理解，其中，第一极板位于第一金属层01，第二极板位于电容金属层04。过孔V1即为第一电源线PV1中第二线段P2与第二极板连接的过孔。
由图6可以看出，第二线段P2位于同一个线组20Z中第一数据线21和第二数据线22之间。本发明实施例中将第一电源线PV1设计成折线，使得连接于第一线段P1和第二线段P2之间的第三线段P3能够用作屏蔽图案70，以减小数据线20和多条第一信号线31之间的耦合作用，改善横向暗亮线的显示串扰问题。同时，第二线段P2能够恰好设置在第一数据线21和第二数据线22之间并与存储电容Cst的第二极板交叠，这样无需将存储电容Cst的第二极板设置的面积过大，导致对布线空间的非必要占用。
在一些实施方式中，图7为本发明实施例提供的另一种显示面板局部示意图，如图7所示，显示面板还包括在第一方向a延伸的第一辅助复位线1-Ref1和第二辅助复位线2-Ref2，第一辅助复位线1-Ref1与第一复位信号线Ref1耦接，第二辅助复位线2-Ref2与第二复位信号线Ref2耦接。在第二方向b上，第一辅助复位线1-Ref1和第二辅助复位线2-Ref2交替设置。该实施方式能够降低传输第一复位信号的压降也能降低传输第二复位信号的压降，提升显示面板中第一复位信号和第二复位信号的均匀性，进而提升显示均一性。
在一些实施方式中，第一辅助复位线1-Ref1和第二辅助复位线2-Ref2与第一电源线PV1位于同一层。
在另一些实施方式中，图8为本发明实施例提供的另一种显示面板局部示意图，如图8中从左数第三条第一电源线PV1，第三线段P3包括第一本部81和第一延伸部82。图8中右上角位置处的放大图示意出了第三线段P3的形状。第一本部81与第一数据线21和第一信号线31所形成的交叠部2-3交叠，第一延伸部82与一条数据线和第一信号线31所形成的交叠部2-3交叠；其中，与第一本部81交叠的第一数据线21和与第一延伸部82交叠的第二数据线22分别属于相邻的两个线组20Z。该实施方式，对第三线段P3的形状进行设计，使其包括第一本部81和第一延伸部82，使得第三线段P3与两个交叠部2-3交叠，利用一条第一电源线PV1对位于其两侧的两条数据线与第一信号线31形成的交叠部2-3进行屏蔽作用，对第一电源线PV1线形改变小，并且对交叠部2-3进行屏蔽的位点增多，能够更多的改善数据线20和第一信号线31之间的耦合作用，改善横向暗亮线的显示串扰问题。
在一些实施方式中，第一电源线PV1包括主体部和延伸部，主体部沿第一方向a延伸，延伸部沿第二方向b上由主体部向外部凸出；延伸部复用为屏蔽图案70，延伸部和至少一个交叠部2-3交叠。对第一电源线PV1的在主体部上增加延伸部，将延伸部用作屏蔽图案70与交叠部2-3交叠，仅需要对第一电源线PV1的线形进行设计，不增加工艺制程，工艺简单。另外，延伸部的设置还能够降低第一电源线PV1的电阻，从而降低传输第一电源信号的压降，有利于提升显示均一性。
可选的，在图8实施例中，第三线段P3中第一本部81相当于主体部，第三线段P3中第一延伸部82相当于延伸部。
在另一些实施方式中，图9为本发明实施例提供的另一种显示面板局部示意图，图10为图9中区域Q1位置处局部放大示意图。图9示意了第i个像素电路行和第i+1个像素电路行中的像素电路10，i为正整数。对于图9中各信号线以及各晶体管均可以结合上述图3和图4实施例进行理解，在此不再赘述。
如图9所示，像素电路在第一方向a上排列成像素电路列(图9中未标示)；像素电路列包括第一像素电路11和第二像素电路12，第一数据线21连接到第一像素电路11，第二数据线22连接到第二像素电路12。一个像素电路列对应一条第一数据线21和一条第二数据线22，且第一数据线21和第二数据线22分别位于像素电路列的两侧；连接于同一个像素电路列的第一数据线21和第二数据线22组成线组20Z；在第二方向b上，一个线组20Z中的第一数据线21和另一个线组20Z中的第一数据线21相邻，一个线组20Z中的第二数据线22和另一个线组20Z中的第二数据线22相邻。显示面板包括第一信号线31，第一信号线31与第一数据线21和第二数据线22分别交叉形成交叠部2-3，图9中仅用虚线圈出了部分位置处的交叠部2-3。
第一电源线PV1包括主体部08，的主体部08位于相邻的两条数据线20之间，且位于主体部08两侧的两条数据线20分别属于相邻的两个线组20Z。由图9可以看出，存在第一电源线PV1，其主体部08位于相邻的两条第一数据线21之间；也存在第一电源线PV1，其主体部08位于相邻的两条第二数据线22之间。
结合图9和图10来看，第一电源线PV1包括主体部08和延伸部，其中，延伸部包括第二延伸部82，第二延伸部82与第一数据线21和第一信号线31所形成的交叠部2_3交叠。第二延伸部82用作屏蔽图案70，第二延伸部82所在膜层位于第一数据线21和第一信号线31之间。图10中示意两个第二延伸部82分别由主体部08向左右两侧延伸，以与主体部08左右两侧的第一数据线21和第一信号线31分别形成的交叠部2-3进行交叠。
如图9所示，在两条第二数据线22相邻的位置处，第一电源线PV1的延伸部包括第三延伸部83，第三延伸部83的形状与第二延伸部82的形状类似。对于第三延伸部83可以结合图10示出的第二延伸部82进行理解。第三延伸部83与第二数据线22和第一信号线31所形成的交叠部2-3交叠，第三延伸部83用作屏蔽图案70。图9中示意两个第三延伸部83分别由主体部08向左右两侧延伸，以与主体部08左右两侧的第二数据线22和第一信号线31分别形成的交叠部2-3进行交叠。
该实施方式中，第一电源线PV1的主体部08位于相邻的两条数据线20之间，在主体部08的两侧制作延伸部，以利用延伸部对数据线20的第一信号线31形成的交叠部2-3进行屏蔽作用，减小数据线和第一信号线31之间的耦合作用，改善横向暗亮线的显示串扰问题。仅需要第一电源线PV1的线形进行设计，不增加工艺制程，工艺简单。另外，延伸部的设计还能够降低第一电源线PV1的电阻，从而降低传输第一电源信号的压降，有利于提升显示均一性。
图9中示意第一数据线21和第二数据线22分别与第一扫描线S1_i和S1_i+1、第二扫描线S2_i和S2_i+1、发光控制线Ei、以及第一复位信号线Ref1、第二复位信号线Ref2交叉形成交叠部。可以在上述任意交叠部位置处采用图9示意的方式设置第一电源线PV1上的延伸部作为屏蔽图案70。
在另一些实施方式中，图11为本发明实施例提供的另一种显示面板局部示意图，图12为图11中区域Q2位置处放大示意图。如图11所示，第一信号线31包括在第一方向a上相邻的第一子信号线311和第二子信号线312，第一数据线21和第二数据线22分别与第一子信号线311、第二子信号线312交叉形成交叠部2-3。
为了清楚示意第一电源线PV1的结构，图12中仅示意出了第一数据线21、第一子信号线311、第二子信号线312、以及第一电源线PV1。如图12所示，第二延伸部82包括第一子延伸部821和第二子延伸部822，第一子延伸部821与第一数据线21和第一子信号线311所形成的交叠部2-3交叠，第二子延伸部822与第一数据线21和第二子信号线312所形成的交叠部2-3交叠；第一电源线PV1还包括第一连接部823，第一连接部823连接于第一子延伸部821和第二子延伸部822之间。该实施方式中，利用第一子延伸部821在第一数据线21和第一子信号线311所形成的交叠部2-3位置处进行屏蔽作用，以减小第一数据线21和第一子信号线311之间的耦合作用；并利用第二子延伸部822在第一数据线21和第二子信号线312所形成的交叠部2-3位置处进行屏蔽作用，以减小第一数据线21和第二子信号线312之间的耦合作用，从而改善横向暗亮线的显示串扰问题。另外，设置第一连接部823连接于第一子延伸部821和第二子延伸部822之间，第一连接部823不与交叠部2-3交叠，第一连接部823的设置能够增大第一电源线PV1的面积，从而降低第一电源线PV1的电阻、降低传输第一电源信号的压降，有利于提升显示均一性。
图11中区域Q3位置处第一电源线PV1的主体部08位于两条第二数据线22之间，第一电源线PV1还包括第三延伸部83，第三延伸部83与第二数据线22和第一信号线31所形成的交叠部交叠。区域Q3位置处第一电源线PV1的形状与区域Q2位置处类似。可以理解，在区域Q3位置处，第二数据线22分别和第一子信号线311和第二子信号线312交叉形成交叠部。第三延伸部83包括第三子延伸部和第四子延伸部，第三子延伸部与第二数据线22和第一子信号线311所形成的交叠部交叠，第四子延伸部与第二数据线22和第二子信号线312所形成的交叠部交叠；第一电源线PV1还包括第二连接部，第二连接部连接于第三子延伸部和第四子延伸部之间。利用第三子延伸部在第二数据线22和第一子信号线311所形成的交叠部位置处进行屏蔽作用，以减小第二数据线22和第一子信号线311之间的耦合作用；并利用第四子延伸部在第二数据线22和第二子信号线312所形成的交叠部位置处进行屏蔽作用，以减小第二数据线22和第二子信号线312之间的耦合作用，从而改善横向暗亮线的显示串扰问题。另外，设置第二连接部连接于第三子延伸部和第四子延伸部之间，第二连接部不与交叠部交叠，第二连接部的设置能够增大第一电源线PV1的面积，从而降低第一电源线PV1的电阻、降低传输第一电源信号的压降，有利于提升显示均一性。
在另一些实施方式中，图13为本发明实施例提供的另一种显示面板局部示意图，如图13所示，第一电源线PV1包括主体部08，主体部08为条状；主体部08与第一数据线21至少部分交叠。第一数据线21包括第一凸出部，图13中并未对第一凸出部进行标示，图13中示意了从左向右共四条第一数据线21和四条第二数据线22。区域Q4位置是第一条第一数据线21的第一凸出部，第一条第一数据线21的第一凸出部向右凸出，类似的，第二条第一数据线21的第一凸出部向左凸出。其中，第一电源线PV1的主体部08和第一数据线21的第一凸出部不交叠，第一凸出部通过第一过孔V-1连接到第一子像素sp1。如图13所示，像素电路列对应的第一数据线21和第二数据线22组成线组20Z，第一电源线PV1位于相邻的两条数据线之间，第一电源线PV1两侧的两条数据线分别属于两个线组20Z，也就是存在第一电源线PV1位于相邻的两条第一数据线21之间，也存在第一电源线PV1位于相邻的两条第二数据线22之间。将位于两条第一数据线21之间的第一电源线PV1的线宽做宽，使得第一电源线PV1的主体部08与第一数据线21交叠，从而能够利用第一电源线PV1的主体部08与交叠部2-3交叠，图13中仅示意出了部分交叠部2-3所在位置。同时，第一电源线PV1的主体部08与第一凸出部不交叠，保证了第一数据线21通过第一凸出部连接到第一子像素sp1。在显示面板制作时，仅需要将第一电源线PV1的线宽做宽使其与第一数据线21交叠，就能够利用第一电源线PV1中的部分线段作为屏蔽图案70，以减小第一数据线21和第一信号线31之间的耦合作用，改善横向暗亮线的显示串扰问题。同时，将第一电源线PV1的线宽做宽之后还能够降低第一电源线PV1的电阻，能够减小传输第一电源信号的压降，有利于提升显示均一性。
在一些实施方式中，如图13所示，至少一条第一电源线PV1的主体部08与第二数据线22至少部分交叠，第二数据线22包括第二凸出部(图13中未标示出)，区域Q5位置是从左向右数第一条第二数据线22的第二凸出部，第一条第二数据线22的第二凸出部向左凸出，类似的，第二条第二数据线22的第二凸出部向右凸出。其中，第一电源线PV1的主体部08和第二数据线22的第二凸出部不交叠，第二凸出部通过第二过孔V-2连接到第二子像素sp2。将位于两条第二数据线22之间的第一电源线PV1的线宽做宽，使得第一电源线PV1的主体部08与第二数据线21交叠，从而能够利用第一电源线PV1中的部分线段作为屏蔽图案70，以减小第二数据线21和第一信号线31之间的耦合作用，改善横向暗亮线的显示串扰问题。同时，将第一电源线PV1的线宽做宽之后还能够降低第一电源线PV1的电阻，能够减小传输第一电源信号的压降，有利于提升显示均一性。
在另一些实施方式中，屏蔽图案70连接到第一电源线PV1，屏蔽图案70与第一电源线PV1位于不同层。图14为本发明实施例提供的另一种显示面板局部示意图，图15为图14中切线B-B'位置处一种截面示意图。
如图14所示，屏蔽图案70包括第一屏蔽图案71和第二屏蔽图案72，第一屏蔽图案71与第一数据线21和第一信号线31交叉形成的交叠部交叠，第二屏蔽图案72与第二数据线22和第一信号线31交叉形成的交叠部交叠，图14中并未标示出交叠部，对于交叠部可结合上述相关实施例进行理解。
结合图15来看，像素电路包括存储电容Cst，存储电容Cst包括交叠的第一极板C1和第二极板C2，第二极板C2位于第一极板C1的远离基板00的一侧；第一电源线PV1与第二极板C2交叠且过孔连接，第一电源线PV1与第二极板C2连接的过孔为图14中示意的过孔V3。其中，第一屏蔽图案71和第二屏蔽图案72均位于第三金属层03，第一屏蔽图案71与第二极板C2同层。可选的，在存储电容Cst中，第一极板C1与第一信号线31位于同层，则第二极板C2所在膜层位于第一金属层01和第二金属层02之间，利用第二极板C2所在膜层制作屏蔽图案70，在交叠部2-3位置处能够实现屏蔽图案70位于数据线和第一信号线31之间，以利用屏蔽图案70对数据线和第一信号线31之间的耦合作用进行屏蔽。该实施方式利用显示面板中原有的膜层制作屏蔽图案70，不增加新的工艺制程，工艺相对简单。
在一些实施方式中，如图15所示，屏蔽图案70位于第三金属层03，第一电源线PV1位于第三金属层03的远离基板00的一侧，即屏蔽图案70与第一电源线PV1异层设置。设置屏蔽图案70与第一电源线PV1通过绝缘层上的过孔连接，以实现屏蔽图案70连接到第一电源线PV1，则当数据驱动器200的输出端子通过选通电路50向数据线20提供数据信号时屏蔽图案70能够连接至固定电位，以利用屏蔽图案70在数据线20和第一信号线31之间形成屏蔽作用。
在一些实施方式中，如图14所示，显示面板还包括稳压结构90，稳定结构90耦接到第一电源线PV1，稳压结构90用于稳定驱动晶体管Tm栅极的电位(也即图3像素电路图中N1节点的电位)。可选的，稳压结构90与存储电容Cst的第二极板同层。
在另一些实施方式中，图16为本发明实施例提供的另一种显示面板示意图，图16中左侧的放大图示意了一个像素电路内第二极板C2的形状，第二极板C2中间的镂空区是为了保证镂空区内的过孔能连接到第二极板C2下方的第一极板C1(也作为驱动晶体管的栅极)。图16实施例中屏蔽图案70包括第一屏蔽图案71和第二屏蔽图案72，第一屏蔽图案71与第一数据线21和第一信号线31交叉形成的交叠部交叠，第二屏蔽图案72与第二数据线22和第一信号线31交叉形成的交叠部交叠，图16中并未标示出交叠部，对于交叠部可结合上述相关实施例进行理解。图16中示意的第一信号线61为一条扫描线。如图16所示，屏蔽图案70与存储电容Cst的第二极板C2为一体结构，第二极板C2通过过孔V3连接到第一电源线PV1，从而实现屏蔽结构70与第一电源线PV1耦接。该实施方式中仅需要将第二极板C2的形状进行变形形成屏蔽图案70，屏蔽图案70的制作不增加新的工艺制程，工艺简单。另外，与第一电源线PV1异层设置的屏蔽图案70也不需要新增过孔进行连接，也能够减少面板中打孔个数，对节省显示面板的布线空间有利。
在一些实施方式中，图17为本发明实施例提供的另一种显示面板示意图，如图17所示，显示面板还包括在第一方向a延伸的第一辅助复位线1-Ref1和第二辅助复位线2-Ref2，第一辅助复位线1-Ref1与第一复位信号线Ref1耦接，第二辅助复位线2-Ref2与第二复位信号线Ref2耦接。在第二方向b上，第一辅助复位线1-Ref1和第二辅助复位线2-Ref2交替设置。可选的，第一辅助复位线1-Ref1和第二辅助复位线2-Ref2与第一电源线PV1位于同一层。该实施方式能够降低传输第一复位信号的压降也能降低传输第二复位信号的压降，提升显示面板中第一复位信号和第二复位信号的均匀性，进而提升显示均一性。
在一些实施方式中，图18为本发明实施例提供的另一种显示面板局部示意图，图19为图18中切线C-C'位置处一种截面示意图。显示面板中子像素包括颜色互不相同的第一颜色子像素1SP、第二颜色子像素2SP和第三颜色子像素3SP。图18中示意出了不同颜色子像素各自对应的第一电极91。图18中还标示出了一种屏蔽图案70，屏蔽图案70与第一数据线21和第一信号线31交叉形成的交叠部2-3交叠。
如图19所示，第一数据线21和第一信号线31交叉形成的交叠部2-3，第一数据线21位于第二金属层02，第一信号线31位于第一金属层01，屏蔽图案70位于第三金属层03，第三金属层03位于第二金属层02和第一金属层01之间。子像素sp包括堆叠的第一电极91、发光层92和第二电极93，多个子像素sp的第二电极93相互连接形成共电极93c。显示面板还包括像素定义层94，像素定义层94用于间隔相邻的子像素sp。其中，共电极93c传输第二电源信号，可选的，第一电源信号为正极电源信号，第二电源信号为负极电源信号，即第一电极91为子像素sp的阳极、第二电极93为子像素sp的阴极。如图19所示，屏蔽图案70与共电极93c耦接。屏蔽图案70接第二电源信号，第二电源信号为恒定电压信号，则屏蔽图案70接通固定电位。则当数据驱动器200的输出端子通过选通电路50向数据线20提供数据信号时屏蔽图案70连接至固定电位，能够利用屏蔽图案70在数据线20和第一信号线31之间形成屏蔽作用，以减小数据线20和第一信号线31之间的耦合作用，改善横向暗亮线的显示串扰问题，提升显示效果。
在一些实施方式中，如图19所示，显示面板包括转接电极95，转接电极95所在膜层位于第三金属层03和共电极93c之间；屏蔽图案70通过转接电极95与共电极93c耦接。其中，屏蔽图案70通过绝缘层上过孔与转接电极95电连接，转接电极95通过绝缘层上的过孔与共电极93c电连接。如此设置能够使得屏蔽图案70与转接电极95之间、以及转接电极95与共电极93c之间过孔深度不会太深，保证过孔连接可靠性。并且过孔尺寸也不会太大，能够避免对布线空间的占用。
基于同一发明构思，本发明实施例还提供一种显示装置，图20为本发明实施例提供的显示装置示意图，如图20所示，显示装置包括本发明任意实施例提供的显示面板100。对于显示面板100的具体结构在上述实施例中已经说明，在此不再赘述。对于显示面板100的结构在上述实施例中已经说明，在此不再赘述。本发明实施例提供的显示装置可以为手机、平板、电脑、电视等电子设备。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (17)

1.一种显示面板，其特征在于，所述显示面板连接至数据驱动器，所述数据驱动器通过输出端子顺序地输出第一数据信号和第二数据信号，所述显示面板包括：
沿第一方向延伸的数据线，所述数据线包括第一数据线和第二数据线，所述第一数据线被提供有所述第一数据信号，所述第二数据线被提供有所述第二数据信号；
多个子像素，所述子像素包括第一子像素和第二子像素，所述第一子像素连接至所述第一数据线，所述第二子像素连接至所述第二数据线；
沿第二方向延伸的第一信号线，所述第一信号线与所述第一数据线和所述第二数据线分别交叉形成交叠部，所述第二方向与所述第一方向交叉；
选通电路，所述选通电路配置为使用多个开关单元将所述数据驱动器的所述输出端子分别连接至所述第一数据线和所述第二数据线；以及
基板；
设置在所述基板上的第一金属层，所述第一金属层包括多条所述第一信号线；
设置在所述基板上的第二金属层，所述第二金属层包括所述第一数据线和所述第二数据线；
设置在所述第一金属层和所述第二金属层之间的第三金属层，所述第三金属层包括屏蔽层，所述屏蔽层包括屏蔽图案，所述屏蔽图案与至少一个所述交叠部交叠；
其中，当所述数据驱动器的所述输出端子通过所述选通电路向所述数据线提供数据信号时，所述屏蔽图案连接至固定电位。
2.根据权利要求1所述的显示面板，其特征在于，
所述显示面板包括沿所述第一方向延伸的第一电源线，所述第一电源线传输第一电源信号，所述第一电源线连接到所述子像素；所述第一电源线所在膜层位于所述第一金属层和所述第二金属层之间；
所述屏蔽图案与所述第一电源线耦接。
3.根据权利要求2所述的显示面板，其特征在于，
所述屏蔽图案和所述第一电源线为一体结构。
4.根据权利要求3所述的显示面板，其特征在于，
至少一条所述第一电源线包括第一线段、第二线段和第三线段，在所述第一方向上、所述第一线段和所述第二线段分别位于所述第一数据线的两侧；在所述第二方向上，所述第一线段和所述第二线段分别位于所述第一信号线的两侧；
所述第三线段连接于所述第一线段和所述第二线段之间，所述第三线段复用为所述屏蔽图案，所述第三线段与所述第一数据线和所述第一信号线所形成的所述交叠部交叠。
5.根据权利要求4所述的显示面板，其特征在于，
所述子像素还包括像素电路，所述像素电路在所述第一方向上排列成像素电路列；所述像素电路列包括第一像素电路和第二像素电路，所述第一数据线连接到所述第一像素电路，所述第二数据线连接到所述第二像素电路，所述第一数据线和所述第二数据线分别位于所述像素电路列的两侧；
连接于同一个所述像素电路列的所述第一数据线和所述第二数据线组成线组；
所述像素电路包括存储电容，所述存储电容包括交叠的第一极板和第二极板，所述第二极板位于所述第一极板的远离所述基板的一侧；其中，
所述第二线段与所述第二极板交叠且过孔连接，所述第二线段位于同一个所述线组中所述第一数据线和所述第二数据线之间。
6.根据权利要求4所述的显示面板，其特征在于，
所述子像素还包括像素电路，所述像素电路在所述第一方向上排列成像素电路列；所述像素电路列包括第一像素电路和第二像素电路，所述第一数据线连接到所述第一像素电路，所述第二数据线连接到所述第二像素电路，所述第一数据线和所述第二数据线分别位于所述像素电路列的两侧；
连接于同一个所述像素电路列的所述第一数据线和所述第二数据线组成线组；
所述第三线段包括第一本部和第一延伸部，所述第一本部与所述第一数据线和所述第一信号线所形成的所述交叠部交叠，所述第一延伸部与一条所述数据线和所述第一信号线所形成的所述交叠部交叠；其中，与所述第一本部交叠的所述第一数据线和与所述第一延伸部交叠的所述数据线分别属于相邻的两个所述线组。
7.根据权利要求3所述的显示面板，其特征在于，
所述第一电源线包括主体部和延伸部，所述主体部沿所述第一方向延伸，所述延伸部沿所述第二方向上由所述主体部向外部凸出；所述延伸部复用为所述屏蔽图案，所述延伸部和至少一个所述交叠部交叠。
8.根据权利要求7所述的显示面板，其特征在于，
所述子像素还包括像素电路，所述像素电路在所述第一方向上排列成像素电路列；所述像素电路列包括第一像素电路和第二像素电路，所述第一数据线连接到所述第一像素电路，所述第二数据线连接到所述第二像素电路，所述第一数据线和所述第二数据线分别位于所述像素电路列的两侧；
连接于同一个所述像素电路列的所述第一数据线和所述第二数据线组成线组；
所述第一电源线的所述主体部位于相邻的两条所述数据线之间，且位于所述主体部两侧的所述数据线分别属于相邻的两个所述线组；
所述延伸部包括第二延伸部，所述第二延伸部与所述第一数据线和所述第一信号线所形成的所述交叠部交叠；和/或者，所述延伸部包括第三延伸部，所述第三延伸部与所述第二数据线和所述第一信号线所形成的所述交叠部交叠。
9.根据权利要求8所述的显示面板，其特征在于，
所述第一信号线包括在所述第一方向上相邻的第一子信号线和第二子信号线，所述第一数据线和所述第二数据线分别与所述第一子信号线、所述第二子信号线交叉形成所述交叠部；
所述第二延伸部包括第一子延伸部和第二子延伸部，所述第一子延伸部与所述第一数据线和所述第一子信号线所形成的所述交叠部交叠，所述第二子延伸部与所述第一数据线和所述第二子信号线所形成的所述交叠部交叠；所述第一电源线还包括第一连接部，所述第一连接部连接于所述第一子延伸部和所述第二子延伸部之间；
和/或，所述第三延伸部包括第三子延伸部和第四子延伸部，所述第三子延伸部与所述第二数据线和所述第一子信号线所形成的所述交叠部交叠，所述第四子延伸部与所述第二数据线和所述第二子信号线所形成的所述交叠部交叠；所述第一电源线还包括第二连接部，所述第二连接部连接于所述第三子延伸部和所述第四子延伸部之间。
10.根据权利要求3所述的显示面板，其特征在于，
所述第一电源线包括主体部，所述主体部为条状；
所述主体部与所述第一数据线至少部分交叠，所述第一数据线包括第一凸出部，所述主体部和所述第一凸出部不交叠，所述第一凸出部通过第一过孔连接到所述第一子像素；
和/或，所述主体部与所述第二数据线至少部分交叠，所述第二数据线包括第二凸出部，所述主体部和所述第二凸出部不交叠，所述第二凸出部通过第二过孔连接到所述第二子像素。
11.根据权利要求2所述的显示面板，其特征在于，
所述子像素还包括像素电路，所述像素电路包括存储电容，所述存储电容包括交叠的第一极板和第二极板，所述第二极板位于所述第一极板的远离所述基板的一侧；所述第一电源线与所述第二极板交叠且过孔连接；
其中，所述屏蔽图案与所述第二极板同层。
12.根据权利要求11所述的显示面板，其特征在于，
所述屏蔽图案与所述第二极板为一体结构。
13.根据权利要求2所述的显示面板，其特征在于，
所述第一电源线位于所述第三金属层的远离所述基板的一侧；
所述屏蔽图案与所述第一电源线过孔连接。
14.根据权利要求1所述的显示面板，其特征在于，
所述显示面板包括共电极，所述共电极传输第二电源信号；所述子像素包括堆叠的第一电极、发光层和第二电极，多个所述子像素的所述第二电极相互连接形成所述共电极；
所述屏蔽图案与所述共电极耦接。
15.根据权利要求14所述的显示面板，其特征在于，
所述显示面板包括转接电极，所述转接电极所在膜层位于所述第三金属层和所述共电极之间；
所述屏蔽图案通过所述转接电极与所述共电极耦接。
16.根据权利要求1所述的显示面板，其特征在于，
所述子像素还包括像素电路，所述像素电路在所述第一方向上排列成像素电路列；所述像素电路列包括第一像素电路和第二像素电路，所述第一像素电路和所述第二像素电路在所述第一方向上交替排列，所述第一数据线连接到所述第一像素电路，所述第二数据线连接到所述第二像素电路；
所述输出端子分别连接至n条所述第一数据线和n条所述第二数据线，n为整数，且n≥2；所述数据驱动器通过所述输出端子顺序地输出n个所述第一数据信号和n个所述第二数据信号。
17.一种显示装置，其特征在于，包括权利要求1至16任一项所述的显示面板。
CN202310003671.2A 2023-01-03 2023-01-03 显示面板和显示装置 Pending CN115938274A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202310003671.2A CN115938274A (zh) 2023-01-03 2023-01-03 显示面板和显示装置
US18/305,480 US11961464B2 (en) 2023-01-03 2023-04-24 Display panel and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310003671.2A CN115938274A (zh) 2023-01-03 2023-01-03 显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN115938274A true CN115938274A (zh) 2023-04-07

Family

ID=86552355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310003671.2A Pending CN115938274A (zh) 2023-01-03 2023-01-03 显示面板和显示装置

Country Status (2)

Country Link
US (1) US11961464B2 (zh)
CN (1) CN115938274A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107688263B (zh) * 2016-08-03 2021-09-07 朱夏青 显示面板
KR20200073347A (ko) * 2018-12-13 2020-06-24 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
US11961464B2 (en) 2024-04-16
US20230267877A1 (en) 2023-08-24

Similar Documents

Publication Publication Date Title
US11393408B2 (en) Display panel and display device
US11244609B2 (en) Display device and OLED display panel thereof
US11374084B2 (en) Organic light emitting display panel and display device
US8432101B2 (en) Display device
CN113078174B (zh) 阵列基板、显示面板及显示装置
CN111524928A (zh) 一种显示面板及显示装置
CN113870713B (zh) 显示面板及显示装置
US11922879B2 (en) Display substrate and display device
CN112435622A (zh) 显示基板及其驱动方法、显示装置
CN114267283B (zh) 一种显示面板及显示装置
KR101873723B1 (ko) 유기전계발광표시장치
CN115938274A (zh) 显示面板和显示装置
CN110277064B (zh) 显示面板和显示装置
US11783776B2 (en) Display panel and display device
US11910678B1 (en) Display panel and display device
CN219285937U (zh) 显示面板及显示装置
US20240005836A1 (en) Display apparatus
CN219228311U (zh) 显示基板和显示装置
CN116782711A (zh) 显示面板和显示装置
CN115223500A (zh) 显示面板和显示装置
CN116917979A (zh) 像素组、阵列基板和显示面板
CN117037660A (zh) 显示面板及其驱动方法和显示装置
CN117042527A (zh) 显示基板和显示装置
CN116600597A (zh) 一种显示面板及显示装置
CN117577040A (zh) 一种显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination