CN115913198A - 多驱动通道高压集成电路和半导体电路 - Google Patents

Abstract

本发明提供一种多驱动通道高压集成电路和半导体电路，多驱动通道高压集成电路包括驱动电路、互锁与死区电路、PFC驱动信号输入端、PFC控制器驱动电路和PFC驱动信号输出端；PFC控制器驱动电路用于产生PFC驱动信号并根据PFC驱动信号驱动外部的PFC控制器，PFC控制器驱动电路包括N通道，N≥2；PFC驱动信号输入端为N个，每一PFC驱动信号输入端连接相应的PFC控制器驱动电路的一个通道；每一PFC驱动信号输出端通过输出相应的PFC驱动信号驱动外部的相对应的PFC控制器。与相关技术相比，采用本发明的技术方案可驱动外部开关管和交错PFC模块，电路的结构简单且应用广。

Description

多驱动通道高压集成电路和半导体电路

技术领域

本发明涉及电子电路技术领域，尤其涉及一种多驱动通道高压集成电路和半导体电路。

背景技术

高压集成电路，即HVIC(High Voltage Integrated Circuit)，是一种用于把MCU信号转换成驱动IGBT等开关管的驱动信号的集成电路产品。一般来说，高压集成电路把各类开关管、二极管、稳压管、电阻、电容等基础器件集成在一起，形成驱动电路、脉冲生成电路、延时电路、滤波电路、过流保护电路、过热保护电路、欠压保护电路、自举电路等。多驱动通道高压集成电路在工作时，一方面接收外接处理器的控制信号，驱动后续的开关管工作，另一方面，还将相关的工作状态检测信号送回外接处理器，以实现对电路工况的控制。

相关技术中，高压集成电路包括六通道的驱动电路，驱动电路连接外部的开关管，外部的开关管一般为MOS管或者IGBT管,用于驱动三相逆变电机。所述驱动电路包括高压侧驱动电路和低压侧驱动电路。其中, 所述高压侧驱动电路设有三通道。所述低压侧驱动电路设有三通道。三通道所述高压侧驱动电路和三通道所述低压侧驱动电路均用于驱动三相逆变电机。

然而， PFC(Power Factor Correction)意思是“功率因数校正”，驱动图腾柱（交错式）PFC一般与三相逆变电机一起使用,在驱动模块中,一般采用高压集成电路和PFC驱动模块一起使用,使得PCB上版图面积大,应用电路复杂, 应用电控系统的开发难度高，且电控系统成本高。另还是使得电控系统的可靠性低，便得产品更具市场竞争力差。如何将高压集成电路和PFC驱动模块集成并将功能电路进行复用，并在复用中解决电路兼容和简化，使得电路简单是一个需要解决的技术问题。

发明内容

本发明的目的在于针对现有技术中的不足之处，提供一种多驱动通道高压集成电路，能够不受自身资源限制且输出灵活，应用广。

为达此目的，本发明采用以下技术方案：

第一方面，本发明提供一种多驱动通道高压集成电路，多驱动通道高压集成电路，其包括上桥驱动信号输入端、下桥驱动信号输入端、驱动电路、互锁与死区电路、高压驱动信号输出端以及低压驱动信号输出端；所述驱动电路包括高压侧驱动电路和低压侧驱动电路；所述上桥驱动信号输入端和所述下桥驱动信号输入端分别连接至所述互锁与死区电路；所述互锁与死区电路的两个输出端分别连接至所述高压侧驱动电路的输入端和所述低压侧驱动电路的输入端；所述高压侧驱动电路输出的输出端连接至所述高压驱动信号输出端；所述高压侧驱动电路设有三通道；所述上桥驱动信号输入端为三个，每一所述上桥驱动信号输入端连接相应的所述高压侧驱动电路的一个通道；所述高压驱动信号输出端通过输出高压驱动信号驱动外部的相对应的开关管；所述低压侧驱动电路的输出端连接至所述低压驱动信号输出端；所述低压驱动信号输出端通过输出低压驱动信号驱动外部的相对应的开关管；所述低压侧驱动电路设有三通道；所述下桥驱动信号输入端为三个，每一所述下桥驱动信号输入端连接相应的所述低压侧驱动电路的一个通道；

所述多驱动通道高压集成电路还包括依次电连接的PFC驱动信号输入端、PFC控制器驱动电路和PFC驱动信号输出端，所述PFC控制器驱动电路用于产生PFC驱动信号并根据所述PFC驱动信号驱动外部的PFC控制器；

所述PFC控制器驱动电路包括N通道，N≥2；所述PFC驱动信号输入端为N个，每一所述PFC驱动信号输入端连接相应的所述PFC控制器驱动电路的一个通道；每一所述PFC驱动信号输出端通过输出相应的所述PFC驱动信号驱动外部的相对应的所述PFC控制器。

更进一步地，所述PFC控制器驱动电路包括两通道，两通道的所述PFC控制器驱动电路产生两个交错式的所述PFC驱动信号驱动外部的相对应的所述PFC控制器，所述PFC控制器为两个图腾柱PFC控制器。

更进一步地，每一所述PFC控制器驱动电路包括依次电连接的脉冲驱动电路和大电流驱动器；

所述脉冲驱动电路用于根据所述PFC驱动信号输入端接收的PFCIN信号，根据所述PFCIN信号的上升沿和下降沿分别产生预设频率的脉冲信号，并将所述脉冲信号放大处理后生成所述PFC驱动信号；

所述大电流驱动器包括NMOS驱动管和PMOS驱动管，所述NMOS驱动管的栅极和所述PMOS驱动管的栅极分别用于连接所述脉冲驱动电路的两个输出端，以实现接收所述PFC驱动信号；所述NMOS驱动管的源极接地，所述PMOS驱动管的源极连接至电源电压；所述NMOS驱动管的漏极作为所述大电流驱动器的输出端，且所述NMOS驱动管的漏极连接至所述PMOS驱动管的漏极。

更进一步地，所述多驱动通道高压集成电路还包括依次电连接的PFC过流保护输入端、第二过流保护电路和故障处理模块，所述第二过流保护电路用于判断PFC过流保护输入端输入的电流是否超过预设阈值并产生相应的PFC过流保护信号；所述故障处理模块用于根据所述PFC过流保护信号进行逻辑运算并产生相应的PFC过流处理信号，并将所述PFC过流处理信号发送至每一所述脉冲驱动电路，以实现控制所述脉冲驱动电路的工作状态。

更进一步地，所述第二过流保护电路包括第一比较器、第三电阻、第四电阻、第五电阻、第一晶体管以及第一逻辑电路，所述第一晶体管为CMOS工艺制成的NMOS晶体管；

所述第一比较器的正输入端作为所述第二过流保护电路的输入端；所述第一比较器的负输入端分别连接至所述第三电阻的第二端和所述第四电阻的第一端；所述第三电阻的第一端用于连接至参考电压，所述第四电阻的第二端分别连接至所述第五电阻的第一端和所述第一晶体管的漏极，所述第五电阻的第二端连接至接地；所述第一晶体管的栅极连接至所述第一逻辑电路的信号控制端，所述第一晶体管的源极连接至接地；所述第一比较器的输出端分别连接至所述第一逻辑电路的信号输入端；所述第一逻辑电路的输出端作为所述第二过流保护电路的输出端。

更进一步地，所述多驱动通道高压集成电路还包括依次电连接的ITRIP过流保护输入端和第一过流保护电路，所述第一过流保护电路的电路结构与所述第二过流保护电路的电路结构相同；

所述第一过流保护电路的输出端连接至所述故障处理模块的第二输入端，所述故障处理模块的第二输出端连接至所述驱动电路的控制端；所述故障处理模块的第三输出端用于连接外部的处理器。

更进一步地，所述故障处理模块包括欠压保护电路、温度保护电路和故障逻辑控制电路；

所述故障逻辑控制电路的第一输入端作为所述故障处理模块的第一输入端；所述故障逻辑控制电路的第二输入端作为所述故障处理模块的第二输入端；

所述故障逻辑控制电路的第一输出端作为所述故障处理模块的第一输出端；所述故障逻辑控制电路的第二输出端作为所述故障处理模块的第二输出端；所述故障逻辑控制电路的第三输出端作为所述故障处理模块的第三输出端；

所述欠压保护电路的输出端连接至所述故障处理模块的第四输入端；

所述温度保护电路的输出端连接至所述故障处理模块的第五输入端；

更进一步地，所述温度保护电路包括第二比较器、第六电阻、第七电阻、第八电阻、第二晶体管以及第二逻辑电路，所述第二晶体管为CMOS工艺制成的NMOS晶体管；

所述第二比较器的正输入端作为所述过流保护电路的输入端；所述第二比较器的负输入端分别连接至所述第六电阻的第二端和所述第七电阻的第一端；所述第六电阻的第一端用于连接至参考电压，所述第七电阻的第二端分别连接至所述第八电阻的第一端和所述第二晶体管的漏极，所述第八电阻的第二端连接至接地；所述第二晶体管的栅极连接至所述第二逻辑电路的信号控制端，所述第二晶体管的源极连接至接地；所述第二比较器的输出端分别连接至所述第二逻辑电路的信号输入端；所述第二逻辑电路的输出端作为所述过流保护电路的输出端。

更进一步地，所述高压侧驱动电路包括高侧欠压保护电路和自举电路，所述高侧欠压保护电路用于实现高侧驱动欠压保护功能，所述自举电路用于实现自举供电功能。

第二方面，本发明还提供一种半导体电路，所述半导体电路包括开关管、PFC控制器和如本发明提供上述的多驱动通道高压集成电路；所述多驱动通道高压集成电路分别连接于所述开关管和所述PFC控制器，所述多驱动通道高压集成电路用于分别驱动所述开关管和所述PFC控制器。

本发明的有益效果：本发明中，通过所述多驱动通道高压集成电路内设置依次电连接的PFC驱动信号输入端、PFC控制器驱动电路和PFC驱动信号输出端，所述PFC控制器驱动电路用于产生PFC驱动信号并根据所述PFC驱动信号驱动外部的PFC控制器；所述PFC控制器驱动电路包括N通道，N≥2；所述PFC驱动信号输入端为N个，每一所述PFC驱动信号输入端连接相应的所述PFC控制器驱动电路的一个通道；每一所述PFC驱动信号输出端通过输出相应的所述PFC驱动信号驱动外部的相对应的所述PFC控制器。该电路设置使得多驱动通道高压集成电路和半导体电路可驱动外部开关管和交错PFC模块，电路的结构简单且应用广。

附图说明

图1是本发明实施例提供的多驱动通道高压集成电路的模块结构图；

图2是本发明实施例提供的多驱动通道高压集成电路的一种具体实施的电路原理图；

图3是本发明实施例提供的第二过流保护电路的一种具体实施的电路原理图；

图4是本发明实施例提供的温度保护电路的一种具体实施的电路原理图；

图5是本发明实施例提供的半导体电路的结构示意图。

具体实施方式

下面将结合具体实施例对本发明进行详细说明。

本发明的一种多驱动通道高压集成电路100。请同时参阅图1-2，图1是本发明实施例提供的多驱动通道高压集成电路100的模块结构图；图2是本发明实施例提供的多驱动通道高压集成电路100的一种具体实施的电路原理图。

所述多驱动通道高压集成电路100包括上桥驱动信号输入端HIN、下桥驱动信号输入端LIN、驱动电路1、互锁与死区电路2、高压驱动信号输出端、低压驱动信号输出端、PFC驱动信号输入端、PFC控制器驱动电路3、PFC驱动信号输出端、PFC过流保护输入端、第二过流保护电路4、故障处理模块5、ITRIP过流保护输入端和第一过流保护电路6。所述PFC驱动信号输入端PFCTRIP、所述PFC控制器驱动电路3和所述PFC驱动信号输出端依次电连接；所述PFC过流保护输入端PFCTRIP、所述第二过流保护电路4和所述故障处理模块5依次电连接。所述ITRIP过流保护输入端和所述第一过流保护电路6依次电连接。

所述上桥驱动信号输入端HIN和所述下桥驱动信号输入端LIN分别连接至所述互锁与死区电路2。

所述互锁与死区电路2的两个输出端分别连接至所述高压侧驱动电路11的输入端和所述低压侧驱动电路12的输入端。所述互锁与死区电路2用于屏蔽尖峰噪声。所述互锁与死区电路2的工作原理为：所述互锁与死区电路2主要的用于产生死区时间，所述互锁与死区电路2并用于功率开关控制信号翻转时避免发生误触发。所述多驱动通道高压集成电路100控制三相逆变功率元件，其反馈电流或电压信号，常常会被功率器件开关时产生的噪声所影响，导致输入所述多驱动通道高压集成电路100所在的芯片内部的信号叠加了一些由导线寄生电感和芯片寄生电容引起的尖峰噪声（spike）， 这些尖峰噪声会导致芯片内部产生误触发，输出错误的控制信号。为了避免尖峰噪声的影响，在控制信号翻转后到反馈信号稳定的一端时间内，对反馈信号的运算电路进行屏蔽，这段时间就是死区时间。简单点说就同一桥臂的上下开关器件（如IGBT、MOS管等）的导通和关断错开一定的时间，即死区时间，以保证同一桥臂的上下IGBT总是先关断后导通。

所述高压侧驱动电路11输出的输出端连接至所述高压驱动信号输出端。

所述驱动电路1包括高压侧驱动电路11和低压侧驱动电路12。

所述高压侧驱动电路11包括高侧欠压保护电路111和自举电路112。

所述高侧欠压保护电路111用于实现高侧驱动欠压保护功能。

所述自举电路112用于实现自举供电功能。

所述高压侧驱动电路11设有三通道。

本实施例中，所述上桥驱动信号输入端HIN为三个，每一所述上桥驱动信号输入端HIN连接相应的所述高压侧驱动电路11的一个通道。所述高压驱动信号输出端通过输出高压驱动信号驱动外部的相对应的开关管。

所述低压侧驱动电路12的输出端连接至所述低压驱动信号输出端。所述低压驱动信号输出端通过输出低压驱动信号驱动外部的相对应的开关管。所述低压侧驱动电路12设有三通道。

本实施例中，所述下桥驱动信号输入端LIN为三个，每一所述下桥驱动信号输入端LIN连接相应的所述低压侧驱动电路12的一个通道。

所述上桥驱动信号输入端HIN和所述下桥驱动信号输入端LIN分别为三个，共6个，分别为:HO1、LO1，HO2、LO2，HO3、LO3当 HIN 和 LIN 同时为高电平时，HO 和 LO 同时被置为电平。如果 HO 和 LO 同时为高电平，后继的 IGBT 等元件同时导通，将有大电流流过，造成 IGBT 管等后继元件的损坏。

当所述上桥驱动信号输入端HIN和所述下桥驱动信号输入端LIN同时为逻辑 1时，两输出端为逻辑 0，其余情况，输入与输出同逻辑如下表所示：

表一、信号逻辑表。

所述PFC控制器驱动电路3用于产生PFC驱动信号并根据所述PFC驱动信号驱动外部的PFC控制器。

所述PFC控制器驱动电路3包括N通道，N≥2。所述PFC驱动信号输入端为N个，每一所述PFC驱动信号输入端连接相应的所述PFC控制器驱动电路3的一个通道。每一所述PFC驱动信号输出端通过输出相应的所述PFC驱动信号驱动外部的相对应的所述PFC控制器。该电路设置使得多驱动通道高压集成电路100可驱动外部开关管和交错PFC模块，电路的结构简单且应用广。

本实施例中，所述PFC控制器驱动电路3包括两通道，两通道的所述PFC控制器驱动电路3产生两个交错式的所述PFC驱动信号驱动外部的相对应的所述PFC控制器。所述PFC控制器为两个图腾柱PFC控制器。该电路设置使得多驱动通道高压集成电路100可驱动外部交错PFC模块，电路的结构简单且应用广。

具体的，每一所述PFC控制器驱动电路3包括依次电连接的脉冲驱动电路31和大电流驱动器32。

所述脉冲驱动电路31用于根据所述PFC驱动信号输入端接收的PFCIN信号，根据所述PFCIN信号的上升沿和下降沿分别产生预设频率的脉冲信号，并将所述脉冲信号放大处理后生成所述PFC驱动信号。所述PFC驱动信号实现驱动外部的PFC模块。所述脉冲驱动电路31采用本领域常用的脉冲驱动电路，具体的电路结构和性能，根据实际驱动交错PFC模块的设计需求进行选择，在此，不作详细赘述。

所述大电流驱动器32包括NMOS驱动管Q1和PMOS驱动管Q2，所述NMOS驱动管Q1的栅极和所述PMOS驱动管Q2的栅极分别用于连接所述脉冲驱动电路31的两个输出端，以实现接收所述PFC驱动信号。所述NMOS驱动管Q1的源极接地，所述PMOS驱动管Q2的源极连接至电源电压。所述NMOS驱动管Q1的漏极作为所述大电流驱动器32的输出端，且所述NMOS驱动管Q1的漏极连接至所述PMOS驱动管Q2的漏极。所述大电流驱动器32增强驱动外部交错PFC模块的驱动力。

本实施例中，所述大电流驱动器32使用 CMOS 输出方式：

所述NMOS驱动管Q1的导通电阻为 43Ω，所述NMOS驱动管Q1可以承受脉冲宽度为15μs 的峰值为 350mA 的电流冲击的 NMOS。所述PMOS驱动管Q2所述NMOS驱动管Q1的导通电阻为 75Ω，所述PMOS驱动管Q2可以承受脉冲宽度为 15μs 的峰值为 200mA 的电流冲击。

所述第二过流保护电路4用于判断PFC过流保护输入端输入的电流是否超过预设阈值并产生相应的PFC过流保护信号。

请参考图3所示，图3是本发明实施例提供的第二过流保护电路4的一种具体实施的电路原理图。所述第二过流保护电路4包括第一比较器CMP1、第三电阻R3、第四电阻R4、第五电阻R5、第一晶体管M1以及第一逻辑电路LOG1，所述第一晶体管M1为CMOS工艺制成的NMOS晶体管。

所述第一比较器CMP1的正输入端作为所述第二过流保护电路4的输入端ITRIP。所述第一比较器CMP1的负输入端分别连接至所述第三电阻R3的第二端和所述第四电阻R4的第一端。所述第三电阻R3的第一端用于连接至参考电压VREF，所述第四电阻R4的第二端分别连接至所述第五电阻R5的第一端和所述第一晶体管M1的漏极，所述第五电阻R5的第二端连接至接地。所述第一晶体管M1的栅极连接至所述第一逻辑电路LOG1的信号控制端，所述第一晶体管M1的源极连接至接地。所述第一比较器CMP1的输出端分别连接至所述第一逻辑电路LOG1的信号输入端。所述第一逻辑电路LOG1的输出端作为所述第二过流保护电路4的输出端Y2。

所述第二过流保护电路4的工作原理为：

电流检测信号ITRIP输入到所述第一比较器CMP1的正输入端，参考电压VREF通过作为分压电阻的第三电阻R3、第四电阻R4、第五电阻R5分压后，得到分压点P1的基准电压信号输入所述第一比较器CMP1的负输入端；所述第一晶体管M1的漏极与所述第四电阻R4的第二端和所述第五电阻R5的第一端连接端相连，所述第一晶体管M1的源极与所述第五电阻R5的第二端相连接到地。所述第一比较器CMP1的输出端接到所述第一逻辑电路LOG1，反馈到高压侧驱动电路61和低压侧驱动电路62，当电流检测信号ITRIP高于基准电压，所述第一逻辑电路LOG1就会把高压侧驱动电路61和低压侧驱动电路62同时关断。所述第一逻辑电路LOG1的信号控制端连接所述第一晶体管M1的栅极，控制所述第一晶体管M1的开关。没有高于基准电压时，所述第一晶体管M1关断，出现高于基准电压时所述第一晶体管M1导通。第二过流保护电路4形成一个滞回效果。第二过流保护电路4保护电路实现过注保护功能。

所述故障处理模块5用于根据所述PFC过流保护信号进行逻辑运算并产生相应的PFC过流处理信号，并将所述PFC过流处理信号发送至每一所述脉冲驱动电路31，以实现控制所述脉冲驱动电路31的工作状态。

所述故障处理模块5包括欠压保护电路51、温度保护电路52和故障逻辑控制电路53。

所述欠压保护电路51采用本领域常用的欠压保护电路51，具体的电路结构和性能，根据实际电路的设计需求进行选择，在此，不作详细赘述。

请参考图4所示，图4是本发明实施例提供的温度保护电路52的一种具体实施的电路原理图。所述温度保护电路52包括第二比较器CMP2、第六电阻R6、第七电阻R7、第八电阻R8、第二晶体管M2以及第二逻辑电路LOG2，所述第二晶体管M2为CMOS工艺制成的NMOS晶体管。

所述温度保护电路52的电路连接关系为：

所述第二比较器CMP2的正输入端作为所述第二过流保护电路4的输入端TVC。所述第二比较器CMP2的负输入端分别连接至所述第六电阻R6的第二端和所述第七电阻R7的第一端。所述第六电阻R6的第一端用于连接至参考电压VREF，所述第七电阻R7的第二端分别连接至所述第八电阻R8的第一端和所述第二晶体管M2的漏极，所述第八电阻R8的第二端连接至接地。所述第二晶体管M2的栅极连接至所述第二逻辑电路LOG2的信号控制端，所述第二晶体管M2的源极连接至接地。所述第二比较器CMP2的输出端分别连接至所述第二逻辑电路LOG2的信号输入端。所述第二逻辑电路LOG2的输出端作为所述第二过流保护电路4的输出端Y3。

所述温度保护电路52的电路工作原理基本与所述第二过流保护电路4的工作原理相同，具体的元器件的型号和性能选择根据实际设计需求进行选择，在此，不作，详细的赘述。

所述故障逻辑控制电路53接收各功能电路的故障信号，根据各故障信号做出故障去处理，并根据故障的重要性关掉对应的功能或关断所述多驱动通道高压集成电路100所有功能，而进行保护所述多驱动通道高压集成电路100及整个应用电路。

所述故障逻辑控制电路53的第一输入端作为所述故障处理模块5的第一输入端。所述故障逻辑控制电路53的第二输入端作为所述故障处理模块5的第二输入端。

所述故障逻辑控制电路53的第一输出端作为所述故障处理模块5的第一输出端。所述故障逻辑控制电路53的第二输出端作为所述故障处理模块5的第二输出端。所述故障逻辑控制电路53的第三输出端作为所述故障处理模块5的第三输出端。

所述欠压保护电路51的输出端连接至所述故障处理模块5的第四输入端。

所述温度保护电路52的输出端连接至所述故障处理模块5的第五输入端。

所述第一过流保护电路6的电路结构与所述第二过流保护电路4的电路结构相同。

所述第一过流保护电路6的输出端连接至所述故障处理模块5的第二输入端，所述故障处理模块5的第二输出端连接至所述驱动电路1的控制端。所述故障处理模块5的第三输出端用于连接外部的处理器。

所述第一过流保护电路6和所述第二过流保护电路4可以提高所述多驱动通道高压集成电路100的可靠性。

本发明还提供一种半导体电路1000。

参阅图5， 图5为本发明实施例提供的半导体电路1000的结构示意图。

所述半导体电路1000包括开关管200、PFC控制器300和所述多驱动通道高压集成电路100。所述多驱动通道高压集成电路100分别连接于所述开关管200和所述PFC控制器300，所述多驱动通道高压集成电路100用于分别驱动所述开关管200和所述PFC控制器300。

可以理解的是，上述的多驱动通道高压集成电路实施例中的内容均适用于本半导体电路1000实施例中，本半导体电路1000实施例所具体实现的功能与上述的多驱动通道高压集成电路100实施例相同，并且达到的有益效果与上述的多驱动通道高压集成电路100实施例所达到的有益效果也相同。

本发明的有益效果：本发明中，通过所述多驱动通道高压集成电路100内设置依次电连接的PFC驱动信号输入端、PFC控制器驱动电路3和PFC驱动信号输出端，所述PFC控制器驱动电路3用于产生PFC驱动信号并根据所述PFC驱动信号驱动外部的PFC控制器；所述PFC控制器驱动电路3包括N通道，N≥2。所述PFC驱动信号输入端为N个，每一所述PFC驱动信号输入端连接相应的所述PFC控制器驱动电路3的一个通道。每一所述PFC驱动信号输出端通过输出相应的所述PFC驱动信号驱动外部的相对应的所述PFC控制器。该电路设置使得多驱动通道高压集成电路100和半导体电路1000可驱动外部开关管和交错PFC模块，电路的结构简单且应用广。

以上内容仅为本发明的较佳实施例，对于本领域的普通技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种多驱动通道高压集成电路，其包括上桥驱动信号输入端、下桥驱动信号输入端、驱动电路、互锁与死区电路、高压驱动信号输出端以及低压驱动信号输出端；所述驱动电路包括高压侧驱动电路和低压侧驱动电路；所述上桥驱动信号输入端和所述下桥驱动信号输入端分别连接至所述互锁与死区电路；所述互锁与死区电路的两个输出端分别连接至所述高压侧驱动电路的输入端和所述低压侧驱动电路的输入端；所述高压侧驱动电路输出的输出端连接至所述高压驱动信号输出端；所述高压侧驱动电路设有三通道；所述上桥驱动信号输入端为三个，每一所述上桥驱动信号输入端连接相应的所述高压侧驱动电路的一个通道；所述高压驱动信号输出端通过输出高压驱动信号驱动外部的相对应的开关管；所述低压侧驱动电路的输出端连接至所述低压驱动信号输出端；所述低压驱动信号输出端通过输出低压驱动信号驱动外部的相对应的开关管；所述低压侧驱动电路设有三通道；所述下桥驱动信号输入端为三个，每一所述下桥驱动信号输入端连接相应的所述低压侧驱动电路的一个通道；其特征在于，

所述多驱动通道高压集成电路还包括依次电连接的PFC驱动信号输入端、PFC控制器驱动电路和PFC驱动信号输出端，所述PFC控制器驱动电路用于产生PFC驱动信号并根据所述PFC驱动信号驱动外部的PFC控制器；

所述PFC控制器驱动电路包括N通道，N≥2；所述PFC驱动信号输入端为N个，每一所述PFC驱动信号输入端连接相应的所述PFC控制器驱动电路的一个通道；每一所述PFC驱动信号输出端通过输出相应的所述PFC驱动信号驱动外部的相对应的所述PFC控制器。

2.根据权利要求1所述的多驱动通道高压集成电路，其特征在于，所述PFC控制器驱动电路包括两通道，两通道的所述PFC控制器驱动电路产生两个交错式的所述PFC驱动信号驱动外部的相对应的所述PFC控制器，所述PFC控制器为两个图腾柱PFC控制器。

3.根据权利要求2所述的多驱动通道高压集成电路，其特征在于，每一所述PFC控制器驱动电路包括依次电连接的脉冲驱动电路和大电流驱动器；

所述脉冲驱动电路用于根据所述PFC驱动信号输入端接收的PFCIN信号，根据所述PFCIN信号的上升沿和下降沿分别产生预设频率的脉冲信号，并将所述脉冲信号放大处理后生成所述PFC驱动信号；

所述大电流驱动器包括NMOS驱动管和PMOS驱动管，所述NMOS驱动管的栅极和所述PMOS驱动管的栅极分别用于连接所述脉冲驱动电路的两个输出端，以实现接收所述PFC驱动信号；所述NMOS驱动管的源极接地，所述PMOS驱动管的源极连接至电源电压；所述NMOS驱动管的漏极作为所述大电流驱动器的输出端，且所述NMOS驱动管的漏极连接至所述PMOS驱动管的漏极。

4.根据权利要求3所述的多驱动通道高压集成电路，其特征在于，所述多驱动通道高压集成电路还包括依次电连接的PFC过流保护输入端、第二过流保护电路和故障处理模块，所述第二过流保护电路用于判断PFC过流保护输入端输入的电流是否超过预设阈值并产生相应的PFC过流保护信号；所述故障处理模块用于根据所述PFC过流保护信号进行逻辑运算并产生相应的PFC过流处理信号，并将所述PFC过流处理信号发送至每一所述脉冲驱动电路，以实现控制所述脉冲驱动电路的工作状态。

5.根据权利要求4所述的多驱动通道高压集成电路，其特征在于，所述第二过流保护电路包括第一比较器、第三电阻、第四电阻、第五电阻、第一晶体管以及第一逻辑电路，所述第一晶体管为CMOS工艺制成的NMOS晶体管；

所述第一比较器的正输入端作为所述第二过流保护电路的输入端；所述第一比较器的负输入端分别连接至所述第三电阻的第二端和所述第四电阻的第一端；所述第三电阻的第一端用于连接至参考电压，所述第四电阻的第二端分别连接至所述第五电阻的第一端和所述第一晶体管的漏极，所述第五电阻的第二端连接至接地；所述第一晶体管的栅极连接至所述第一逻辑电路的信号控制端，所述第一晶体管的源极连接至接地；所述第一比较器的输出端分别连接至所述第一逻辑电路的信号输入端；所述第一逻辑电路的输出端作为所述第二过流保护电路的输出端。

6.根据权利要求4所述的多驱动通道高压集成电路，其特征在于，所述多驱动通道高压集成电路还包括依次电连接的ITRIP过流保护输入端和第一过流保护电路，所述第一过流保护电路的电路结构与所述第二过流保护电路的电路结构相同；

所述第一过流保护电路的输出端连接至所述故障处理模块的第二输入端，所述故障处理模块的第二输出端连接至所述驱动电路的控制端；所述故障处理模块的第三输出端用于连接外部的处理器。

7.根据权利要求6所述的多驱动通道高压集成电路，其特征在于，所述故障处理模块包括欠压保护电路、温度保护电路和故障逻辑控制电路；

所述故障逻辑控制电路的第一输入端作为所述故障处理模块的第一输入端；所述故障逻辑控制电路的第二输入端作为所述故障处理模块的第二输入端；

所述故障逻辑控制电路的第一输出端作为所述故障处理模块的第一输出端；所述故障逻辑控制电路的第二输出端作为所述故障处理模块的第二输出端；所述故障逻辑控制电路的第三输出端作为所述故障处理模块的第三输出端；

所述欠压保护电路的输出端连接至所述故障处理模块的第四输入端；

所述温度保护电路的输出端连接至所述故障处理模块的第五输入端。

8.根据权利要求7所述的多驱动通道高压集成电路，其特征在于，所述温度保护电路包括第二比较器、第六电阻、第七电阻、第八电阻、第二晶体管以及第二逻辑电路，所述第二晶体管为CMOS工艺制成的NMOS晶体管；

所述第二比较器的正输入端作为所述过流保护电路的输入端；所述第二比较器的负输入端分别连接至所述第六电阻的第二端和所述第七电阻的第一端；所述第六电阻的第一端用于连接至参考电压，所述第七电阻的第二端分别连接至所述第八电阻的第一端和所述第二晶体管的漏极，所述第八电阻的第二端连接至接地；所述第二晶体管的栅极连接至所述第二逻辑电路的信号控制端，所述第二晶体管的源极连接至接地；所述第二比较器的输出端分别连接至所述第二逻辑电路的信号输入端；所述第二逻辑电路的输出端作为所述过流保护电路的输出端。

9.根据权利要求1所述的多驱动通道高压集成电路，其特征在于，所述高压侧驱动电路包括高侧欠压保护电路和自举电路，所述高侧欠压保护电路用于实现高侧驱动欠压保护功能，所述自举电路用于实现自举供电功能。

10.一种半导体电路，其特征在于，所述半导体电路包括开关管、PFC控制器和如权利要求1-9中任一项所述的多驱动通道高压集成电路；所述多驱动通道高压集成电路分别连接于所述开关管和所述PFC控制器，所述多驱动通道高压集成电路用于分别驱动所述开关管和所述PFC控制器。

Images