CN115905029A

CN115905029A - 芯片验证的系统架构、方法、装置、设备、介质及芯片

Info

Publication number: CN115905029A
Application number: CN202310120770.9A
Authority: CN
Inventors: 肖怡乐; 杨立新; 牛彬; 冯曦; 贺龙龙; 李猛; 王鑫; 张广
Original assignee: State Grid Corp of China SGCC; State Grid Jiangsu Electric Power Co Ltd; Beijing Smartchip Microelectronics Technology Co Ltd
Current assignee: State Grid Corp of China SGCC; State Grid Jiangsu Electric Power Co Ltd; Beijing Smartchip Microelectronics Technology Co Ltd
Priority date: 2023-02-16
Filing date: 2023-02-16
Publication date: 2023-04-04
Anticipated expiration: 2043-02-16
Also published as: CN115905029B

Abstract

本公开涉及芯片测试技术领域，具体涉及公开了一种芯片验证的系统架构、方法、装置、设备、介质及芯片，该系统架构包括：上位机和芯片验证板，其中：上位机驱动层向验证板驱动层发送封装的测试指令；上位机协议层实现对上位机驱动层发送的测试指令按照预定协议进行封装；上位机表示层实现测试指令的获取；验证板驱动层实现芯片验证板的串口收发操作；验证板协议层实现对验证板驱动层收到的封装的测试指令按照预定协议进行解封装操作；验证板表示层根据该测试指令实现芯片验证板的验证流程；上位机协议层和验证板协议层由同一套底层代码编译而成。该技术方案可以减小开发人员的工作效率，方便软件系统的维护，主要用于芯片的验证。

Description

芯片验证的系统架构、方法、装置、设备、介质及芯片

技术领域

本公开涉及芯片测试技术领域，具体涉及一种芯片验证的系统架构、方法、装置、设备、介质及芯片。

背景技术

芯片验证是指采用相应的验证语言，验证工具，验证方法，在芯片生产之前验证芯片设计是否符合芯片定义的需求规格，并发现相应的缺陷。

目前，芯片验证的系统架构包括上位机和芯片验证板，待验证芯片可以安装在芯片验证板上进行验证，现有上位机和芯片验证板的软件架构主要包括驱动层和应用层，其中，驱动层主要用于实现上位机和芯片验证板之间的数据传输，应用层主要用于实现人机界面及下发指令的协议封装、上传指令的协议解析等操作。以测试UART（UniversalAsynchronous Receiver/Transmitter，通用异步收发）接口为例，测试流程可以是：上位机通过上位机的应用层获取用户输入的测试指令，组帧发出测试数据，测试数据由上位机驱动层发出，经由上位机的串口发送到芯片验证板的驱动层，芯片验证板的驱动层收到测试数据后经过应用层的解帧后将测试数据从UART接口发送出去，测试数据经由协议分析仪（或者示波器分析）分析后得到分析结果，向上位机返回分析结果。

但是，现有的系统架构中，上位机的应用层同时集成了人机交互界面的显示和测试协议的封装解析逻辑，显示业务的修改和测试协议的修改都要在应用层进行修改，造成上位机系统维护不便；而且上位机和芯片测试验证版需要分别维持一套应用层代码，应用层的需求一旦改变，需要分别对上位机和芯片测试验证版中的应用层代码进行修改，造成底层代码维护量巨大。

发明内容

为了解决相关技术中的问题，本公开实施例提供一种芯片验证的系统架构、方法、装置、设备、介质及芯片。

第一方面，本公开实施例中提供了一种芯片验证的系统架构，包括上位机和芯片验证板，所述上位机包括上位机驱动层、上位机协议层和上位机表示层，所述芯片验证板包括验证板驱动层、验证板协议层和验证板表示层；其中：

所述上位机驱动层，用于实现所述上位机的串口收发操作，向所述验证板驱动层发送封装的测试指令，并接收协议分析仪发送的测试结果；

所述上位机协议层，用于实现对所述上位机驱动层收到的测试结果按照第一预定协议进行解封装操作，对所述上位机驱动层待发送的测试指令按照第二预定协议进行封装操作；

所述上位机表示层，用于获取测试指令并将获取的测试指令发送给所述上位机协议层进行封装，对所述上位机协议层解封装后的测试结果进行处理；

所述验证板驱动层，用于实现所述芯片验证板的串口收发操作，接收所述上位机驱动层发送的按照第二预定协议进行封装的测试指令；

所述验证板协议层，用于实现对所述验证板驱动层收到的封装的测试指令按照所述第二预定协议进行解封装操作；

所述验证板表示层，用于根据所述验证板协议层解封装后的测试指令实现所述芯片验证板的验证流程；

所述上位机协议层和所述验证板协议层由同一套底层代码编译而成。

在一种可能的实施方式中，所述同一套底层代码包括C语言代码或C++代码。

在一种可能的实施方式中，所述验证板表示层，用于控制安装在所述芯片验证板上的待验证芯片对所述验证板协议层解封装的测试指令进行处理得到处理结果，并通过所述测试指令指示的测试接口向对应的协议分析仪发送所述处理结果，以便所述对应的协议分析仪根据接收的处理结果分析得到分析结果并将测试结果发送给所述上位机驱动层，所述测试结果包括所述分析结果和所述处理结果；

所述上位机表示层，用于将所述处理结果与预存的所述测试数据的预期结果进行比对，得到比对结果，显示所述比对结果和所述分析结果。

在一种可能的实施方式中，所述系统架构还包括：

低速接口协议分析仪，连接所述上位机和所述芯片验证板的低速接口，用于接收所述芯片验证板通过所述低速接口发送的第一处理结果，并根据接收的第一处理结果分析得到第一分析结果，将所述第一分析结果和所述第一处理结果发送给所述上位机；

至少一个高速接口协议分析仪，连接所述上位机和所述芯片验证板的高速接口，用于接收所述芯片验证板通过所述高速接口发送的第二处理结果，并根据接收的第二处理结果分析得到第二分析结果，将所述第二分析结果和所述第二处理结果发送给所述上位机；

所述处理结果包括所述第一处理结果或第二处理结果。

第二方面，本公开实施例中提供了一种芯片验证的方法，所述方法应用于上述的系统架构，包括：

上位机向芯片验证板发送测试指令，所述测试指令中携带有测试接口的指示信息和测试数据；

所述芯片验证板控制安装在芯片验证板上的待验证芯片对所述测试数据进行处理得到处理结果，并通过所述测试接口的指示信息所指示的测试接口向对应的协议分析仪发送所述处理结果，以便所述对应的协议分析仪根据接收的处理结果分析得到分析结果并将所述分析结果和所述处理结果发送给所述上位机。

在一种可能的实施方式中，所述方法还包括；

所述上位机将所述处理结果与预存的所述测试数据的预期结果进行比对，得到比对结果；

所述上位机显示所述比对结果和所述分析结果。

第三方面，本公开实施例中提供了一种芯片验证的方法，所述方法应用于芯片验证板，包括：

接收上位机发送的测试指令，所述测试指令中携带有测试接口的指示信息和测试数据；

根据所述测试接口的指示信息，确定所述测试指令的测试接口类型，所述测试接口类型包括低速接口或高速接口；

若所述测试指令的测试接口类型为高速接口，则向所述测试接口对应的高速接口协议分析仪发送第一处理结果，以便所述高速接口协议分析仪根据接收的第一处理结果分析得到第一分析结果并将所述第一分析结果和所述第一处理结果发送给所述上位机进行验证；

若所述测试指令的测试接口类型为低速接口，则向低速接口协议分析仪发送第二处理结果，以便所述低速接口协议分析仪根据接收的所述第二处理结果分析得到第二分析结果并将所述第二分析结果和所述第二处理结果发送给所述上位机进行验证。

第四方面，本公开实施例中提供了一种芯片验证的装置，所述装置应用于芯片验证板，包括：

接收模块，被配置为接收上位机发送的测试指令，所述测试指令中携带有测试接口的指示信息和测试数据；

确定模块，被配置为根据所述测试接口的指示信息，确定所述测试指令的测试接口类型，所述测试接口类型包括低速接口或高速接口；

控制模块，被配置为若所述测试指令的测试接口类型为高速接口，则向所述测试接口对应的高速接口协议分析仪发送第一处理结果，以便所述高速接口协议分析仪根据接收的第一处理结果分析得到第一分析结果并将所述第一分析结果和所述第一处理结果发送给所述上位机进行验证；若所述测试指令的测试接口类型为低速接口，则向低速接口协议分析仪发送第二处理结果，以便所述低速接口协议分析仪根据接收的所述第二处理结果分析得到第二分析结果并将所述第二分析结果和所述第二处理结果发送给所述上位机进行验证。

第五方面，本公开实施例中提供了一种电子设备，包括存储器和处理器，所述存储器用于存储一条或多条计算机指令，其中，所述一条或多条计算机指令被所述处理器执行以实现第三方面所述的方法。

第六方面，本公开实施例中提供了一种可读存储介质，其上存储有计算机指令，该计算机指令被处理器执行时实现第三方面所述的方法步骤。

第七方面，本公开实施例中提供了一种芯片，所述芯片包括如第四方面所述的芯片验证的装置。

根据本公开实施例提供的技术方案，将现有的上位机和芯片验证板中的应用层解耦为表示层和协议层，这样，当协议层的解封装或封装的预定协议需要修改时，仅需要修改协议层的代码，当表示层的显示业务需要修改时，仅需要修改表示层的代码，方便上位机和芯片验证板中软件系统的维护；而且上位机协议层和验证板协议层使用同一套底层代码，在上位机协议层和验证板协议层进行解封装和封装使用的预定协议改变，需要修改代码时，仅需要开发人员修改一套底层代码即可，可以大大减小芯片验证的系统架构的开发人员的工作效率。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

结合附图，通过以下非限制性实施方式的详细描述，本公开的其它特征、目的和优点将变得更加明显。在附图中。

图1A示出根据本公开的实施例的芯片验证的系统架构的示意图。

图1B示出根据本公开的实施例的芯片验证的系统架构的示意图。

图2示出根据本公开的实施例的芯片验证的方法的流程示意图。

图3示出根据本公开的实施例的芯片验证的方法的流程示意图。

图4示出根据本公开的实施例的芯片验证的装置的结构框图。

图5示出根据本公开的实施例的电子设备的结构框图。

图6示出适于用来实现本公开实施例方法的计算机系统的结构示意图。

具体实施方式

下文中，将参考附图详细描述本公开的示例性实施例，以使本领域技术人员可容易地实现它们。此外，为了清楚起见，在附图中省略了与描述示例性实施例无关的部分。

在本公开中，应理解，诸如“包括”或“具有”等的术语旨在指示本说明书中所公开的特征、数字、步骤、行为、部件、部分或其组合的存在，并且不欲排除一个或多个其他特征、数字、步骤、行为、部件、部分或其组合存在或被添加的可能性。

另外还需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。

图1A示出根据本公开的实施例的芯片验证的系统架构的示意图，如图1A所示，所述系统架构包括：上位机11和芯片验证板12，所述上位机11包括上位机驱动层111、上位机协议层112和上位机表示层113，所述芯片验证板12包括验证板驱动层121、验证板协议层122和验证板表示层123。

所述上位机驱动层111，用于实现所述上位机11的串口收发操作，串口也称串行通信接口（cluster communication port ，COM口) ，是上位机11与其它设备如芯片验证板12之间传送信息的一种标准接口，该上位机11的上位机驱动层111可以通过串口向其他设备发送数据或接收其他设备发送的数据，比如向所述验证板驱动层121发送封装的测试指令，并接收测试结果。

所述上位机协议层112，用于实现对所述上位机驱动层111收到的测试结果按照第一预定协议进行解封装操作，对所述上位机驱动层111待发送测试指令按照第二预定协议进行封装操作，该上位机与不同的设备进行数据传输可以使用不同的预定协议进行封装解封装，该测试结果是协议分析仪发送的，该测试指令是发送给芯片验证板的，故可以分别使用不同的第一预定协议和第二预定协议，当然，该上位机与不同的设备进行数据传输可以使用同一种预定协议进行封装解封装，此时第一预定协议和第二预定协议相同。该上位机驱动层111通过串口接收或发送的数据都是按照预定协议进行封装后的数据，当上位机驱动层111通过串口接收到其他设备发送的按照第一预定协议进行封装的测试结果后，可以通过上位机协议层112按照第一预定协议对封装的测试结果进行解封装，当上位机11向芯片验证板发送测试指令时，需要先通过上位机协议层112将测试指令按照第二预定协议进行封装后再由上位机驱动层111通过串口发送。

所述上位机表示层113，用于实现所述上位机11的人机交互界面，比如该上位机表示层113可以实现上位机11的测试指令配置界面，测试人员可以在该测试指令配置界面配置测试指令，这样，该上位机11就可以通过该上位机表示层113获取测试指令并将获取的测试指令发送给所述上位机协议层112进行封装操作，还可以对所述上位机协议层解封装后的测试结果进行处理，如显示等。

所述验证板驱动层121，用于实现所述芯片验证板12的串口收发操作，该芯片验证板12的验证板驱动层121与上述上位机11的上位机驱动层111的功能相同，也可以通过串口向其他设备如上位机11发送数据或接收其他设备发送的数据。该验证板驱动层121可以接收所述上位机驱动层111发送的按照第二预定协议进行封装的测试指令，当然，该验证板驱动层121还可以向上位机驱动层111发送数据如测试指令成功接收消息等。

所述验证板协议层122，用于实现对所述验证板驱动层121收到的封装的测试指令按照所述第二预定协议进行解封装操作，当然，该验证板协议层还可以对所述验证板驱动层121待发送数据按照第三预定协议进行封装操作，如向上位机驱动层111发送数据时，该第三预定协议就是第二预定协议，使用该第二预定协议对发送的数据进行封装后由验证板驱动层121通过串口发送。

所述验证板表示层123，用于根据所述验证板协议层解封装后的测试指令实现所述芯片验证板12的验证流程，比如可以根据测试指令，控制芯片验证板12执行验证流程。

在本实施方式中，上位机11的上位机协议层112和芯片验证板12的验证板协议层122的功能相同，都是按照预定的协议实现数据的封装和解封装，所述上位机协议层112和所述验证板协议层122可以由同一套底层代码编译而成，开发人员可以仅需要开发一套协议层的底层代码，然后将该协议层的底层代码输入至编译器分别编译成适配上位机11的协议层代码和适配芯片验证板12的协议层代码。这样，在上位机协议层112和验证板协议层122的需求改变，需要修改代码时，仅需要开发人员修改一套底层代码即可，可以大大减小芯片验证的系统架构的开发人员的工作效率。

在一种可能的实施方式中，所述同一套底层代码包括C语言代码，或者C++代码。

本实施方式将现有的上位机11和芯片验证板12中的应用层解耦为表示层和协议层，这样，当协议层的解封装或封装的预定协议需要修改时，仅需要修改协议层的代码，当表示层的显示业务需要修改时，仅需要修改表示层的代码，方便上位机11和芯片验证板12中软件系统的维护。

在一种可能的实施方式中，所述验证板表示层123，用于控制安装在所述芯片验证板12上的待验证芯片对所述验证板协议层122解封装的测试指令进行处理得到处理结果，并通过所述测试指令指示的测试接口向对应的协议分析仪发送所述处理结果，以便所述对应的协议分析仪根据接收的处理结果分析得到分析结果并将测试结果发送给所述上位机驱动层，所述测试结果包括所述分析结果和所述处理结果；

所述上位机表示层113，用于将所述处理结果与预存的所述测试数据的预期结果进行比对，得到比对结果，显示所述比对结果和所述分析结果。

在该实施方式中，该验证板表示层123可以根据该测试指令控制芯片验证板12开始验证流程，控制安装在所述芯片验证板12上的待验证芯片对所述测试指令中的测试数据进行处理得到处理结果，并通过所述测试指令指示的测试接口向对应的协议分析仪发送所述处理结果，该测试接口对应的协议分析仪可以根据接收的处理结果进行协议分析得到分析结果，该分析结果可以是处理结果按照协议规定正确传输或处理结果未按照的协议规定正确传输，该协议分析仪可以将所述分析结果和所述处理结果发送给所述上位机11，该上位机11可以通过上位机驱动层111、上位机协议层112接收并解封装该处理结果和分析结果，该上位机11的上位机表示层113可以将所述处理结果与预存的所述测试数据的预期结果进行比对，得到比对结果，该比对结果可以是数据正确或数据错误；该上位机11可以通过上位机表示层113显示该分析结果和比对结果，这样，测试人员就可以在上位机11上查看该上位机11显示的分析结果和比对结果，如果该分析结果和比对结果均正确，则表示该待验证芯片此次测试通过，如果该分析结果和比对结果均正确有一项不正确，则表示该待验证芯片此次测试未通过。

在一种可能的实施方式中，图1B示出根据本公开的实施例的芯片验证的系统架构的示意图，如图1B所示，所述系统架构还包括：低速接口协议分析仪13和至少一个高速接口协议分析仪14。

如图1B所示，该低速接口协议分析仪13连接所述上位机11和所述芯片验证板12的低速接口，用于接收芯片验证板12通过低速接口发送的处理结果，并根据接收的第一处理结果分析得到第一分析结果，将所述第一分析结果和所述第一处理结果发送给所述上位机11。至少一个高速接口协议分析仪14，连接所述上位机11和所述芯片验证板12，用于接收芯片验证板12通过高速接口发送的第二处理结果，并根据接收的第二处理结果分析得到第二分析结果，将所述第二分析结果和所述第二处理结果发送给所述上位机11。所述第二处理结果和第二处理结果为安装在所述芯片验证板上的待验证芯片处理测试数据后得到的数据。

在该实施方式中，该低速接口可以包括UART、IIC（Inter-Integrated Circuit，集成电路总线）接口、SPI（Serial Peripheral Interface，串行外设接口）、CAN（ControllerArea Network，控制器局域网络）等接口速率是M级的低速接口。低速接口协议分析仪指的是可以对各种低速接口传输的数据进行协议分析的协议分析仪。

在该实施方式中，该高速接口可以包括GMAC（Gigabit Media Access Control，千兆网媒体访问控制）、DDR（Double Data Rate Synchronous Dynamic Random AccessMemory，双倍速率同步动态随机存储器）接口等接口速率较高的高速接口。每个高速接口协议分析仪14可以对一个或多个高速接口传输的数据进行协议分析的协议分析仪。该高速接口协议分析仪14可以是GMAC接口协议分析仪、DDR接口协议分析仪等等，GMAC接口协议分析仪可以对GMAC接口传输的数据进行协议分析，该DDR接口协议分析仪可以对DDR接口传输的数据进行协议分析。

在该实施方式中，协议分析仪（protocol analyzer），是一种监视数据通信系统中的数据流，检验数据交换是否正确地按照协议的规定进行的专用测试工具。

在该实施方式中，在进行芯片验证时，上位机11通过上位机表示层113、上位机协议层112和上位机驱动层111将协议封装的测试指令发送至芯片验证板12，芯片验证板12通过验证板驱动层121、验证板协议层122获取解封装的测试指令，然后，芯片验证板12的验证板表示层123就会控制开始验证流程，将该测试指令中的测试数据发送给芯片验证板12中安装的待验证芯片进行处理，该待验证芯片对该测试数据处理后可以得到处理结果，在该测试指令指示测试的接口类型为低速接口时，可以将该处理结果记为第一处理结果，验证板表示层123可以通过所述测试接口向低速接口协议分析仪13发送该第一处理结果，该低速接口协议分析仪13就可以根据接收的第一处理结果进行协议分析得到第一分析结果，该第一分析结果可以是第一处理结果按照协议规定正确传输或处理结果未按照的协议规定正确传输，该低速接口协议分析仪13可以将所述第一分析结果和所述第一处理结果发送给所述上位机11；在该测试指令指示测试的接口类型为高速接口时，可以将该处理结果记为第二处理结果，该验证板表示层123可以控制所述待验证芯片通过所述测试接口向高速接口协议分析仪14发送该第二处理结果，该高速接口协议分析仪14就可以根据接收的第二处理结果分析得到第二分析结果，该高速接口协议分析仪14可以将所述第二分析结果和所述第二处理结果发送给所述上位机11。

在该实施方式中，该上位机11可以通过上位机驱动层111、上位机协议层112接收该第一处理结果和第一分析结果，或者接收该第二处理结果和第二分析结果，示例的，以接收该第一处理结果和第一分析结果为例进行说明，该上位机11可以将所述第一处理结果与预存的所述测试数据的预期结果进行比对，得到比对结果，该比对结果可以是数据正确或数据错误；该上位机11可以通过上位机表示层113显示该第一分析结果和比对结果，这样，测试人员就可以在上位机11上查看该上位机11显示的第一分析结果和比对结果，如果该第一分析结果和比对结果均正确，则表示该待验证芯片此次测试通过，如果该第一分析结果和比对结果均正确有一项不正确，则表示该待验证芯片此次测试未通过。

本实施方式的系统结构，不仅包括低速接口协议分析仪还包括高速接口协议分析仪，不仅适用于中低端处理器芯片，同时兼顾了高性能芯片，具有一定的普适性，可以验证更多种类的芯片。

本公开提供了一种芯片验证的方法，图2示出根据本公开的实施例的芯片验证的方法的流程示意图，如图2所示，所述方法应用于上述的系统架构中，可以包括以下步骤S201至S202：

在步骤S201中，上位机向芯片验证板发送测试指令，所述测试指令中携带有测试接口的指示信息和测试数据；

在步骤S202中，所述芯片验证板控制安装在芯片验证板上的待验证芯片对所述测试数据进行处理得到处理结果，并通过所述测试接口的指示信息所指示的测试接口向对应的协议分析仪发送所述处理结果，以便所述对应的协议分析仪根据接收的处理结果分析得到分析结果并将所述分析结果和所述处理结果发送给所述上位机。

在一种可能的实施方式中，上位机11的上位机表示层113用于实现上位机11的人机交互界面，可以显示测试指令的配置界面，测试人员可以在该配置界面上输入该测试指令的配置信息如测试人员可以选择输入测试方案和测试样例，如输入测试接口的指示信息和测试数据。

在一种可能的实施方式中，上位机11通过上位机表示层113获取测试指令后，会将该测试指令发送至上位机协议层112，该上位机协议层112会将该测试指令按照第二预定协议进行封装，然后将封装的测试指令发送给上位机驱动层111，该上位机驱动层111可以实现所述上位机11的串口收发操作，这样该上位机驱动层111就可以将该封装的测试指令通过上位机11的串口发送给芯片验证板12。

在一种可能的实施方式中，该芯片验证板12的验证板驱动层121可以实现所述芯片验证板12的串口收发操作，这样，该验证板驱动层121就可以通过该芯片验证板12的串口接收该封装的测试指令，并发送给验证板协议层122进行解封装，得到该测试指令。

在一种可能的实施方式中，该芯片验证板12的验证板协议层122可以将该测试指令发送给验证板表示层123，该验证板表示层123可以根据该测试指令控制芯片验证板12开始验证流程，控制所述待验证芯片对所述测试数据进行处理得到处理结果，并通过所述测试接口向对应的协议分析仪发送所述处理结果。

在一种可能的实施方式中，该测试接口对应的协议分析仪可以根据接收的处理结果进行协议分析得到分析结果，该分析结果可以是处理结果按照协议规定正确传输或处理结果未按照的协议规定正确传输，该协议分析仪可以将所述分析结果和所述处理结果发送给所述上位机11，该上位机11可以通过上位机驱动层111、上位机协议层112接收并解封装该处理结果和分析结果。

在一种可能的实施方式中，所述方法还包括；

所述上位机显示所述比对结果和所述分析结果。

在该实施方式中，该上位机11可以将所述处理结果与预存的所述测试数据的预期结果进行比对，得到比对结果，该比对结果可以是数据正确或数据错误；该上位机11可以通过上位机表示层113显示该分析结果和比对结果，这样，测试人员就可以在上位机11上查看该上位机11显示的分析结果和比对结果，如果该分析结果和比对结果均正确，则表示该待验证芯片此次测试通过，如果该分析结果和比对结果均正确有一项不正确，则表示该待验证芯片此次测试未通过。

示例的，上位机通过串口发出测试指令中的测试数据为00 01，即设置GPIO（General Purpose Input Output，通用输入输出）为高电平，其对应的预期结果为设置正确即04；待验证芯片对该测试数据处理完成后，设置成功，发出表示设置成功的处理结果04，协议分析仪接收到处理结果分析该处理结果是否正确地按照协议的规定进行传输，该上位机可以比对该处理结果04和预设的00 01对应的预期结果04是否一致，若一致且协议分析仪确定该处理结果正确地按照协议的规定进行传输，则表明本次验证通过，否则本次验证不通过。

本公开提供了一种芯片验证的方法，图3示出根据本公开的实施例的芯片验证的方法的流程示意图，如图3所示，所述方法应用于上述的芯片验证板12中，可以包括以下步骤S301至S304：

在步骤S301中，接收上位机发送的测试指令，所述测试指令中携带有测试接口的指示信息和测试数据；

在步骤S302中，根据所述测试接口的指示信息，确定所述测试指令的测试接口类型，所述测试接口类型包括低速接口或高速接口；

在步骤S303中，若所述测试指令的测试接口类型为高速接口，则向所述测试接口对应的高速接口协议分析仪发送第一处理结果，以便所述高速接口协议分析仪根据接收的第一处理结果分析得到第一分析结果并将所述第一分析结果和所述第一处理结果发送给所述上位机进行验证；

在步骤S304中，若所述测试指令的测试接口类型为低速接口，则向低速接口协议分析仪发送第二处理结果，以便所述低速接口协议分析仪根据接收的所述第二处理结果分析得到第二分析结果并将所述第二分析结果和所述第二处理结果发送给所述上位机进行验证。

在一种可能的实施方式中，上位机11可以通过上位机表示层113、上位机协议层112和上位机驱动层111向芯片验证板12发送封装的测试指令。该芯片验证板12的验证板驱动层121可以实现所述芯片验证板12的串口收发操作，这样，该验证板驱动层121就可以通过该芯片验证板12的串口接收该封装的测试指令，并发送给验证板协议层122进行解封装，得到该测试指令。

在一种可能的实施方式中，该芯片验证板12的验证板协议层122可以将该测试指令发送给验证板表示层123，该验证板表示层123可以根据该测试指令控制芯片验证板12开始验证流程。

在一种可能的实施方式中，所述芯片验证板12可以根据测试接口的指示信息确定测试接口是属于低速接口还是高速接口，如果是低速接口就通过所述测试接口向所述低速接口协议分析仪发送第一处理结果，所述低速接口的协议分析仪根据接收的第一处理结果分析得到第一分析结果并将所述第一分析结果和所述第一处理结果发送给所述上位机11。如果是高速接口就通过所述测试接口向所述测试接口对应的高速接口的协议分析仪发送所述第二处理结果，所述高速接口协议分析仪根据接收的第二处理结果分析得到第二分析结果并将所述第二分析结果和所述第二处理结果发送给所述上位机11。

本实施方式提供的验证方法即适用于中低端处理器芯片，同时兼顾了高性能芯片，具有一定的普适性，可以验证更多种类的芯片。

本公开还提供了一种芯片验证的装置，图4示出根据本公开的实施例的芯片验证的装置的结构框图，该装置可以通过软件、硬件或者两者的结合实现成为电子设备的部分或者全部。如图4所示，所述芯片验证的装置包括：

接收模块401，被配置为接收上位机发送的测试指令，所述测试指令中携带有测试接口的指示信息和测试数据；

确定模块402，被配置为根据所述测试接口的指示信息，确定所述测试指令的测试接口类型，所述测试接口类型包括低速接口或高速接口；

控制模块403，被配置为若所述测试指令的测试接口类型为高速接口，则向所述测试接口对应的高速接口协议分析仪发送第一处理结果，以便所述高速接口协议分析仪根据接收的第一处理结果分析得到第一分析结果并将所述第一分析结果和所述第一处理结果发送给所述上位机进行验证；若所述测试指令的测试接口类型为低速接口，则向低速接口协议分析仪发送第二处理结果，以便所述低速接口协议分析仪根据接收的所述第二处理结果分析得到第二分析结果并将所述第二分析结果和所述第二处理结果发送给所述上位机进行验证。

所述上位机11可以将所述处理结果与预存的所述测试数据的预期结果进行比对，得到比对结果；所述上位机通过上位机表示层显示所述比对结果和所述分析结果。

本装置实施方式中提及的技术术语和技术特征与上述方法实施方式中提及的相同或相似，对于本装置中涉及的技术术语和技术特征的解释和说明可参考上述方法实施方式的解释的说明，此处不再赘述。

本公开还公开了一种电子设备，图5示出根据本公开的实施例的电子设备的结构框图。

如图5所示，所述电子设备500包括存储器501和处理器502，其中，存储器501用于存储一条或多条计算机指令，其中，所述一条或多条计算机指令被所述处理器502执行以实现根据本公开的实施例的方法。

本公开实施例还提供一种芯片，所述芯片包括上述芯片验证的装置，所述芯片可以是任意一种可以实现芯片验证的装置的芯片，所述装置可以通过软件、硬件或者两者的结合实现成为芯片的部分或者全部。

如图6所示，计算机系统600包括处理单元601，其可以根据存储在只读存储器（ROM）602中的程序或者从存储部分608加载到随机访问存储器（RAM）603中的程序而执行上述实施例中的各种处理。在RAM603中，还存储有计算机系统600操作所需的各种程序和数据。处理单元601、ROM602以及RAM603通过总线604彼此相连。输入/输出（I/O）接口605也连接至总线604。

以下部件连接至I/O接口605：包括键盘、鼠标等的输入部分606；包括诸如阴极射线管（CRT）、液晶显示器（LCD）等以及扬声器等的输出部分607；包括硬盘等的存储部分608；以及包括诸如LAN卡、调制解调器等的网络接口卡的通信部分609。通信部分609经由诸如因特网的网络执行通信处理。驱动器610也根据需要连接至I/O接口605。可拆卸介质611，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器610上，以便于从其上读出的计算机程序根据需要被安装入存储部分608。其中，所述处理单元601可实现为CPU、GPU、TPU、FPGA、NPU等处理单元。

特别地，根据本公开的实施例，上文描述的方法可以被实现为计算机软件程序。例如，本公开的实施例包括一种计算机程序产品，其包括计算机指令，该计算机指令被处理器执行时实现上文所述的方法步骤。在这样的实施例中，该计算机程序产品可以通过通信部分609从网络上被下载和安装，和/或从可拆卸介质611被安装。

附图中的流程图和框图，图示了按照本公开各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

描述于本公开实施例中所涉及到的单元或模块可以通过软件的方式实现，也可以通过可编程硬件的方式来实现。所描述的单元或模块也可以设置在处理器中，这些单元或模块的名称在某种情况下并不构成对该单元或模块本身的限定。

作为另一方面，本公开还提供了一种计算机可读存储介质，该计算机可读存储介质可以是上述实施例中电子设备或计算机系统中所包含的计算机可读存储介质；也可以是单独存在，未装配入设备中的计算机可读存储介质。计算机可读存储介质存储有一个或者一个以上程序，所述程序被一个或者一个以上的处理器用来执行描述于本公开的方法。

以上描述仅为本公开的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本公开中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本公开中公开的（但不限于）具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims

1.一种芯片验证的系统架构，包括上位机和芯片验证板，其特征在于，所述上位机包括上位机驱动层、上位机协议层和上位机表示层，所述芯片验证板包括验证板驱动层、验证板协议层和验证板表示层；其中：

2.根据权利要求1所述的系统架构，其特征在于，所述同一套底层代码包括C语言代码或C++代码。

3.根据权利要求1所述的系统架构，其特征在于，

所述验证板表示层，用于控制安装在所述芯片验证板上的待验证芯片对所述验证板协议层解封装的测试指令进行处理得到处理结果，并通过所述测试指令指示的测试接口向对应的协议分析仪发送所述处理结果，以便所述对应的协议分析仪根据接收的处理结果分析得到分析结果并将测试结果发送给所述上位机驱动层，所述测试结果包括所述分析结果和所述处理结果；

所述上位机表示层，用于将所述处理结果与预存的测试数据的预期结果进行比对，得到比对结果，显示所述比对结果和所述分析结果。

4.根据权利要求3所述的系统架构，其特征在于，所述系统架构还包括：

所述处理结果包括所述第一处理结果或第二处理结果。

5.一种芯片验证的方法，其特征在于，所述方法应用于权利要求1至4任一项所述的系统架构，包括：

6.根据权利要求5所述的方法，其特征在于，所述方法还包括；

所述上位机显示所述比对结果和所述分析结果。

7.一种芯片验证的方法，其特征在于，所述方法应用于芯片验证板，包括：

8.一种芯片验证的装置，其特征在于，所述装置应用于芯片验证板，包括：

9.一种电子设备，其特征在于，包括存储器和处理器，所述存储器用于存储一条或多条计算机指令，其中，所述一条或多条计算机指令被所述处理器执行以实现权利要求7所述的方法。

10.一种可读存储介质，其特征在于，其上存储有计算机指令，该计算机指令被处理器执行时实现权利要求7所述的方法步骤。

11.一种芯片，其特征在于，所述芯片包括如权利要求8所述的芯片验证的装置。