CN115882843A

CN115882843A - 一种pmos管的高速开关电路

Info

Publication number: CN115882843A
Application number: CN202111145736.4A
Authority: CN
Inventors: 杨贤松; 郑焘; 薛新; 刘传洋
Original assignee: CETC 36 Research Institute
Current assignee: CETC 36 Research Institute
Priority date: 2021-09-28
Filing date: 2021-09-28
Publication date: 2023-03-31

Abstract

本发明涉及一种PMOS管的高速开关电路，属于功率电子技术领域，解决了现有电路在进行电压加载和切断时存在较长时间延迟的问题。该电路包括：PMOS管、放电电路以及充电电路；所述PMOS管的源极与输入电源连接，栅极分别与充电电路和放电电路连接，漏极的输出电压作为PMOS管的输出电压Vout；所述放电电路，用于根据开关信号对所述PMOS管栅极进行放电，使所述PMOS管处于导通状态；所述充电电路，用于根据所述开关信号对所述PMOS管栅极进行充电，使所述PMOS管处于截止状态。实现了开关电路的输出电压的快速切换。

Description

一种PMOS管的高速开关电路

技术领域

本发明涉及功率电子技术领域，尤其涉及一种PMOS管的高速开关电路。

背景技术

P沟道MOSFET开关管(简称PMOS管)是功率电子电路中比较常用的器件，主要应用于电源电路的输出开关控制，大功率放大器中功放管漏极电流的开关控制等。PMOS管是负栅源电压控制器件，通过调节珊源电压值来控制管子的导通和截止，具有工作电流大、导通电阻低等特点。

目前，常规的PMOS管开关电路如图1所示，Vc为工作电压，Vg为栅极电压，Vout为受控输出电压，T/R为开关信号，V1为PMOS开关管，V2为NPN双极型三极管。当T/R为高电平时，三极管V2导通，栅极电压Vg为电阻R1、电阻R2和三极管导通饱和电压Vces三者的分压，通过调节电阻R1和R2的比值，可设置Vg电压值，使PMOS管V1的栅源电压Vg-Vs小于管子的导通电压(为负值)，此时Vout＝Vc。当T/R为低电平时，三极管V2截止，Vg和Vc电压值相同，PMOS管V1的栅源电压为0，管子截止，Vout电压为0。

通过T/R信号能实现V1的导通和截止，导通/截止的时延和PMOS管的寄生电容大小有关，特别是栅极的输入电容Ciss很大程度决定了V1的开关时间。一般PMOS管的额定通过电流越大，Ciss也越大，管子的开关时延也越长。在图1中，电阻R1、R2的阻值对开关时间有很大影响，电阻越小则Ciss的充放电时间越短，开关时间也越快。图2为PMOS管IRF4905按图1所示电路仿真的开关时延曲线，其中，Vc＝28V，R1＝1KΩ，R2＝2KΩ，虚线为T/R脉冲信号波形，实线为PMOS管输出的电压波形。从图2可见，PMOS管的关断时间为21.7uS，开启时间为10.4uS。要缩短PMOS管的开关时间，可以减小电阻R1、R2的阻值，但电阻小了通过的电流会增大，导致电路的功耗增加，同时电阻的散热也是很大的问题。比如选择R1为500Ω，R2为1KΩ，则流经电阻的工作电流为19mA，电阻R2的额定功率应不小于0.4W，不仅电阻的体积增大，而且对开关时间的改善也有限。

根据开关电路应用场合的不同，对开关电路的时延要求是不一样的。比如在电源电路中，对开关时延要求不高，则可以采用图1所示常规应用电路，电路原理简单，元器件数量少，成本低廉。但在射频功率放大器的应用中，功放往往需要在发射和静噪之间进行快速切换，速度达到微秒量级，以满足系统在侦察和干扰之间的高速转换要求，这时采用图1电路往往无法满足系统要求，需要对电路进行改进，以减小开关的切换时延。

因此，现有技术中缺少一种PMOS管的高速开关电路。

发明内容

鉴于上述的分析，本发明实施例旨在提供一种PMOS管的高速开关电路，用以解决现有电路在进行电压加载和切断时存在较长时间延迟的问题。

一方面，本发明实施例提供了一种PMOS管的高速开关电路，所述高速开关电路包括PMOS管、放电电路以及充电电路；

所述PMOS管的源极与输入电源连接，栅极分别与充电电路和放电电路连接，漏极的输出电压作为PMOS管的输出电压Vout；

所述放电电路，用于根据开关信号对所述PMOS管栅极进行放电，使所述PMOS管处于导通状态；

所述充电电路，用于根据所述开关信号对所述PMOS管栅极进行充电，使所述PMOS管处于截止状态。

进一步地，还包括：

当所述开关信号输出高电平时，所述放电电路对所述PMOS管栅极进行放电，所述PMOS管V1处于导通状态；

当所述开关信号输出低电平时，所述充电电路对所述PMOS管栅极进行充电，所述PMOS管V1处于截止状态。

进一步地，所述充电电路，包括：电阻R2～R3，三极管V2和三极管V4；

所述三极管V2的集电极与输入电源连接，基极与电阻R2的一端连接，发射极与所述PMOS管V1的栅极连接；所述电阻R2的另一端与所述输入电源相连；

所述三极管V4的集电极与所述三极管V2的基极相连，基极与所述电阻R3的一端相连，发射极接地；所述电阻R3的另一端连接开关信号T/R。

进一步地，所述放电电路，包括：电阻R1、稳压二极管V5、三极管V3和电阻R4；

所述电阻R1的一端与输入电源相连，另一端与PMOS管V1的栅极相连；

所述三极管V3的集电极与所述稳压二极管V5的负极相连，发射极接地，基极与所述电阻R4的一端相连；所述电阻R4的另一端连接开关信号T/R；所述二极管V5的稳压端与PMOS管V1的栅极相连。

进一步地，还包括：滤波电容C1，所述滤波电容C1一端与输入电源连接，另一端接地。

进一步地，所述PMOS管V1的最大漏源电压大于输入电源电压Vc的1.5倍；最大漏极电流大于输出电源Vout所连接的负载电流的2倍。

进一步地，所述三极管V2～V4为NPN双极型晶体管，所述V2～V4三极管的饱和压降Vces均小于0.5V，放大倍数β均大于30倍，最大集电极电压Vce均大于输入电源电压Vc的1.5倍。

进一步地，所述二极管V5的稳压值V_V5，表达为：

其中，V_C为输入电源电压，V_GS(th)为PMOS管V1的栅源开启电压值，V_GS(B)为PMOS管V1的栅源击穿电压值。

进一步地，所述电阻R2～R4的阻值，表达为：

/>

其中，V_C为输入电源电压，V_V5为二极管V5的稳压值，V_ces2为三极管V2的饱和压降，V_ces3为三极管V3的饱和压降，I_B2为三极管V2饱和时的基极电流；V_TR为开关信号T/R的高电平电压值，V_ces4为三极管V4的饱和压降，I_B4为三极管V4饱和时的基极电流；I_B3为三极管V3饱和时的基极电流。

进一步地，所述电阻R1的阻值，表达为：

其中，V_C为输入电源电压，V_V5为二极管V5的稳压值，V_ces3为三极管V3的饱和压降，I₅为稳压二极管V5的稳压工作电流。

与现有技术相比，本发明至少可实现如下有益效果之一：

1、本发明的PMOS管高速开关电路，包括充电电路、放电电路、滤波电容以及开关管，无调整元器件，电路结构简单、元器件数量少，采用的元器件成本低廉；

2、通过开关信号控制三极管的导通或截止，使PMOS开关管的输出电压在Vc和零电压之间完成高速切换，具有输出电压切换速度快、时延短、可靠性高的优势。

本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。

附图说明

附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。

图1为一种常规的PMOS开关电路原理图；

图2为常规的PMOS开关电路的时延仿真曲线图；

图3为本申请一个实施例所示的提供的PMOS高速开关电路原理图；

图4为本申请一个实施例所示的提供的PMOS高速开关电路的时延曲线图。

具体实施方式

下面结合附图来具体描述本发明的优选实施例，其中，附图构成本申请一部分，并与本发明的实施例一起用于阐释本发明的原理，并非用于限定本发明的范围。

如图3所示，本发明的一个具体实施例，公开了一种PMOS管的高速开关电路，包括：

PMOS管的源极与输入电源连接，栅极分别与充电电路和放电电路连接，漏极的输出电压作为PMOS管的输出电压Vout；所述输出电源Vout用于连接开关电路的输出负载RL。

所述放电电路，用于根据开关信号控制所述放电电路对所述PMOS管栅极进行放电，使所述PMOS管处于导通状态；

所述充电电路，用于根据所述开关信号控制所述充电电路对所述PMOS管栅极进行充电，使所述PMOS管处于截止状态。

具体地，本实施例中提供一种PMOS管高速开关电路用于控制射频功率放大器中发射和静噪状态的快速的切换。

更具体地，所述充电电路，包括：电阻R2～R3，三极管V2和三极管V4；

所述放电电路，包括：电阻R1、稳压二极管V5、三极管V3和电阻R4；

所述三极管V3的集电极与所述二极管V5的负极相连，发射极接地，基极与所述电阻R4的一端相连；所述电阻R4的另一端连接开关信号T/R，所述二极管V5的稳压端与PMOS管V1的栅极相连。

还包括：滤波电容C1，所述滤波电容C1一端与输入电源连接，另一端接地，用于滤除电源纹波。所述电容器C1为带封装的电容器，封装形式包括但不限于立式封装、表贴封装；可选地，所述滤波电容C1为固体钽电容，电容值为10uF。

具体地，当所述开关信号输出高电平时，所述放电电路对所述PMOS管栅极进行放电，PMOS管V1处于导通状态；更具体地，在功放发射状态下，开关信号T/R输出高电平，三极管V3和三极管V4导通，三极管V2的基极变为低电平，三极管V2截止；PMOS管V1的栅极寄生电容Ciss通过二极管V5和三极管V3进行快速放电，使得PMOS管V1的栅极电压Vg迅速降低，最终栅极电压Vg稳定在由稳压二极管V5的稳压值V_V5和三极管V3的饱和压降Vces3串联的固定电压上。

当所述开关信号输出低电平时，所述充电电路对所述PMOS管栅极进行充电，所述PMOS管V1处于截止状态。更具体地，在功放静噪状态下，开关信号T/R输出低电平，三极管V3和三极管V4截止，三极管V2的基极处于高电平，三极管V2导通，输入电源Vc通过三极管V2给PMOS管V1的栅极寄生电容Ciss进行快速充电，因V3处于截止状态，使得PMOS管V1的栅极电压Vg快速升高至与电源电压Vc相等，从而使PMOS管V1的栅源电压为0，开关管截止，输出电压Vout为0；

可选地，所述开关控制电压T/R输出的低电平为0V，输出的高电平为5V。

更具体地，所述PMOS管的导通电阻应尽可能小，以减小输出电压Vout与电源电压Vc之间的压降；栅极寄生电容Ciss应尽可能小，以减小充放电时间；PMOS管V1的封装形式包括但不限于TO-220、D²Pak表贴封装；可选地，所述PMOS管V1最大漏源电压大于输入电源电压Vc的1.5倍；最大漏极电流大于输出电源Vout所连接的负载电流的2倍，例如，PMOS开关管选用大功率、低内阻的IRF4905，其导通内阻为0.02Ω，栅源开启电压为-3V，栅源击穿电压为±20V，漏源最小工作电压-55V。

具体地，所述三极管V2～V4为NPN双极型晶体管，所述V2～V4三极管的饱和压降Vces应尽量小，例如，三极管V2～V4的饱和压降Vces均小于0.5V，放大倍数β均大于30倍，最大集电极电压Vce均大于输入电源电压Vc的1.5倍。三极管V2～V4封装形式包括但不限于贴片封装和表贴封装，可选地，所述NPN双极型三极管V2～V4选用2N2222A，集电极和发射极的饱和电压Vces为0.3V，放大倍数β为80，最大工作电压Vce大于40V。

具体地，稳压二极管V5的稳压值根据PMOS开关管V1的开启电压值确定，应低于开启电压并高于反向击穿电压，一般选择在开启电压和击穿电压区间的1/3电压值，既能保证开关电路的性能，又保证了PMOS开关管的可靠性。更具体地，所述二极管V5的稳压值V_V5所述二极管V5稳压电压值，表达为：

具体地，稳压二极管V5的封装形式包括但不限于贴片封装和表贴封装；可选地，所述稳压二极管V5选用1N4747A，稳压值20V。

具体地，电阻R2用于调节三极管V2的基极电流，使三极管V2在T/R为低电平时工作于深度饱和区；电阻R3、R4用于调节三极管V4和V3的基极电流，使三极管V3、V4在T/R高电平时工作于深度饱和区。更具体地，所述电阻R2～R4的阻值，表达为：

具体地，电阻R1用于在T/R为高电平时，为稳压二极管V5提供稳定的偏置电流，使PMOS开关管的栅极电压Vg保持稳定。更具体地，所述电阻R1的阻值表达为：

具体地，电阻R1～R4为带封装的电阻，封装形式包括但不限于金属膜封装、片式封装或表贴封装；可选地，电阻R1～R4为0603、0805表贴封装形式，电阻R1的阻值为5KΩ，电阻R2～R4的阻值均为10KΩ。

具体地，本实施例提供的高速开关电路包括的电源滤波电容、充电电路、放电电路以及PMOS开关管，充电电路包括两个三极管、两个限流电阻，所述放电电路包括两个限流电阻、一个NPN三极管和一个稳压二极管；通过T/R开关信号控制三极管的导通或截止，对PMOS管的栅极寄生电容Ciss进行快速充放电，可极大地缩短PMOS管的通断切换时间。由图4所示，在T/R脉冲开关信号的控制下，输出信号Vout的波形曲线，虚线为T/R脉冲信号波形，实线为PMOS管输出的电压波形。从图中可以看出，当T/R信号从高电平切换到低电平时，Vout输出电压从28V降至0V，输出信号相对T/R信号延时3.4uS；当T/R信号从低电平切换到高电平时，Vout输出电压从0V升至28V，输出信号相对T/R信号延时1.2uS。

在采用了本实施例的充放电电路后，大功率PMOS开关管的导通和截止时间从十几微秒缩短为几个微秒，完全能满足射频功率放大器对发射和静噪进行高速切换的要求，且电路的静态电流只有几毫安，相比于现有技术，本发明实施例提供的开关电路的输出电压变化时延减小了一个数量级，具有电压切换速度快、时延短、功耗低、可靠性高、成本低廉的优势。

本领域技术人员可以理解，实现上述实施例方法的全部或部分流程，可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于计算机可读存储介质中。其中，所述计算机可读存储介质为磁盘、光盘、只读存储记忆体或随机存储记忆体等。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。