CN115882721A - 电荷泵电路及其控制方法、芯片、电子装置 - Google Patents
电荷泵电路及其控制方法、芯片、电子装置 Download PDFInfo
- Publication number
- CN115882721A CN115882721A CN202211692602.9A CN202211692602A CN115882721A CN 115882721 A CN115882721 A CN 115882721A CN 202211692602 A CN202211692602 A CN 202211692602A CN 115882721 A CN115882721 A CN 115882721A
- Authority
- CN
- China
- Prior art keywords
- level
- switch module
- charge pump
- pump circuit
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000003990 capacitor Substances 0.000 claims abstract description 74
- 230000008859 change Effects 0.000 claims description 27
- 230000008569 process Effects 0.000 claims description 11
- 230000000740 bleeding effect Effects 0.000 claims description 6
- 239000013256 coordination polymer Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000010752 BS 2869 Class D Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Abstract
本申请公开一种电荷泵电路及其控制方法、芯片、电子装置，电荷泵电路包括第一开关模块、第二开关模块、第三开关模块、第四开关模块和第一电容；第一开关模块连接在第一电压端和第一电容的第一端之间，第三开关模块连接在第一电容和输出端之间，第二开关模块连接在第二电压端和第一电容的第二端之间，第四开关模块连接在第一电容的第二端和地端之间；第一开关模块在第一类控制信号为第一电平时导通，为第二电平时关断，第三开关模块在第一类控制信号为第一电平时关断，为第二电平时导通，第二开关模块在第二类控制信号为第三电平时导通，为第四电平时关断，第四开关模块在第二类控制信号为第三电平时关断，为第四电平时导通。其能够简化电路结构。
Description
技术领域
本申请涉及集成电路技术领域，具体涉及一种电荷泵电路及其控制方法、芯片、电子装置。
背景技术
电荷泵电路常应用于功率级模拟集成电路，在D类功放集成电路或电机驱动集成电路中，上桥臂的N型功率管的源极电压为系统最高电源电压，在对上桥臂N型功率管进行驱动时，需要一个高于系统最高电源电压的电压信号。然而，D类功放集成电路的电源电压范围很广、驱动负载很大，用于驱动N型功率管的电荷泵的驱动电压较为复杂，且电荷泵的功率MOS管通常为高压管，这就容易造成电荷泵电路复杂度高，所耗费的芯片面积较大。
发明内容
鉴于此，本申请提供一种电荷泵电路及其控制方法、芯片、电子装置，以解决传统方案容易造成电荷泵电路复杂度高，所耗费的芯片面积较大的技术问题。
本申请提供一种电荷泵电路，包括第一开关模块、第二开关模块、第三开关模块、第四开关模块和第一电容；
所述第一开关模块连接在第一电压端和所述第一电容的第一端之间，所述第三开关模块连接在所述第一电容的第一端和输出端之间，所述第二开关模块连接在第二电压端和所述第一电容的第二端之间，所述第四开关模块连接在所述第一电容的第二端和地端之间；
所述第一开关模块在第一类控制信号为第一电平时导通，为第二电平时关断，所述第三开关模块在所述第一类控制信号为所述第一电平时关断，为所述第二电平时导通，所述第二开关模块在第二类控制信号为第三电平时导通，为第四电平时关断，所述第四开关模块在所述第二类控制信号为所述第三电平时关断，为所述第四电平时导通。
可选地，所述第一开关模块包括第一NMOS管组，所述第二开关模块包括第一PMOS管组，所述第三开关模块包括第二PMOS管组，所述第四开关模块包括第二NMOS管组；所述第一NMOS管组的源极连接所述第一电压端，栅极连接第一驱动端，漏极连接所述第一电容的第一端；所述第一PMOS管组的源极连接所述第二电压端，栅极连接第二驱动端，漏极连接所述第一电容的第二端；所述第二PMOS管组的源极连接第一电容的第一端，栅极连接第三驱动端，漏极连接所述输出端；所述第二NMOS管组的漏极连接所述第一电容的第二端，栅极连接第四驱动端，源极连接所述地端。
可选地，所述第一类控制信号包括所述第一驱动端接入的第一驱动信号和所述第三驱动端接入的第三驱动信号；所述第二类控制信号包括所述第二驱动端接入的第二驱动信号和所述第四驱动端接入的第四驱动信号；所述第一驱动信号的第一电平开始时间相对于所述第三驱动信号的第一电平开始时间晚一个死区时间，第一电平结束时间相对于所述第三驱动信号的第一电平结束时间早一个死区时间；所述第二驱动信号的电平变化特征与所述第三驱动信号的电平变化特征一致，所述第四驱动信号的电平变化特征与所述第一驱动信号的电平变化特征一致。
可选地，所述第一电平包括：L1＝PVDD+GVDD，或者L1＝CPREG；所述第二电平包括：L2＝PVDD；所述第三电平包括：L3＝GVDD；所述第四电平包括地端电平；其中，L1表示第一电平，PVDD表示第一电压端提供的第一电压，GVDD表示第二电压端提供的第二电压，CPREG表示电荷泵电路稳态下输出端提供的输出电压，L2表示第二电平，L3表示第三电平，L4表示第四电平。
可选地，所述第一PMOS管组包括并联的第一PMOS管和第二PMOS管，所述第二PMOS管的总面积为所述第一PMOS管的总面积的设定倍数；所述第二NMOS管组包括并联的第一NMOS管和第二NMOS管，所述第二NMOS管的总面积为所述第一NMOS管的总面积的设定倍数。
可选地，所述第二PMOS管在所述第一PMOS管被驱动后延迟Tdly被驱动；所述第二NMOS管在所述第一NMOS管被驱动后延迟Tdly被驱动；其中，Tdly表示延迟驱动时间。
可选地，所述设定倍数的取值范围为5～50。
可选地，所述电荷泵电路还包括启动泄放模块；所述启动泄放模块连接在所述第一电容的第一端和所述地端之间，用于在启动阶段将所述第一电容的第一端与地端接通。
可选地，所述启动泄放模块包括泄放电阻和泄放开关管；所述泄放电阻的一端连接所述第一电容的第一端，另一端连接所述泄放开关管的源极，所述泄放开关管的漏极连接所述地端，栅极连接第五驱动端。
可选地，所述电荷泵电路还包括第二电容；所述第二电容连接在第二PMOS管组的漏极和地端之间。
本申请还提供一种电荷泵电路的控制方法，用于控制上述任一种电荷泵电路，所述控制方法包括：
为第一开关模块和第三开关模块提供第一类控制信号，以使所述第一开关模块在第一类控制信号为第一电平时导通，为第二电平时关断，所述第三开关模块在所述第一类控制信号为所述第一电平时关断，为所述第二电平时导通；
为第二开关模块和第四开关模块提供第二类控制信号，以使所述第二开关模块在第二类控制信号为第三电平时导通，为第四电平时关断，所述第四开关模块在所述第二类控制信号为所述第三电平时关断，为所述第四电平时导通。
可选地，所述第一开关模块包括第一NMOS管组，所述第二开关模块包括第一PMOS管组，所述第三开关模块包括第二PMOS管组，所述第四开关模块包括第二NMOS管组；所述第一类控制信号包括用于驱动所述第一NMOS管组的第一驱动信号和用于驱动所述第二PMOS管组的第三驱动信号；所述第二类控制信号包括用于驱动所述第一PMOS管组的第二驱动信号和用于驱动所述第二NMOS管组的第四驱动信号；所述第一驱动信号的第一电平开始时间相对于所述第三驱动信号的第一电平开始时间晚一个死区时间，第一电平结束时间相对于所述第三驱动信号的第一电平结束时间早一个死区时间；所述第二驱动信号的电平变化特征与所述第三驱动信号的电平变化特征一致，所述第四驱动信号的电平变化特征与所述第一驱动信号的电平变化特征一致。
可选地，所述第一电平包括：L1＝PVDD+GVDD，或者L1＝CPREG；所述第二电平包括：L2＝PVDD；所述第三电平包括：L3＝GVDD；所述第四电平包括地端电平；其中，L1表示第一电平，PVDD表示第一电压端提供的第一电压，GVDD表示第二电压端提供的第二电压，CPREG表示电荷泵电路稳态下输出端提供的输出电压，L2表示第二电平，L3表示第三电平，L4表示第四电平。
可选地，所述第一PMOS管组包括并联的第一PMOS管和第二PMOS管，所述第二NMOS管组包括并联的第一NMOS管和第二NMOS管；所述第二驱动信号的提供过程包括：为所述第一PMOS管提供所述第二驱动信号，在所述第一PMOS管被驱动后延迟Tdly为所述第二PMOS管提供所述第二驱动信号，Tdly表示延迟驱动时间；所述第四驱动信号的提供过程包括：为所述第一NMOS管提供所述第四驱动信号，在所述第一NMOS管被驱动后延迟Tdly为所述第二NMOS管提供所述第四驱动信号。
可选地，所述Tdly的确定过程包括：将CPREG_0与PVDD之间的差值上升至Vdly的时间确定为所述Tdly；其中，CPREG_0表示电荷泵电路启动阶段输出端的输出电压，PVDD表示第一电压端提供的第一电压，Vdly表示延迟阈值电压。
可选地，所述电荷泵电路还包括启动泄放模块；所述启动泄放模块包括泄放电阻和泄放开关管；所述电荷泵电路的控制方法还包括：为所述泄放开关管提供第五驱动信号，所述第五驱动信号用于在电荷泵电路的升压阶段驱动所述泄放开关管。
本申请还提供一种芯片，包括上述任一种电荷泵电路。
本申请还提供一种电子装置，包括上述任一种电荷泵电路或者上述任一种芯片。
本申请提供的电荷泵电路及其控制方法、芯片、电子装置中，第一开关模块和第三开关模块的开关状态根据第一类控制信号的电平特征确定，第二开关模块和第四开关模块的开关状态根据第二类控制信号的电平特征确定，整个电荷泵电路进行提供两类控制信号便能精准地控制各个开关模块，能够简化开关模块的控制方式，简化对应的电路结构，从而减小电荷泵电路占用的面积。
进一步地，各个开关模块采用对应的MOS管，这些MOS管的驱动电平只需要电荷泵电路所在系统已得到的四种，整个电荷泵电路不需要额外生成驱动电平的模块，能够进一步简化电路结构，降低器件面积。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例的电荷泵电路结构示意图；
图2是本申请另一实施例的电荷泵电路结构示意图；
图3是本申请另一实施例的电荷泵电路结构示意图；
图4是本申请一实施例的驱动信号波形示意图；
图5是本申请另一实施例的电荷泵电路结构示意图；
图6是本申请另一实施例的电荷泵电路结构示意图。
具体实施方式
下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
本申请第一方面提供一种电荷泵电路，参考图1所示，上述电荷泵电路包括第一开关模块110、第二开关模块120、第三开关模块130、第四开关模块140和第一电容Cf。所述第一开关模块110连接在第一电压端和所述第一电容Cf的第一端CP之间，所述第三开关模块130在所述第一电容Cf的第一端CP和输出端之间，所述第二开关模块120连接在第二电压端和所述第一电容Cf的第二端CN之间，所述第四开关模块140连接在所述第一电容CP的第二端CN和地端GND之间。
所述第一开关模块110在第一类控制信号为第一电平时导通，为第二电平时关断，所述第三开关模块130在第一类控制信号为第一电平时关断，为第二电平时导通，所述第二开关模块120在第二类控制信号为第三电平时导通，为第四电平时关断，所述第四开关模块140在第二类控制信号为第三电平时关断，为第四电平时导通。具体地，在稳态工作过程中，在第一类控制信号为第一电平时，第二类控制信号为第三电平时，第一开关模块110和第四开关模块140导通，第二开关模块120和第三开关模块130关断，第一电容Cf的第一端CP的电压等于第一电压端提供的第一电压PVDD，第一电容Cf的第二端CN的电压为地端电压GND；在第一类控制信号为第二电平时，第二类控制信号为第四电平时，第一开关模块110和第四开关模块140关断，第二开关模块120和第三开关模块130导通，第一电容Cf的第二端CN的电压等于第二电压端提供的第二电压GVDD，第一电容Cf的第一端CP的电压为GVDD+PVDD-GND，此时第一电容Cf的第一端CP的电压为输出端的电压，用以驱动对应功率管。
上述电荷泵电路中，第一开关模块110和第三开关模块130的开关状态根据第一类控制信号的电平特征确定，第二开关模块120和第四开关模块140的开关状态根据第二类控制信号的电平特征确定，整个电荷泵电路仅仅提供两类控制信号便能精准地控制各个开关模块，能够简化开关模块的控制方式，简化对应的电路结构，从而减小电荷泵电路占用的面积。
在一个实施例中，所述第一开关模块110包括第一NMOS管组，所述第二开关模块120包括第一PMOS管组，所述第三开关模块130包括第二PMOS管组，所述第四开关模块140包括第二NMOS管组。上述各个MOS管组可以分别包括一个MOS管，或者并联的多个MOS管；例如参考图2所示，第一NMOS管组包括NMOS管S1，第二NMOS管组包括NMOS管S4，第一PMOS管组包括PMOS管S2，第二PMOS管组包括PMOS管S3。又例如参考图3所示，第一NMOS管组包括NMOS管S1，第二NMOS管组包括第一NMOS管S41和第二NMOS管S42，第一PMOS管组包括PMOS管第一PMOS管S21和第二PMOS管S22，第二PMOS管组包括PMOS管S3。
具体地，所述第一NMOS管组的源极连接第一电压端，以接入第一电压PVDD，第一NMOS管组的栅极连接第一驱动端，以接入第一驱动信号DRV1，第一NMOS管组的漏极连接所述第一电容Cf的第一端CP。所述第一PMOS管组的源极连接第二电压端，以接入第二电压GVDD，第一PMOS管组的栅极连接第二驱动端，以接入第二驱动信号DRV2，第一PMOS管组的漏极连接所述第一电容Cf的第二端CN；所述第二PMOS管组的源极连接第一电容Cf的第一端CP，第二PMOS管组的栅极连接第三驱动端，以接入第三驱动信号DRV3，第二PMOS管组的漏极所述输出端，以提供输出电压CPREG；所述第二NMOS管组的漏极连接所述第一电容Cf的第二端CN，第二NMOS管组的栅极连接第四驱动端，以接入第四驱动信号DRV4，第二NMOS管组的源极连接地端。
相应地，所述第一类控制信号包括所述第一驱动端接入的第一驱动信号DRV1和所述第三驱动端接入的第三驱动信号DRV3；所述第二类控制信号包括所述第二驱动端接入的第二驱动信号DRV2和所述第四驱动端接入的第四驱动信号DRV4。所述第一电平包括：L1＝PVDD+GVDD，或者L1＝CPREG；所述第二电平包括：L2＝PVDD；所述第三电平包括：L3＝GVDD；所述第四电平包括地端电平；其中，L1表示第一电平，PVDD表示第一电压端提供的第一电压，GVDD表示第二电压端提供的第二电压，CPREG表示电荷泵电路稳态下输出端提供的输出电压，L2表示第二电平，L3表示第三电平，L4表示第四电平。
在一个示例中，以图2所示电荷泵电路为例对其工作过程进行说明，第一NMOS管组包括NMOS管S1，第二NMOS管组包括NMOS管S4，第一PMOS管组包括PMOS管S2，第二PMOS管组包括PMOS管S3，其中NMOS管S1和PMOS管S3串联组成高压半桥，PMOS管S2和NMOS管S4串联组成低压半桥。
高压半桥的工作过程包括：在第一驱动信号对应的电压高于第一电压PVDD，如第一驱动信号DRV1为第一电平PVDD+GVDD或者CPREG时，NMOS管S1导通，第一驱动信号对应的电压不高于第一电压PVDD，如第一驱动信号DRV1为第二电平PVDD时，NMOS管S1关断。在第三驱动信号对应的电压低于PMOS管S3的源极电压(即第一电容Cf的第一端CP的电压)，如第三驱动信号DRV3为第二电平PVDD时，PMOS管S3导通，第三驱动信号对应的电压不低于PMOS管S3的源极电压，如第三驱动信号DRV3为第一电平PVDD+GVDD或者CPREG时，NMOS管S1关断。其中第一驱动信号DRV1和第三驱动信号DRV3均为方波，参考图4所示，这类方波的高电平为第一电平L1，低电平为第二电平L2。
低压半桥的工作过程包括：在第四驱动信号对应的电压高于NMOS管S4的源极电压(地端电压)，如第四驱动信号DRV4为第三电平GVDD时，NMOS管S4导通，第四驱动信号对应的电压不高于NMOS管S4的源极电压，如第四驱动信号DRV4为第四电平GND(地端电压)时，NMOS管S4关断。在第二驱动信号对应的电压低于PMOS管S2的源极电压GVDD，如第二驱动信号DRV2为第四电平GND时，PMOS管S2导通，第二驱动信号对应的电压不低于PMOS管S2的源极电压GVDD，如第二驱动信号DRV2为第三电平GVDD时，PMOS管S2关断。其中第四驱动信号DRV4和第二驱动信号DRV2均为方波，参考图4所示，这类方波的高电平为第三电平L3，低电平为第四电平L4。
整个电荷泵电路的稳态工作过程包括：在NMOS管S1和NMOS管S4导通时，PMOS管S2和PMOS管S3处于关断状态，第一电容Cf的第一端CP电压为PVDD，第二端CN电压为GND，第一电容Cf两端电压差为PVDD-GND。NMOS管S1和NMOS管S4随后关断，此刻PMOS管S2和PMOS管S3导通，第一电容Cf的第二端CN电压为GVDD，第一端CP处的电压为CPREG，则电压关系可以包括：CPREG＝GVDD+PVDD-GND。
上述第一类控制信号中的第一驱动信号DRV1和第三驱动信号DRV3时序相同；第二类控制信号中的第二驱动信号DRV2和第四驱动信号时序相同。从上述稳态工作过程可知，NMOS管S1、PMOS管S3、PMOS管S2和NMOS管S4这四个MOS管的驱动电平(或驱动电压)只需要四种：GND、GVDD、PVDD、CPREG，而GND、GVDD、PVDD是电荷泵电路所在系统已知的电平，只需要额外生成CPREG电平，而电荷泵电路所输出得到的电压正是CPREG，因此，电荷泵电路不需要额外生成驱动电平的模块，且最高驱动电平为CPREG与输出电压CPREG相同，对应开关模块最高耐压水平以CPREG考量即可，这样便达到了简化电路结构，降低器件面积的目的。
可选地，参考图4所示，所述第一驱动信号DRV1中第一电平L1的开始时间相对于所述第三驱动信号DRV3中第一电平L1的开始时间晚一个死区时间td，第一驱动信号DRV1中第一电平L1的结束时间相对于第三驱动信号中第一电平L1的结束时间早一个死区时间td；也就是说，第一驱动信号DRV1中第一电平L1的持续时间比第三驱动信号DRV3中第一电平L1的持续时间短两个死区时间td，前后各短一个死区时间td；第一驱动信号DRV1中第二电平L2的持续时间比第三驱动信号DRV3中第二电平L2的持续时间长两个死区时间td，前后各长一个死区时间td；这样可以保证高压半桥中，NMOS管S1和PMOS管S3不会同时导通。
可选地，参考图4所示，所述第二驱动信号的电平变化特征与所述第三驱动信号的电平变化特征一致，即两者的时序完全相同，以使PMOS管S2和PMOS管S3能够同步导通，同步关断；所述第四驱动信号的电平变化特征与所述第一驱动信号的电平变化特征一致，即两者的时序完全相同，以使NMOS管S1和NMOS管S4能够同步导通，同步关断。相应地，所述第四驱动信号DRV4中第三电平L3的开始时间比所述第二驱动信号DRV2中第三电平L3的开始时间晚一个死区时间td，第四驱动信号DRV4中第三电平L3的结束时间比第二驱动信号DRV2中第三电平L3的结束时间早一个死区时间td；也就是说，第四驱动信号DRV4中第三电平L3的持续时间比第二驱动信号DRV2中第三电平L3的持续时间短两个死区时间td，前后各短一个死区时间td；第四驱动信号DRV4中第四电平L4的持续时间比第二驱动信号DRV2中第四电平L4的持续时间长两个死区时间td，前后各长一个死区时间td；这样可以保证低压半桥中，NMOS管S4和PMOS管S2不会同时导通。
发明人对图2所示电荷泵电路的启动过程进行研究发现，如图2所示电荷泵电路中，NMOS管S1、PMOS管S2、PMOS管S3、NMOS管S4全部关断，第一电压端上电、第二电压端上电，NMOS管S1的寄生二极管、PMOS管S3的寄生二极管导通，若NMOS管S1的寄生二极管压降为VD1，第一电容Cf的第一端CP电压就为PVDD-VD1，第一电容Cf的第一端CP的电压随着第一电压PVDD变化而变化；第一电压端上电过程中，第一电压PVDD是交流变化状态，第一电容Cf因交流容抗而导通，第一电容Cf越大，交流容抗就越小，第一电容Cf的第二端CN随第一电压端上电变化的过冲就越大。
基于上述发现，发明人针对图2所示电荷泵电路进一步改进，例如进一步改进第一PMOS管组和/或第二NMOS管组的结构，又例如增加启动泄放模块等等，以缓解或者消除电荷泵电路在启动阶段第一电容Cf的端点处电流过冲大的问题。
在一个实施例中，参考图3所示，所述第一PMOS管组包括并联的第一PMOS管S21和第二PMOS管S22，具体地，第一PMOS管S21和第二PMOS管S22的连接特征一致，例如两者的源极均连接第二电压端，栅极分别连接对应的驱动端，漏极均连接第一电容Cf的第二端CN。第一PMOS管S21和第二PMOS管S22之间的尺寸关系可以根据电荷泵电路升压阶段的限流阈值决定，例如第二PMOS管S22的总面积为第一PMOS管S21的总面积的设定倍数，上述设定倍数可以为正整数，以在启动阶段先导通第一PMOS管组中的部分PMOS管(如第一PMOS管S21)。
相应地，所述第二NMOS管组包括并联的第一NMOS管S41和第二NMOS管S42，具体地，第一NMOS管S41和第二NMOS管S42的连接特征一致，例如两者的漏极均连接第一电容Cf的第二端CN，栅极分别连接对应的驱动端，源极均连接地端。第一NMOS管S41和第二NMOS管S42之间的尺寸关系可以根据电荷泵电路升压阶段的限流阈值决定，例如第二NMOS管S42的总面积为第一NMOS管的总面积S41的设定倍数，上述设定倍数可以为正整数，以在启动阶段先导通第二NMOS管组中的部分NMOS管(如第一NMOS管S41)。
具体地，在图3所示电荷泵电路启动后的升压阶段，为了限制回路的电流，所述第二PMOS管S22在所述第一PMOS管S21被驱动后延迟Tdly被驱动；所述第二NMOS管S42在所述第一NMOS管S41被驱动后延迟Tdly被驱动；其中，Tdly表示延迟驱动时间。这里低压半桥的两个MOS管组可以分阶段工作，设定延迟时间Tdly，延迟时间Tdly由电荷泵电路在启动阶段输出端的输出电压CPREG_0与第一电压PVDD差值决定。具体地，可以设定延迟阈值电压Vdly，当CPREG_0>PVDD+Vdly时，低压半桥分阶段结束，第一PMOS管S21、第二PMOS管S22、第一NMOS管S41和第二NMOS管S42完全启动工作；而在Tdly尚未结束时，第二PMOS管S22的栅极驱动电压DRV2_DLY和第二NMOS管S42的栅极驱动电压DRV4_DLY未使能，第二PMOS管S22和第二NMOS管S42未工作，只有第一PMOS管S21的栅极驱动电压DRV2和第一NMOS管S41的栅极驱动电压DRV4正常工作；其中CPREG_0表示电荷泵电路启动阶段输出端实时的输出电压，CPREG表示电荷泵电路稳态时的输出电压。具体地，Tdly可以表示CPREG_0与PVDD之间的差值上升至Vdly的时间。
可选地，所述设定倍数的取值范围为5～50。
在一个实施例中，参考图5所示，所述电荷泵电路还包括启动泄放模块150；所述启动泄放模块150连接在所述第一电容Cf的第一端CP和地端之间，用于在启动阶段将所述第一电容Cf的第一端与地端接通，具体可以在初始启动阶段接通第一电容Cf的第一端与地端，以预防电荷泵电路在启动阶段第一电容Cf的端点处电流过冲大。
在一个示例中，所述启动泄放模块150包括泄放电阻RD和泄放开关管SD；所述泄放电阻RD的一端连接第一电容Cf的第一端CP，另一端连接泄放开关管SD的源极，泄放开关管SD的漏极接地，泄放开关管SD的栅极连接第五驱动端，以接入第五驱动信号DRVD。可选地，上述泄放开关管SD可以采用NMOS管。可选地，具体地，第五驱动端提供第五驱动信号DRVD，第五驱动信号DRVD在电荷泵电路的初始启动阶段为高电平，在其他阶段为低电平。
具体地，在电荷泵电路的初始启动阶段(如升压阶段)，第五驱动信号DRVD为高电平使得泄放开关管SD处于导通状态，直到第一电容Cf的第二端CN处的电压降低为第一设定阈值，或/和，第一电压端的电压变化率小于第二设定阈值，第五驱动信号DRVD翻转为低电平，泄放开关管SD转为关断状态，启动泄放模块150不再作用，此时电荷泵电路正式进入启动状态，各MOS管组的栅极驱动电压才开始工作。可选地，第一设定阈值可以设为2V等值，第二设定阈值可以设为10％等值，此时第一电容Cf的第二端CN处的电压降低为2V，和/或，第一电压端的电压变化率小于10％，第五驱动信号DRVD翻转为低电平。
在一个实施例中，参考图6所示，所述电荷泵电路还包括第二电容Cp；所述第二电容Cp连接在第二PMOS管组(如PMOS管S3)的漏极和地端之间，以提高第二PMOS管组工作过程中的稳定性。
以上电荷泵电路，第一开关模块110和第三开关模块130的开关状态根据第一类控制信号的电平特征确定，第二开关模块120和第四开关模块140的开关状态根据第二类控制信号的电平特征确定，整个电荷泵电路进行提供两类控制信号便能精准地控制各个开关模块，能够简化开关模块的控制方式，简化对应的电路结构，从而减小电荷泵电路占用的面积。各个开关模块采用对应的MOS管(如NMOS管S1、PMOS管S3、PMOS管S2和NMOS管S4)，这些MOS管的驱动电平只需要电荷泵电路所在系统已得到的四种，整个电荷泵电路不需要额外生成驱动电平的模块，能够进一步简化电路结构，降低器件面积。
本申请第二方面提供一种电荷泵电路的控制方法，用于控制上述任一实施例所述的电荷泵电路。所述控制方法包括：
为第一开关模块110和第三开关模块130提供第一类控制信号，以使所述第一开关模块110在第一类控制信号为第一电平时导通，为第二电平时关断，所述第三开关模块130在第一类控制信号为第一电平时关断，为第二电平时导通；
为第二开关模块120和第四开关模块140提供第二类控制信号，以使所述第二开关模块120在第二类控制信号为第三电平时导通，为第四电平时关断，所述第四开关模块140在第二类控制信号为第三电平时关断，为第四电平时导通。
相应地，在电荷泵电路的稳态工作过程中，在第一类控制信号为第一电平时，第二类控制信号为第三电平时，第一开关模块110和第四开关模块140导通，第二开关模块120和第三开关模块130关断，第一电容Cf的第一端CP的电压等于第一电压端提供的第一电压PVDD，第一电容Cf的第二端CN的电压为地端电压GND；在第一类控制信号为第二电平时，第二类控制信号为第四电平时，第一开关模块110和第四开关模块140关断，第二开关模块120和第三开关模块130导通，第一电容Cf的第二端CN的电压等于第二电压端提供的第二电压GVDD，第一电容Cf的第一端CP的电压为GVDD+PVDD-GND，此时第一电容Cf的第一端CP的电压为输出端的电压，用以驱动对应功率管。
在一个实施例中，所述第一开关模块包括第一NMOS管组，所述第二开关模块包括第一PMOS管组，所述第三开关模块包括第二PMOS管组，所述第四开关模块包括第二NMOS管组；
所述第一类控制信号包括用于驱动所述第一NMOS管组的第一驱动信号和用于驱动所述第二PMOS管组的第三驱动信号；所述第二类控制信号包括用于驱动所述第一PMOS管组的第二驱动信号和用于驱动所述第二NMOS管组的第四驱动信号；
所述第一驱动信号的第一电平开始时间相对于所述第三驱动信号的第一电平开始时间晚一个死区时间，第一电平结束时间相对于所述第三驱动信号的第一电平结束时间早一个死区时间；所述第二驱动信号的电平变化特征与所述第三驱动信号的电平变化特征一致，所述第四驱动信号的电平变化特征与所述第一驱动信号的电平变化特征一致。
在一个示例中，所述第一电平包括：L1＝PVDD+GVDD，或者L1＝CPREG；所述第二电平包括：L2＝PVDD；所述第三电平包括：L3＝GVDD；所述第四电平包括地端电平；其中，L1表示第一电平，PVDD表示第一电压端提供的第一电压，GVDD表示第二电压端提供的第二电压，CPREG表示电荷泵电路稳态下输出端提供的输出电压，L2表示第二电平，L3表示第三电平，L4表示第四电平。
在一个实施例中，所述第一PMOS管组包括并联的第一PMOS管S21和第二PMOS管S22，所述第二NMOS管组包括并联的第一NMOS管S41和第二NMOS管S42；所述第二驱动信号的提供过程包括：为所述第一PMOS管S21提供所述第二驱动信号，在所述第一PMOS管S21被驱动后延迟Tdly为所述第二PMOS管S22提供所述第二驱动信号，Tdly表示延迟驱动时间；所述第四驱动信号的提供过程包括：为所述第一NMOS管S41提供所述第四驱动信号，在所述第一NMOS管S41被驱动后延迟Tdly为所述第二NMOS管S42提供所述第四驱动信号。本实施例中，第二PMOS管S22在所述第一PMOS管S21被驱动后延迟Tdly被驱动，第二NMOS管S42在所述第一NMOS管S41被驱动后延迟Tdly被驱动，能够在电荷泵电路启动后的升压阶段，限制回路的电流。
在一个示例中，所述Tdly的确定过程包括：将CPREG_0与PVDD之间的差值上升至Vdly的时间确定为所述Tdly；其中，CPREG_0表示电荷泵电路启动阶段输出端的输出电压，PVDD表示第一电压端提供的第一电压，Vdly表示延迟阈值电压。
本示例中，低压半桥的两个MOS管组分阶段工作，设定延迟阈值电压Vdly，当CPREG_0>PVDD+Vdly，即Tdly结束后，低压半桥分阶段结束，第一PMOS管S21、第二PMOS管S22、第一NMOS管S41和第二NMOS管S42完全启动工作；而在Tdly尚未结束时，第二PMOS管S22的栅极驱动电压DRV2_DLY和第二NMOS管S42的栅极驱动电压DRV4_DLY未使能，第二PMOS管S22和第二NMOS管S42未工作，只有第一PMOS管S21的栅极驱动电压DRV2和第一NMOS管S41的栅极驱动电压DRV4正常工作。
在一个实施例中，所述电荷泵电路还包括启动泄放模块；所述启动泄放模块包括泄放电阻和泄放开关管；所述电荷泵电路的控制方法还包括：为所述泄放开关管提供第五驱动信号，所述第五驱动信号用于在电荷泵电路的升压阶段驱动所述泄放开关管，以在电荷泵电路的升压阶段接通第一电容Cf的第一端与地端，预防第一电容Cf的端点处电流过冲大。
以上电荷泵电路的控制方法，用于控制上述任一实施例所述的电荷泵电路，具有上述电荷泵电路的所有有益效果，在此不再赘述。
本申请第三方面提供一种芯片，包括上述任一实施例所述的电荷泵电路，该芯片可用于驱动N型功率管。上述芯片包括上述任一实施例所述的电荷泵电路，具有上述电荷泵电路的所有有益效果，在此不再赘述。
本申请第四方面提供一种电子装置，包括上述任一实施例所述的电荷泵电路或者上述任一实施例所述的芯片，以采用相对简单的电荷泵电路驱动对应功率管，能够保证电子装置的可靠性，有助于控制电子装置的体积等尺寸特征。
尽管已经相对于一个或多个实现方式示出并描述了本申请，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本申请包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示)，即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。
即，以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
另外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
为了使本领域任何技术人员能够实现和使用本申请，本申请给出了以上描述。在以上描述中，为了解释的目的而列出了各个细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其它实施例中，不会对公知的过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。
Claims (18)
1.一种电荷泵电路，其特征在于，所述电荷泵电路包括第一开关模块、第二开关模块、第三开关模块、第四开关模块和第一电容；
所述第一开关模块连接在第一电压端和所述第一电容的第一端之间，所述第三开关模块连接在所述第一电容的第一端和输出端之间，所述第二开关模块连接在第二电压端和所述第一电容的第二端之间，所述第四开关模块连接在所述第一电容的第二端和地端之间；
所述第一开关模块在第一类控制信号为第一电平时导通，为第二电平时关断，所述第三开关模块在所述第一类控制信号为所述第一电平时关断，为所述第二电平时导通，所述第二开关模块在第二类控制信号为第三电平时导通，为第四电平时关断，所述第四开关模块在所述第二类控制信号为所述第三电平时关断，为所述第四电平时导通。
2.根据权利要求1所述的电荷泵电路，其特征在于，所述第一开关模块包括第一NMOS管组，所述第二开关模块包括第一PMOS管组，所述第三开关模块包括第二PMOS管组，所述第四开关模块包括第二NMOS管组；
所述第一NMOS管组的源极连接所述第一电压端，栅极连接第一驱动端，漏极连接所述第一电容的第一端；所述第一PMOS管组的源极连接所述第二电压端，栅极连接第二驱动端，漏极连接所述第一电容的第二端；所述第二PMOS管组的源极连接第一电容的第一端，栅极连接第三驱动端，漏极连接所述输出端；所述第二NMOS管组的漏极连接所述第一电容的第二端，栅极连接第四驱动端，源极连接所述地端。
3.根据权利要求2所述的电荷泵电路，其特征在于，所述第一类控制信号包括所述第一驱动端接入的第一驱动信号和所述第三驱动端接入的第三驱动信号；所述第二类控制信号包括所述第二驱动端接入的第二驱动信号和所述第四驱动端接入的第四驱动信号；
所述第一驱动信号的第一电平开始时间相对于所述第三驱动信号的第一电平开始时间晚一个死区时间，第一电平结束时间相对于所述第三驱动信号的第一电平结束时间早一个死区时间；所述第二驱动信号的电平变化特征与所述第三驱动信号的电平变化特征一致，所述第四驱动信号的电平变化特征与所述第一驱动信号的电平变化特征一致。
4.根据权利要求2所述的电荷泵电路，其特征在于，所述第一电平包括：L1＝PVDD+GVDD，或者L1＝CPREG；所述第二电平包括：L2＝PVDD；所述第三电平包括：L3＝GVDD；所述第四电平包括地端电平；其中，L1表示第一电平，PVDD表示第一电压端提供的第一电压，GVDD表示第二电压端提供的第二电压，CPREG表示电荷泵电路稳态下输出端提供的输出电压，L2表示第二电平，L3表示第三电平，L4表示第四电平。
5.根据权利要求2所述的电荷泵电路，其特征在于，所述第一PMOS管组包括并联的第一PMOS管和第二PMOS管，所述第二PMOS管的总面积为所述第一PMOS管的总面积的设定倍数；
所述第二NMOS管组包括并联的第一NMOS管和第二NMOS管，所述第二NMOS管的总面积为所述第一NMOS管的总面积的设定倍数。
6.根据权利要求5所述的电荷泵电路，其特征在于，所述第二PMOS管在所述第一PMOS管被驱动后延迟Tdly被驱动；所述第二NMOS管在所述第一NMOS管被驱动后延迟Tdly被驱动；其中，Tdly表示延迟驱动时间。
7.根据权利要求5所述的电荷泵电路，其特征在于，所述设定倍数的取值范围为5～50。
8.根据权利要求2所述的电荷泵电路，其特征在于，所述电荷泵电路还包括启动泄放模块；所述启动泄放模块连接在所述第一电容的第一端和所述地端之间，用于在启动阶段将所述第一电容的第一端与所述地端接通。
9.根据权利要求8所述的电荷泵电路，其特征在于，所述启动泄放模块包括泄放电阻和泄放开关管；
所述泄放电阻的一端连接所述第一电容的第一端，另一端连接所述泄放开关管的源极，所述泄放开关管的漏极连接所述地端，栅极连接第五驱动端。
10.根据权利要求2所述的电荷泵电路，其特征在于，所述电荷泵电路还包括第二电容；所述第二电容连接在所述第二PMOS管组的漏极和地端之间。
11.一种电荷泵电路的控制方法，其特征在于，用于控制权利要求1至10任一项所述的电荷泵电路，所述控制方法包括：
为第一开关模块和第三开关模块提供第一类控制信号，以使所述第一开关模块在第一类控制信号为第一电平时导通，为第二电平时关断，所述第三开关模块在所述第一类控制信号为所述第一电平时关断，为所述第二电平时导通；
为第二开关模块和第四开关模块提供第二类控制信号，以使所述第二开关模块在第二类控制信号为第三电平时导通，为第四电平时关断，所述第四开关模块在所述第二类控制信号为所述第三电平时关断，为所述第四电平时导通。
12.根据权利要求11所述的电荷泵电路的控制方法，其特征在于，所述第一开关模块包括第一NMOS管组，所述第二开关模块包括第一PMOS管组，所述第三开关模块包括第二PMOS管组，所述第四开关模块包括第二NMOS管组；
所述第一类控制信号包括用于驱动所述第一NMOS管组的第一驱动信号和用于驱动所述第二PMOS管组的第三驱动信号；所述第二类控制信号包括用于驱动所述第一PMOS管组的第二驱动信号和用于驱动所述第二NMOS管组的第四驱动信号；
所述第一驱动信号的第一电平开始时间相对于所述第三驱动信号的第一电平开始时间晚一个死区时间，第一电平结束时间相对于所述第三驱动信号的第一电平结束时间早一个死区时间；所述第二驱动信号的电平变化特征与所述第三驱动信号的电平变化特征一致，所述第四驱动信号的电平变化特征与所述第一驱动信号的电平变化特征一致。
13.根据权利要求12所述的电荷泵电路的控制方法，其特征在于，所述第一电平包括：L1＝PVDD+GVDD，或者L1＝CPREG；所述第二电平包括：L2＝PVDD；所述第三电平包括：L3＝GVDD；所述第四电平包括地端电平；其中，L1表示第一电平，PVDD表示第一电压端提供的第一电压，GVDD表示第二电压端提供的第二电压，CPREG表示电荷泵电路稳态下输出端提供的输出电压，L2表示第二电平，L3表示第三电平，L4表示第四电平。
14.根据权利要求12所述的电荷泵电路的控制方法，其特征在于，所述第一PMOS管组包括并联的第一PMOS管和第二PMOS管，所述第二NMOS管组包括并联的第一NMOS管和第二NMOS管；
所述第二驱动信号的提供过程包括：为所述第一PMOS管提供所述第二驱动信号，在所述第一PMOS管被驱动后延迟Tdly为所述第二PMOS管提供所述第二驱动信号，Tdly表示延迟驱动时间；
所述第四驱动信号的提供过程包括：为所述第一NMOS管提供所述第四驱动信号，在所述第一NMOS管被驱动后延迟Tdly为所述第二NMOS管提供所述第四驱动信号。
15.根据权利要求14所述的电荷泵电路的控制方法，其特征在于，所述Tdly的确定过程包括：将CPREG_0与PVDD之间的差值上升至Vdly的时间确定为所述Tdly；其中，CPREG_0表示电荷泵电路启动阶段输出端的输出电压，PVDD表示第一电压端提供的第一电压，Vdly表示延迟阈值电压。
16.根据权利要求12所述的电荷泵电路的控制方法，其特征在于，所述电荷泵电路还包括启动泄放模块；所述启动泄放模块包括泄放电阻和泄放开关管；
所述电荷泵电路的控制方法还包括：为所述泄放开关管提供第五驱动信号，所述第五驱动信号用于在电荷泵电路的升压阶段驱动所述泄放开关管。
17.一种芯片，其特征在于，包括权利要求1至10任一项所述的电荷泵电路。
18.一种电子装置，其特征在于，包括权利要求1至10任一项所述的电荷泵电路或者权利要求17所述的芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211692602.9A CN115882721A (zh) | 2022-12-27 | 2022-12-27 | 电荷泵电路及其控制方法、芯片、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211692602.9A CN115882721A (zh) | 2022-12-27 | 2022-12-27 | 电荷泵电路及其控制方法、芯片、电子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115882721A true CN115882721A (zh) | 2023-03-31 |
Family
ID=85755713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211692602.9A Pending CN115882721A (zh) | 2022-12-27 | 2022-12-27 | 电荷泵电路及其控制方法、芯片、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115882721A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116317483A (zh) * | 2023-05-15 | 2023-06-23 | 成都市易冲半导体有限公司 | 电荷泵驱动电路及驱动控制系统 |
-
2022
- 2022-12-27 CN CN202211692602.9A patent/CN115882721A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116317483A (zh) * | 2023-05-15 | 2023-06-23 | 成都市易冲半导体有限公司 | 电荷泵驱动电路及驱动控制系统 |
| CN116317483B (zh) * | 2023-05-15 | 2023-08-22 | 成都市易冲半导体有限公司 | 电荷泵驱动电路及驱动控制系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9013229B2 (en) | Charge pump circuit | |
| US7688052B2 (en) | Charge pump circuit and method therefor | |
| US7514984B2 (en) | Charge pumping circuit and direct current converting apparatus using the same | |
| US7123077B2 (en) | Four-phase charge pump circuit with reduced body effect | |
| US9207701B2 (en) | Supply voltage generating circuit | |
| KR100463619B1 (ko) | 차지펌프 회로의 제어 방법 | |
| KR100823394B1 (ko) | 전원 회로 | |
| US6650172B1 (en) | Boost circuit with sequentially delayed activation of pump circuit stages | |
| KR20070032927A (ko) | 차지 펌프식 승압 회로를 갖는 반도체 장치 | |
| CN115882721A (zh) | 电荷泵电路及其控制方法、芯片、电子装置 | |
| US7683699B2 (en) | Charge pump | |
| US6429635B2 (en) | Drive circuit for insulated gate type FETs | |
| JP2004005773A (ja) | 昇圧装置 | |
| US7102423B2 (en) | Voltage boosting circuit and method of generating boosting voltage, capable of alleviating effects of high voltage stress | |
| US10250129B2 (en) | Charge pump circuit and internal voltage generation circuit including the same | |
| KR100456593B1 (ko) | 저전압 승압 회로 | |
| KR100915834B1 (ko) | 반도체 메모리 장치의 펌핑 전압 생성 회로 | |
| JP2007110892A (ja) | 静電結合支援型電圧切り替え | |
| US6141229A (en) | Voltage boosting circuit and method thereof | |
| US20030025550A1 (en) | Method and integrated circuit for boosting a voltage | |
| JP3374830B2 (ja) | 昇圧回路 | |
| US7592718B1 (en) | Boosted switch drive with charge transfer | |
| WO2023228635A1 (ja) | 半導体装置、スイッチング電源 | |
| CN116633129A (zh) | 时钟升压电路、片上高压生成电路及电子设备 | |
| CN109686322B (zh) | 切换电路以及背光驱动电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Room 402, Building 27, No. 158 Jinfeng Road, High tech Zone, Suzhou City, Jiangsu Province, 215000 Applicant after: Shanghai Qinqian Semiconductor Technology Co.,Ltd. Address before: Floors 1-3, No. 24, Lane 315, Fenggu Road, Xuhui District, Shanghai 200030 Applicant before: Shanghai Xinling Semiconductor Technology Co.,Ltd. |
|
| CB02 | Change of applicant information |