CN115881553A

CN115881553A - 一种半导体结构及其制备方法

Info

Publication number: CN115881553A
Application number: CN202111134231.8A
Authority: CN
Inventors: 杨玉杰; 潘远杰; 周祖源; 林正忠
Original assignee: Shenghejing Micro Semiconductor Jiangyin Co Ltd
Current assignee: SJ Semiconductor Jiangyin Corp
Priority date: 2021-09-27
Filing date: 2021-09-27
Publication date: 2023-03-31

Abstract

本发明提供了一种半导体结构及其制备方法，在该制备方法的键合步骤之前，对硅器件层的边缘进行切削，以在键合过程中形成边缘溢出层用以保护硅器件层，此外，通过预处理步骤，将边缘溢出层减薄，以使边缘溢出层的的表面低于硅器件层的表面，从而在边缘溢出层保护硅器件的同时，还可避免CMP过程中对边缘溢出层的研磨，进而减少硅器件层表面缺陷的产生，提升最终的器件性能。

Description

一种半导体结构及其制备方法

技术领域

本发明涉及先进封装领域，特别是涉及一种半导体结构及其制备方法。

背景技术

随着封装工艺中互连密度的增加和封装厚度的减小，一些先进的封装方法也被逐渐引入，如WLP(wafer level package)、TSV(Through Silicon Via)、2.5D interposer、3DIC、fan out等。

在2.5D interposer及3DIC封装技术中，通常包括背通孔显露过程，即对硅器件层的背面研磨减薄，使其中的金属柱在硅器件层背面显露，用以进行金属互联实现3D集成。在背通孔显露过程中通常需要将硅器件层的正面贴附在玻璃等支撑基板上，然后对硅器件层的背面进行晶背磨削、硅CMP(Chemical Mechanical Polishing，即化学机械抛光)等步骤，从而使硅器件层中的金属柱显露。但是在工艺制作过程中，由于硅器件层的边缘缺少保护，发生磕碰时，很容易造成崩角、缺损等缺陷，严重时甚至出现破片，造成经济损失。因此，需要找到合适的方法对硅器件层的边缘进行保护，防止出现缺损、破片等情况。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构及其制备方法，用于解决现有背通孔显露过程中硅器件层的边缘缺少保护、容易出现缺损破片的问题。

为实现上述目的及其他相关目的，本发明提供一种半导体结构的制备方法，所述制备方法包括如下步骤：

S1:提供支撑基板及硅器件层，所述硅器件层中具有金属柱，所述硅器件层包括未显露所述金属柱的第一面、以及显露所述金属柱的第一端且与所述第一面相对的第二面；

S2:对所述硅器件层的边缘进行切削；

S3:于所述支撑基板的表面涂覆键合胶，将切削后的所述硅器件层的第二面通过所述键合胶与所述支撑基板键合，键合后的所述硅器件层的第二面位于所述支撑基板内部，并形成位于所述支撑基板及硅器件层之间的键合层，以及位于所述键合层上且包覆所述硅器件层边缘的边缘溢出层；

S4:进行减薄处理，显露所述金属柱的第二端；

S5:对所述边缘溢出层进行减薄处理，以使所述边缘溢出层的表面低于所述金属柱的表面；

S6:进行CMP工艺处理，以将所述硅器件层进行表面平坦化；

S7:对所述硅器件层进行刻蚀，使所述金属柱的第二端凸出于所述硅器件层；

S8:沉积绝缘层，所述绝缘层覆盖所述金属柱、硅器件层及边缘溢出层的表面；

S9:进行CMP工艺处理，显露所述金属柱的第二端，并使所述金属柱的第二端与所述绝缘层的表面齐平。

可选地，减薄所述边缘溢出层的方法包括干法刻蚀、化学腐蚀及机械切割中的一种或组合。

可选地，所述干法刻蚀包括等离子体刻蚀法，刻蚀气氛包括O2、N2、CF4中的一种或组合。

可选地，步骤S5减薄后的所述边缘溢出层的高度与步骤S7刻蚀后的所述硅器件层的厚度相等。

本发明还提供一种半导体结构，所述半导体结构包括：

支撑基板；

硅器件层，所述硅器件层中具有金属柱，所述金属柱的第二端高于所述硅器件层的第一面，所述金属柱的第一端与所述硅器件层的第二面齐平；

键合层，所述键合层位于所述硅器件层与所述支撑基板之间，以键合所述硅器件层及支撑基板，且键合后所述硅器件层在垂直方向上的投影位于所述支撑基板内部；

边缘溢出层，所述边缘溢出层位于所述键合层上，且包覆所述硅器件层的边缘，所述边缘溢出层的高度与所述硅器件层的厚度相等；

绝缘层，所述绝缘层覆盖所述硅器件层及边缘溢出层的表面，且所述绝缘层的表面与所述金属柱的第二端齐平。

可选地，所述金属柱的侧面围设有隔离层。

可选地，所述支撑基板包括玻璃基板、硅基板、金属基板中的一种。

可选地，所述边缘溢出层的宽度为200-700μm。

可选地，所述键合层的厚度为10-100μm。

可选地，所述边缘溢出层及所述键合层均为剥离层。

如上所述，本发明提供了一种半导体结构及其制备方法。在该制备方法的键合步骤之前，对硅器件层的边缘进行切削，以在键合过程中形成边缘溢出层用以保护硅器件层，此外，通过预处理步骤，将边缘溢出层减薄，以使边缘溢出层的表面低于硅器件层的表面，从而在边缘溢出层保护硅器件层的同时，还可避免CMP过程中对边缘溢出层的研磨，进而减少硅器件层表面缺陷的产生，提升最终的器件性能。

附图说明

图1显示为支撑基板及硅器件层的结构示意图。

图2显示为支撑基板及硅器件层键合后边缘溢出层贯穿硅器件层的结构示意图。

图3显示为晶背磨削后的结构示意图。

图4显示为边缘溢出层减薄后的结构示意图。

图5显示为CMP后的结构示意图。

图6显示为硅刻蚀后的结构示意图。

图7显示为形成绝缘层后的结构示意图。

图8显示为对绝缘层进行CMP后的结构示意图。

图9显示为支撑基板及硅器件层键合后边缘溢出层未贯穿硅器件层的结构示意图。

元件标号说明

10 支撑基板

20 键合层

30 硅器件层

21 边缘溢出层

31 金属柱

32 隔离层

41 氮化物层

42 氧化物层

301 第一面

302 第二面

311 第一端

312 第二端

L 水平距离

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。

在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。

本发明提供一种半导体结构的制备方法，所述制备方法用于实现背通孔显露，包括键合、晶背磨削、预处理、硅CMP、硅刻蚀、绝缘层CVD、绝缘层CMP等步骤，所述制备方法的步骤具体如下：

执行步骤S1:提供支撑基板10及硅器件层30，所述硅器件层30中具有金属柱31，所述硅器件层30包括未显露所述金属柱31的第一面301、以及显露所述金属柱31的第一端311且与所述第一面301相对的第二面302，如图1所示；

具体的，所述支撑基板10可以是玻璃基板、硅基板、金属基板中的任一种。本实施例中，所述支撑基板10采用较为常用的玻璃基板，但并非局限于此，有关所述支撑基板10的种类、尺寸等，此处不作过分限制。

接着，如图1所示，执行步骤S2:对所述硅器件层30的边缘进行切削；

通常情况下，商用的所述支撑基板10及硅器件层30的面积大小相当，在键合过程中，所述支撑基板10就无法对后续键合工艺中所采用的键合胶进行限制引导，难以获得所述边缘溢出层21。因此本实施例中先将所述硅器件层30的边缘进行切削，使所述支撑基板10的边缘凸出于所述硅器件层30的边缘，使所述支撑基板10对所述键合胶起到很好地限制引导作用，使所述键合胶包覆在所述硅器件层30的边缘，即形成如图2中的边缘溢出层21，可通过所述边缘溢出层21对所述硅器件层30进行保护。此外，所述边缘溢出层21的截面并非限定为图中的矩形，也可以是其他的不规则形状。

接着，如图2所示，执行步骤S3:于所述支撑基板10的表面涂覆键合胶，将切削后的所述硅器件层30的第二面302通过所述键合胶与所述支撑基板10键合，键合后的所述硅器件层30的第二面302位于支撑基板10内部，并形成位于所述支撑基板10及硅器件层30之间的键合层20，以及位于所述键合层20上且包覆所述硅器件层30边缘的边缘溢出层21。

具体地，在键合过程中，所述键合胶受到挤压会外溢至边缘，同时由于所述支撑基板10的阻挡，所述键合胶就外溢至所述硅器件层30边缘形成所述边缘溢出层21，所述键合胶可以是常见的用于键合的粘结剂，也称TB胶(即临时键合胶，temporary bondingadhesive)，所述键合胶最终成型为所述键合层20及边缘溢出层21。在该过程中形成的所述边缘溢出层21位于所述硅器件层30边缘，且所述边缘溢出层21具有一定的弹性，能够对所述硅器件层30的边缘起到较好的加固、保护作用，防止所述硅器件层30出现缺损破片等情况。

进一步地，切削后所述硅器件层30的边缘与所述支撑基板10边缘的水平距离L为200-700μm，所述水平距离L即为所述边缘溢出层21的宽度。所述键合层20的厚度为10-100μm。

进一步地，从功能角度来说，所述边缘溢出层21及所述键合层20均为剥离层，所述剥离层经过热或者激光的作用会变性进而失去粘性并脱离所述支撑基板10的表面，起到解键合的目的，在需要分离时，可以基于激光对所述键合层20进行加热，以使所述硅器件层30及支撑基板10自所述键合层20处相互分离。所述剥离层常用于半导体工艺制程中，具有与半导体试剂兼容性好、无残留剥离等特点。

进一步地，所述金属柱31的侧面围设有隔离层32。

具体地，所述金属柱31可以是TSV工艺中的铜金属柱，所述隔离层32可以是氧化硅材料，用于实现电绝缘。

接着，如图3所示，执行步骤S4:进行减薄处理，显露所述金属柱31的第二端312。

具体地，通过晶背磨削(即backside grinding)对所述硅器件层30的厚度减薄，所述晶背磨削为晶圆减薄的粗处理过程，将所述硅器件层30减薄至所需的厚度并使所述金属柱31的第二端312显露出来。

接着，如图4所示，执行步骤S5:对所述边缘溢出层21进行减薄处理，以使所述边缘溢出层21的表面低于所述金属柱31的表面。

具体的，通过所述步骤S5对所述边缘溢出层21进行预处理，可避免后续的CMP过程中对所述边缘溢出层21的研磨，避免杂质带到所述硅器件层30的表面，进而减少所述硅器件层30表面出现缺陷、异物、沾污等问题，提升最终的器件性能。此外，该过程也能够同时去除位于所述硅器件层30表面的杂质。

进一步地，所述边缘溢出层21实现减薄的方法包括干法刻蚀、化学腐蚀、机械切割中的一种或组合。

所述干法刻蚀包括等离子体刻蚀法，刻蚀气氛包括O₂、N₂、CF₄中的一种或组合。例如，所述等离子体可以是O₂、O₂/N₂、CF₄或CF₄/O₂。

接着，如图5所示，执行步骤S6:进行CMP工艺处理，以将所述硅器件层30进行表面平坦化。

具体地，所述CMP指化学机械抛光(chemical mechanical polishing)，是化学腐蚀与机械磨削相结合的一种抛光方式，从而实现晶片全局平坦化。此外，由于CMP是精细研磨，可以修复前面步骤S4中产生的划痕、厚度差异等缺陷。

接着，如图6所示，执行步骤S7:对所述硅器件层30进行刻蚀，使所述金属柱31的第二端312凸出于所述硅器件层30。

进一步地，步骤S5减薄后所述边缘溢出层21的高度与步骤S7刻蚀后的所述硅器件层30的厚度相等，从而使所述边缘溢出层21不影响步骤S6及S7中的CMP及刻蚀工艺，同时达到对所述硅器件层30尽可能好的保护作用。

需要说明的是，所述步骤S5为优选的预处理步骤，即使没有步骤S5，也可以实现整个制备方法。

接着，如图7所示，执行步骤S8:沉积绝缘层，所述绝缘层覆盖所述金属柱31、硅器件层30及边缘溢出层21的表面。

具体地，所述绝缘层包括氮化物层41及氧化物层42，如氮化硅、氧化硅等。沉积所述氮化物层41及氧化物层42可以采用CVD(Chemical Vapor Deposition，即化学气相沉积)工艺。

接着，如图8所示，执行步骤S9:进行CMP工艺处理，显露所述金属柱31的第二端312，并使所述金属柱31的第二端312与所述绝缘层的表面齐平。

通过上述步骤，最终实现对所述硅器件层30表面的绝缘处理并显露所述金属柱31的表面，完成背通孔显露过程，并利用所述边缘溢出层21对所述硅器件层30的边缘进行保护，防止在工艺过程中出现缺损破片等情况。且同时，步骤S5中对所述边缘溢出层21的减薄过程，还可避免CMP过程中对所述边缘溢出层21的研磨，减少所述硅器件层30表面杂质，以提升最终的器件性能。

需要说明的是，在上述步骤S2对所述硅器件层30的边缘进行切削的过程中，并非必须将所述硅器件层30的边缘自所述第二面302切除至所述第一面301，使所述支撑基板10及硅器件层30键合后边缘溢出层贯穿硅器件层，如图2所示；也可以不对边缘完全切除，如图9所示，将所述硅器件层30的边缘自所述第二面302切除一部分，使所述支撑基板10及硅器件层30键合后边缘溢出层未贯穿硅器件层，如图9所示。只需保证键合后的所述硅器件层30的第二面302位于支撑基板10内部，能够形成所述边缘溢出层21即可。

本实施例还提供一种半导体结构，如图8所示，所述半导体结构包括：

支撑基板10；

硅器件层30，所述硅器件层30中具有金属柱31，所述金属柱31的第二端312高于所述硅器件层30的第一面301，所述金属柱31的第一端311与所述硅器件层30的第二面302齐平；

键合层20，所述键合层20位于所述硅器件层30与所述支撑基板10之间，以键合所述硅器件层30及支撑基板10，且键合后所述硅器件层30在垂直方向上的投影位于所述支撑基板10内部；

边缘溢出层21，所述边缘溢出层21位于所述键合层20上，且包覆所述硅器件层30的边缘，所述边缘溢出层21的高度与所述硅器件层30的厚度相等；

绝缘层，所述绝缘层覆盖所述硅器件层30及边缘溢出层21的表面，且所述绝缘层的表面与所述金属柱31的第二端312齐平。

具体地，本实施例中的所述半导体结构可采用上述制备方法制备，但并非局限于此，本实施例中的所述半导体结构采用上述制备方法制备，因此有关所述半导体结构的制备工艺、材质等，此处不作赘述。

作为示例，所述支撑基板10可以是玻璃基板、硅基板、金属基板中的任一种。

具体地，所述边缘溢出层21及所述键合层20均为剥离层，所述剥离层经过热或者激光的作用会变性进而失去粘性并脱离所述支撑基板10的表面，起到解键合的目的，在需要分离时，可以基于激光对所述键合层20进行加热，以使所述硅器件层30及支撑基板10自所述键合层20处相互分离。所述剥离层常用于半导体工艺制程中，具有与半导体试剂兼容性好、无残留剥离等特点。

进一步地，所述金属柱31的侧面围设有隔离层32。所述金属柱31可以是TSV工艺中的铜金属柱，所述隔离层32可以是氧化硅，用于实现电绝缘。

所述绝缘层包括氮化物层41及氧化物层42，如氮化硅、氧化硅等。

进一步地，所述硅器件层30的边缘与所述支撑基板10边缘的水平距离L为200-700μm，所述水平距离L即为所述边缘溢出层的宽度。所述键合层20的厚度为10-100μm。

所述半导体结构为完成背通孔显露过程的器件结构，所述半导体结构中的边缘溢出层21能够对所述硅器件层30的边缘起到很好地保护作用，同时实现了对所述硅器件层30表面的绝缘处理，并显露所述金属柱31，利于后续封装时进行金属互联实现3D集成。

综上所述，本发明提供了一种半导体结构及其制备方法。在该制备方法的键合步骤之前，对硅器件层的边缘进行切削，以在键合过程中形成边缘溢出层用以保护硅器件层，此外，通过预处理步骤，将边缘溢出层减薄，以使边缘溢出层的的表面低于硅器件层的表面，从而在边缘溢出层保护硅器件层的同时，还可避免CMP过程中对边缘溢出层的研磨，进而减少硅器件层表面缺陷的产生，提升最终的器件性能。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims

1.一种半导体结构的制备方法，其特征在于，所述制备方法包括如下步骤：

S2:对所述硅器件层的边缘进行切削；

S4:进行减薄处理，显露所述金属柱的第二端；

S6:进行CMP工艺处理，以将所述硅器件层进行表面平坦化；

2.根据权利要求1所述的制备方法，其特征在于，减薄所述边缘溢出层的方法包括干法刻蚀、化学腐蚀及机械切割中的一种或组合。

3.根据权利要求2所述的制备方法，其特征在于，所述干法刻蚀包括等离子体刻蚀法，刻蚀气氛包括O₂、N₂、CF₄中的一种或组合。

4.根据权利要求1所述的制备方法，其特征在于，步骤S5减薄后的所述边缘溢出层的高度与步骤S7刻蚀后的所述硅器件层的厚度相等。

5.一种半导体结构，其特征在于，所述半导体结构包括：

支撑基板；

6.根据权利要求5所述的半导体结构，其特征在于，所述金属柱的侧面围设有隔离层。

7.根据权利要求5所述的半导体结构，其特征在于，所述支撑基板包括玻璃基板、硅基板、金属基板中的一种。

8.根据权利要求5所述的半导体结构，其特征在于，所述边缘溢出层的宽度为200-700μm。

9.根据权利要求5所述的半导体结构，其特征在于，所述键合层的厚度为10-100μm。

10.根据权利要求5所述的半导体结构，其特征在于，所述边缘溢出层及所述键合层均为剥离层。