CN115877158A - 一种半导体器件检测方法、存储介质、设备及系统 - Google Patents

Abstract

本发明提供一种半导体器件检测方法、存储介质、设备及系统至少包括：启动检测，将ATE设备检测电压分别设置为低电平和高电平，对半导体器件进行检测，由ATE设备采集第一信号与第二信号的波形，进行去除直流成分与合成操作，得到第三信号；将ATE设备与传输路径的连接点设置为开路状态，由ATE设备将第三信号的波形与反射至ATE设备的信号波形进行叠加，得到第四信号，当第四信号波形的幅值达到预设满幅值，则停止叠加；通过对第四信号的波形进行上升时间与下降时间检测输出检测结果。信号波形符合满幅值，使上升时间与下降时间能够在同一个波形内准确获取，避免失真，结果客观准确。操作简便，实用性高，能够极大提高被测器件的良率。

Description

一种半导体器件检测方法、存储介质、设备及系统

技术领域

本发明涉及集成电路检测领域，特别是涉及一种半导体器件检测方法、存储介质、设备及系统。

背景技术

随着集成电路复杂性的不断增加，对在ATE(automatic test equipment，自动检测设备)上的输出结果判断的要求也随之增加。

传统上，ATE的检测结果都是由ATE检测设备内部的比较器对被测器件的输出与预期输出进行比较，并基于比较的结果得到被测器件是否检测通过(PASS)或检测失败(FAIL)的结果，以便对被测器件再前端进行筛查，从而避免在量产时出现大量的不良品。

但是随着集成电路越来越向微观化发展，电路结构越来越复杂，器件的体积越来越小，从而导致电路的输出越来越复杂，对ATE的输出结果判断提出了更高的要求。通常情况下，集成电路内部集成了多个时钟域和多种协议，检测程序由很多个检测项组成，检测之间的执行，跳转和分类信息等交错分布，如果完全按照软件开放的瀑布流程去生成检测程序，会花费很多开发时间，由于检测项目很多，检测程序开放过程中很容易出现错误，导致程序调试无法通过。特别是对于检测项目超过千项，工作量巨大，出错几率增大，则影响检测效果。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体器件检测方法、存储介质、设备及系统，用于解决现有技术中通过ATE设备检测被测器件得到的信号波形很难达到满幅值、上升时间与下降时间很难在同一个波形内进行计算、由于传输线导致信号波形失真的问题。

为实现上述目的及其他相关目的，本发明提供一种半导体器件检测方法，所述半导体器件检测方法包括：

启动检测，将ATE设备检测电压分别设置为低电平和高电平，对半导体器件进行检测，由ATE设备采集从半导体器件经传输路径反馈的第一信号与第二信号的波形，将所述第二信号完成去除直流成分操作后，与第一信号进行合成，得到第三信号；

将ATE设备与传输路径的连接点设置为开路状态，使所述第三信号在半导体器件与ATE设备之间进行来回反射，由ATE设备计算反射至ATE设备的信号波形；

将所述第三信号的波形与反射至ATE设备的信号波形进行叠加，得到第四信号，当所述第四信号波形的幅值达到预设满幅值，则停止叠加；

通过对所述第四信号的波形进行上升时间与下降时间检测输出检测结果。

可选地，得到所述第三信号的步骤为：将所述第一信号的上升沿与完成减直流成分操作的所述第二信号的下降沿进行合成得到第三信号；或将所述第一信号的下降沿与完成减直流成分操作的所述第二信号的上升降沿进行合成得到第三信号。

可选地，上升时间与下降时间检测的步骤为：获取所述第四信号的波形从第一阈值升至第二阈值的时间，并与预设上升时间对比；获取所述第四信号的波形从所述第二阈值降至所述第一阈值的时间，并与预设下降时间对比。

可选地，所述第一阈值的设定范围为满幅值的5％～35％，所述第二阈值的设定范围为满幅值的65％～95％。

可选地，所述预设上升时间、所述预设下降时间及所述满幅值分别通过仿真验证获得或基于后端制程设置获得。

可选地，判断所述第四信号的波形的上升时间是否小于或等于预设上升时间且所述第四信号的波形的下降时间是否小于或等于预设下降时间，若是，输出检测合格结果，若否，输出检测不合格结果。

本发明提供一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时实现所述半导体器件检测方法。

本发明提供一种半导体器件检测设备，所述半导体器件检测设备至少包括：处理器及存储器，其中：所述存储器用于存储计算机程序；所述处理器用于执行所述存储器存储的计算机程序，使所述半导体器件检测设备执行所述半导体器件检测方法。

本发明提供一种半导体器件检测系统，所述半导体器件检测系统至少包括：ATE设备及信号处理模块，其中：所述ATE设备用于与待测半导体器件通信连接；所述信号处理模块设置在所述ATE设备内部，用于配置半导体器件的检测参数，使所述ATE设备执行所述半导体器件检测方法。

如上所述，本发明的一种半导体器件检测方法、存储介质、设备及系统，具有以下有益效果：

1)本发明的半导体器件检测方法、存储介质、设备及系统得到的信号波形符合满幅值，使上升时间与下降时间能够在同一个波形内准确获取，避免由传输线导致信号波形失真，判断被测器件结果客观准确。

2)本发明的半导体器件检测方法、存储介质、设备及系统操作简便，实用性高，能够极大提高被测器件的良率。

附图说明

图1显示为本发明的上升时间和下降时间的原理示意图。

图2显示为本发明的一示例性的被测器件信号传输链路示意图。

图3显示为本发明的一示例性的上升时间检测的波形示意图。

图4显示为本发明的一示例性的下降时间检测的波形示意图。

图5显示为本发明的一示例性的ATE设备的检测波形示意图。

图6显示为本发明的半导体器件检测方法功能流程示意图。

图7显示为本发明的第二信号减直流成分操作示意图。

图8显示为本发明的进行叠加操作得到第四信号操作示意图。

图9显示为本发明的半导体器件检测方法在传输线反射原理示意图。

图10显示为本发明的半导体器件检测系统结构示意图。

元件标号说明

101 半导体器件

102 ATE设备

121 信号处理模块

S1～S4 步骤

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

图1展示了上升时间和下降时间的定义，TR为Rising Time的缩写，指信号波形的上升时间；TF为Falling Time的缩写，指信号波形的下降时间。根据被测器件的具体应用，可以将信号从满幅值的20％上升到满幅值的80％所花费的时间定义为上升时间，将信号从满幅值的80％下降到满幅值的20％所花费的时间定义为下降时间。

图2展示了被测器件信号传输链路示意图，DUT为Device Under Test的缩写，指被测器件；TX为Transmit的缩写，指被测器件的发送端；Rs为DUT的内阻；传输线1为LB(LB为Load Board的缩写，指连接被测器件与ATE设备的专用电路板)上的微带线或带状线；传输线2为ATE设备内部的同轴传输线，Rt为ATE设备内部的终端匹配电阻，Vt为ATE设备内部的检测电压，通常可以编程。传输线2的特征阻抗通常为50欧姆，如果Rs也是50欧姆，则只需要保证传输线1的特征阻抗和Rt都为50欧姆，整个传输链路都是匹配的。但是，当DUT的Rs不为50欧姆时，而传输线2的特征阻抗却为50欧姆，就存在传输链路不匹配的情况。这种情况下，DUT的TX输出速率一般不高，且Rs的阻值大于50欧姆。在检测上升时间和下降时间时，要求被测器件的发送端接一个一定电容值的电容，比如50pf。而在ATE检测中，一般把TX后的传输线1等效为一定电容值的电容。Rt此时设置为高阻状态。因此，如何在这种传输链路不匹配的情况下，在ATE设备上得到DUT的上升时间和下降时间，成为了一个难题。

图3展示了一种上升时间检测的波形示意图，其中，该波形示意图由图2中的被测器件信号传输链路获得，此时，Rs为50欧姆，传输线1的特征阻抗和Rt均设置为50欧姆，即忽略了图2中A点的阻抗不匹配的情况，将Vt设置为低电平，检测上升时间，从ATE设备得到如图3显示的波形，Vo为DUT的输出电压，Vs为满幅值电压。

图4展示了一种下降时间检测的波形示意图，其中，该波形示意图由图2中的被测器件信号传输链路获得，此时，Rs为50欧姆，传输线1的特征阻抗和Rt均设置为50欧姆，即忽略了图2中A点的阻抗不匹配的情况，将Vt设置为高电平，检测下降时间，从ATE设备得到如图4显示的波形，由图4可以看出该波形中夹杂了直流成分，这是由于高电平导致。

从图3和图4可以看出，DUT的输出电压Vo不是满幅值，存在一定比例的缩小，检测得到的上升时间和下降时间是不准确的，因为即使按照等比例计算上升时间和下降时间，还要考虑传输线2上的等效电容，测得的结果不准确，同时，上升时间和下降时间不在一个波形内，不便于观察和计算。

如果将图2中的Rt设置成高阻状态，则Vt不起作用，得到如图5显示的ATE检测波形示意图，因为图2中A点与C点存在阻抗不连续，信号会在A点和C点之间来回反射，当反射后的波形叠加后，ATE设备采集到的波形存在失真变形，而且信号的反射翻转速率过大时，输出电压Vo仍然会小于满幅值电压Vs，导致检测得到的上升时间和下降时间不准确。

因此，本发明提供一种半导体器件检测方法、存储介质、设备及系统，具体如下：

如图6所示，本实施例提供了一种半导体器件检测方法，所述半导体器件检测方法至少包括：

S1：如图6所示，启动检测，将ATE设备检测电压分别设置为低电平和高电平，对半导体器件进行检测，由ATE设备采集从半导体器件经传输路径反馈的第一信号与第二信号的波形，将所述第二信号完成去除直流成分操作后，与第一信号进行合成，得到第三信号。

具体地，作为示例，将ATE设备的检测电压设置为低电平，由ATE设备产生激励信号经传输路径发送给被测半导体器件，从半导体器件输出第一信号至ATE设备，由ATE设备采集所述第一信号的波形；将ATE设备的检测电压设置为高电平，由ATE设备产生激励信号经传输路径发送给被测半导体器件，从半导体器件输出第二信号至ATE设备，由ATE设备采集所述第二信号的波形；由于第二信号中包含直流成分，对所述第二信号进行减直流成分操作，完成减直流成分操作的第二信号的波形如图7所示，将完成减直流成分操作的第二信号与所述第一信号合成，得到所述第三信号，所述第三信号的波形如图8所示。

具体地，作为示例，如图6所示，得到所述第三信号的步骤为：将所述第一信号的上升沿与完成减直流成分操作的所述第二信号的下降沿进行合成得到第三信号；或将所述第一信号的下降沿与完成减直流成分操作的所述第二信号的上升降沿进行合成得到第三信号，所述第三信号的波形如图8所示。需要说明的是，半导体器件可以是芯片、集成电路或具体的设备等，得到第三信号的方式根据具体半导体器件的属性进行设置，在此不一一赘述。

S2：如图6所示，将ATE设备与传输路径的连接点设置为开路状态，使所述第三信号在半导体器件与ATE设备之间进行来回反射，由ATE设备计算反射至ATE设备的信号波形。

具体地，作为示例，如图9所示，结合信号在传输路径中的反射原理，将ATE设备与传输路径的连接点设置为开路状态的原因在于保证信号在半导体器件与ATE设备之间进行来回反射。需要说明的是，只要能保证信号在半导体器件与ATE设备之间进行来回反射，设置方式包括但不限于将ATE设备与所述传输线的连接点设置为开路状态，应根据实际的使用场景和具体的技术手段，在此不一一赘述。需要进一步说明的是，信号在被测器件与ATE设备之间进行来回反射的原理如图9所示，其中，ΓA和ΓB分别为被测器件与ATE设备的反射系数，V1为半导体器件输出的信号电压，V2为V1在ATE设备反射后的信号电压，以此类推得到V3、V4、V5、V6等信号电压。

在各反射至ATE设备的信号叠加得到新的信号电压V_B，则得到四个公式，分别为：

公式一：V_B＝V1+V2+V3+V4+V5+V6+…；

公式二：V1＝Vin，其中，Vin从半导体器件输出的信号电压；

公式三：Vn＝Vn-1*ΓB，其中，n＝2或4或6或8或…，即n为偶数；

公式四：Vm＝Vm-1*ΓA，其中，m＝3或5或7或9或…，即m为奇数；

根据上述公式，将ATE设备与传输路径的连接点设置为开路状态，能保证ΓB为全反射系数。

S3：如图6所示，将所述第三信号的波形与反射至ATE设备的信号波形进行叠加，得到第四信号，当所述第四信号波形的幅值达到预设满幅值，则停止叠加。需要说明的是，进行叠加操作基于步骤S2中的公式一进行。

S4：如图6所示，通过对所述第四信号的波形进行上升时间与下降时间检测输出检测结果。

具体地，作为示例，如图6所示，上升时间与下降时间检测的步骤为：获取所述第四信号的波形从第一阈值升至第二阈值的时间，并与预设上升时间对比；获取所述第四信号的波形从所述第二阈值降至所述第一阈值的时间，并与预设下降时间对比。更具体地，所述第一阈值的设定范围为满幅值的5％～35％，所述第二阈值的设定范围为满幅值的65％～95％。进一步地，所述预设上升时间、所述预设下降时间及所述满幅值分别通过仿真验证获得或基于后端制程设置获得。更进一步地，判断所述第四信号的波形的上升时间是否小于或等于预设上升时间且所述第四信号的波形的下降时间是否小于或等于预设下降时间，若是，输出检测合格结果，若否，输出检测不合格结果。需要说明的是，预设上升时间、预设下降时间及满幅值的设置应基于半导体器件及检测环境进行设置，在此不一一赘述。

本实施例提供了的半导体器件检测方法，使半导体器件的上升时间与下降时间在同一个波形内进行检测，减少了检测次数，提高检测效率，同时，能够在前端工艺加强卡控，避免不良品进入后端工艺，从而导致大量不良品发生。

上述半导体器件检测方法如果以软件功能单元的形式实现并作为独立的产品销售或者应用时，可以存储在一个计算机可读取存储介质中，也可以是多个计算机、服务器或网络设备等，只要能进行计算机可读存储介质地读取，任意设备均适用，不以本实施例为限。所述计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时实现如本实施例提供的所述半导体器件检测方法全部或部分步骤。而所述计算机可读存储介质包括：U盘、移动硬盘、私有云、公有云、只读存储器(ROM，Read Only Memory)、随机存储器(RAM，Random Access Memory)等各种可以存储程序代码的介质。

上述半导体器件检测方法如果以设备的形式实现并作为独立的产品销售或者应用时，作为一种半导体器件检测设备，所述半导体器件检测设备至少包括：处理器及存储器，其中：所述存储器用于存储计算机程序；所述处理器用于执行所述存储器存储的计算机程序，使所述半导体器件检测设备执行所述半导体器件检测方法全部或部分步骤。而所述半导体器件检测设备包括：量子电脑、生物电脑、工控机、平板、手机等任意可以执行所述半导体器件检测方法的设备。

上述半导体器件检测方法如果以系统的形式实现并作为独立的产品销售或者应用时，作为一种半导体器件检测系统，如图10所示，所述半导体器件检测系统至少包括：ATE设备102及信号处理模块121，其中：所述ATE设备102用于与待测半导体器件101通信连接；所述信号处理模块121设置在所述ATE设备102内部，用于配置半导体器件101的检测参数，使所述ATE设备102执行所述半导体器件检测方法全部或部分步骤。需要说明的是，如果半导体器件101与所述ATE设备通过传输线进行通信连接，必须保证传输线的特征阻抗的值与ATE设备内部的终端匹配电阻的值相等，通常情况下，均为50欧姆，为了得到精准的第三信号波形，必须保证传输线与ATE设备102之间没有反射存在。

综上所述，本发明的一种半导体器件检测方法、存储介质、设备及系统至少包括：启动检测，将ATE设备检测电压分别设置为低电平和高电平，对半导体器件进行检测，由ATE设备采集从半导体器件经传输路径反馈的第一信号与第二信号的波形，将所述第二信号完成去除直流成分操作后，与第一信号进行合成，得到第三信号；将ATE设备与传输路径的连接点设置为开路状态，使所述第三信号在半导体器件与ATE设备之间进行来回反射，由ATE设备计算反射至ATE设备的信号波形；将所述第三信号的波形与反射至ATE设备的信号波形进行叠加，得到第四信号，当所述第四信号波形的幅值达到预设满幅值，则停止叠加；通过对所述第四信号的波形进行上升时间与下降时间检测输出检测结果。本发明的半导体器件检测方法、存储介质、设备及系统得到的信号波形符合满幅值，使上升时间与下降时间能够在同一个波形内准确获取，避免由传输线导致信号波形失真，判断被测器件结果客观准确。本发明的半导体器件检测方法、存储介质、设备及系统操作简便，实用性高，能够极大提高被测器件的良率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种半导体器件检测方法，其特征在于，所述半导体器件检测方法至少包括：

启动检测，将ATE设备检测电压检测分别设置为低电平和高电平，对半导体器件进行检测，由ATE设备采集从半导体器件经传输路径反馈的第一信号与第二信号的波形，将所述第二信号完成去除直流成分操作后，与第一信号进行合成，得到第三信号；

将ATE设备与传输路径的连接点设置为开路状态，使所述第三信号在半导体器件与ATE设备之间进行来回反射，由ATE设备计算反射至ATE设备的信号波形；

将所述第三信号的波形与反射至ATE设备的信号波形进行叠加，得到第四信号，当所述第四信号波形的幅值达到预设满幅值，则停止叠加；

通过对所述第四信号的波形进行上升时间与下降时间检测输出检测结果。

2.根据权利要求1所述的半导体器件检测方法，其特征在于：得到所述第三信号的步骤为：将所述第一信号的上升沿与完成减直流成分操作的所述第二信号的下降沿进行合成得到第三信号；或将所述第一信号的下降沿与完成减直流成分操作的所述第二信号的上升降沿进行合成得到第三信号。

3.根据权利要求1所述的半导体器件检测方法，其特征在于：上升时间与下降时间检测的步骤为：获取所述第四信号的波形从第一阈值升至第二阈值的时间，并与预设上升时间对比；获取所述第四信号的波形从所述第二阈值降至所述第一阈值的时间，并与预设下降时间对比。

4.根据权利要求3所述的半导体器件检测方法，其特征在于：所述第一阈值的设定范围为满幅值的5％～35％，所述第二阈值的设定范围为满幅值的65％～95％。

5.根据权利要求4所述的半导体器件检测方法，其特征在于：所述预设上升时间、所述预设下降时间及所述满幅值分别通过仿真验证获得或基于后端制程设置获得。

6.根据权利要求1所述的半导体器件检测方法，其特征在于：判断所述第四信号的波形的上升时间是否小于或等于预设上升时间且所述第四信号的波形的下降时间是否小于或等于预设下降时间，若是，输出检测合格结果，若否，输出检测不合格结果。

7.一种计算机可读存储介质，存储有计算机程序，其特征在于：所述计算机程序被处理器执行时实现如权利要求1-7中任一项所述的半导体器件检测方法。

8.一种半导体器件检测设备，其特征在于：所述半导体器件检测设备至少包括：处理器及存储器，其中：所述存储器用于存储计算机程序；所述处理器用于执行所述存储器存储的计算机程序，使所述半导体器件检测设备执行如权利要求1-7任意一项所述的半导体器件检测方法。

9.一种半导体器件检测系统，其特征在于：所述半导体器件检测系统至少包括：ATE设备及信号处理模块，其中：所述ATE设备用于与待测半导体器件通信连接；所述信号处理模块设置在所述ATE设备内部，用于配置半导体器件的检测参数，使所述ATE设备执行如权利要求1-7任意一项所述的半导体器件检测方法。

Images