CN115842033B - 半导体制作方法 - Google Patents
半导体制作方法 Download PDFInfo
- Publication number
- CN115842033B CN115842033B CN202310138121.1A CN202310138121A CN115842033B CN 115842033 B CN115842033 B CN 115842033B CN 202310138121 A CN202310138121 A CN 202310138121A CN 115842033 B CN115842033 B CN 115842033B
- Authority
- CN
- China
- Prior art keywords
- pattern
- adhesive material
- semiconductor structure
- photosensitive layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本公开实施例公开了一种半导体制作方法,所述制作方法包括:提供半导体结构;在所述半导体结构上形成感光层;对所述感光层进行曝光、显影,以形成第一图案;其中,所述第一图案显露所述半导体结构;在所述第一图案的侧壁上形成粘附层,以形成第二图案;其中,所述第二图案的深宽比大于所述第一图案的深宽比。
Description
技术领域
本公开实施例涉及半导体技术领域,尤其涉及一种半导体制作方法。
背景技术
随着半导体器件的尺寸的不断缩小,例如CMOS图像传感器中像素(Pixel)区域的间距(Pitch)的不断减小,晶体管栅极、有源区尺寸的不断减小,相应的,用于蚀刻或者离子注入的掩膜(例如,光刻胶)的深宽比也不断做大。在光刻工艺中,光刻胶显影后,会因为图案深宽比的增大而引发图案曝光不充分、光刻胶倒胶等情形,从而达不到工艺要求而降低良率。如何在图案深宽比增大的同时,提高良率成为亟待解决的问题。
发明内容
有鉴于此,本公开实施例提供一种半导体制作方法,包括:
提供半导体结构;
在所述半导体结构上形成感光层;
对所述感光层进行曝光、显影,以形成第一图案;其中,所述第一图案显露所述半导体结构;
在所述第一图案的侧壁上形成粘附层,以形成第二图案;其中,所述第二图案的深宽比大于所述第一图案的深宽比。
在一些实施例中,形成所述粘附层的方法包括:
涂覆粘附材料以填充所述第一图案;
对所述粘附材料进行固化处理,使得所述粘附材料与所述第一图案的侧壁粘接;
去除所述第一图案中的部分所述粘附材料,剩余的与所述第一图案侧壁粘接的所述粘附材料形成所述粘附层。
在一些实施例中,所述去除所述第一图案中的部分所述粘附材料包括:
溶解、清洗以去除所述第一图案中的部分所述粘附材料;
干燥包括剩余所述粘附材料的所述第一图案。
在一些实施例中,所述感光层和所述粘附材料为疏水性,所述半导体结构表面为亲水性。
在一些实施例中,所述感光层包括光刻胶;所述粘附材料包括:水、聚氟代烷基酸衍生物、烷基磺酸衍生物、2-氨基乙醇以及甲醇。
在一些实施例中,所述感光层和所述粘附材料为亲水性,所述半导体结构表面为疏水性。
在一些实施例中,所述制作方法包括:
在形成所述第二图案前,对所述第一图案的深宽比进行测量;
在所述第一图案的深宽比小于第一目标值时,形成所述第二图案。
在一些实施例中,所述第一图案包括第一开口,所述第一开口在所述半导体结构表面的正投影的形状包括:圆形,椭圆形,矩形。
在一些实施例中,所述制作方法还包括:
以所述第二图案为掺杂掩膜,对所述半导体结构进行掺杂。
在一些实施例中,所述制作方法应用于图像传感器的制作工艺中。
本公开实施例在第一图案的侧壁形成粘附层以形成第二图案,一方面,粘附层可对第二图案的侧壁提供支撑,减少第二图案倒胶、坍塌现象,提高高深宽比图案的制作良率,有利于扩大制作工艺窗口。另一方面,粘附层的形成,在不降低感光层厚度的同时,提高第二图案的深宽比,满足高深宽比掩膜要求,提高第二图案在蚀刻以及离子注入中的掩膜性能。
附图说明
图1是根据一示例性实施例示出的一种半导体制作方法的示意图;
图2a是根据另一示例性实施例示出的一种半导体制作方法的示意图;
图2b是根据一示例性实施例示出的光刻胶的扫描电镜示意图;
图3是根据本公开实施例示出的一种半导体制作方法的流程示意图;
图4a是根据本公开实施例示出的一种半导体制作方法的示意图一;
图4b是根据本公开实施例示出的一种半导体制作方法的示意图二;
图4c是根据本公开实施例示出的一种半导体制作方法的示意图三;
图4d是根据本公开实施例示出的一种半导体制作方法的示意图四;
图5a是根据本公开实施例示出的另一种半导体制作方法的示意图一;
图5b是根据本公开实施例示出的另一种半导体制作方法的示意图二;
图5c是根据本公开实施例示出的另一种半导体制作方法的示意图三;
图5d是根据本公开实施例示出的另一种半导体制作方法的示意图四;
图5e是根据本公开实施例示出的另一种半导体制作方法的示意图五;
图5f是根据本公开实施例示出的另一种半导体制作方法的示意图六;
图5g是根据本公开实施例示出的另一种半导体制作方法的示意图七;
图5h是根据本公开实施例示出的另一种半导体制作方法的示意图八;
图6a是根据本公开实施例示出的又一种半导体制作方法的示意图一;
图6b是根据本公开实施例示出的又一种半导体制作方法的示意图二;
图6c是根据本公开实施例示出的又一种半导体制作方法的示意图三。
具体实施方式
以下结合说明书附图及具体实施例对本公开的技术方案做进一步的详细阐述。
在本公开实施例中,术语“第一”、“第二”等是用于区别类似的对象,而不用于描述特定的顺序或先后次序。
在本公开实施例中,术语“A与B接触”包含A与B直接接触的情形,或者A、B两者之间还间插有其它部件而A间接地与B接触的情形。
在本公开实施例中,术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸,或者可以具有小于下方或上方结构范围的范围。此外,层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如,层可位于连续结构的顶表面和底表面之间,或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。并且,层可以包括多个子层。
可以理解的是,本公开中的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读,以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义,而且还包括“在”某物“上”且其间有居间特征或层的含义。
需要说明的是,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施方式中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其它实施方式。
在半导体制作工艺流程中,通常会使用图案化后的光刻胶作为蚀刻掩膜,或者作为离子注入掩膜,光刻胶的图案具有深宽比,深宽比可以是图案开口的深度与开口径宽的比值。例如参照图1所示的,对半导体结构100上的光刻胶101进行曝光、显影后形成掩膜图案,图案可包括暴露半导体结构100表面的开口102,该实施例对开口102的数量和排列方式不作限制,可以是多个开口102的阵列排布,开口102可以是圆形、椭圆形或者矩形。开口102的深宽比为开口102在z方向的深度与开口102在x方向上的尺寸的比值,开口102在x方向上的尺寸又可称为开口102的特征尺寸(或者径宽)。图1中所示的图案的深宽比可以根据实际半导体器件的制作工艺参数制定,在晶圆的不同位置采集多个开口102的深宽比的平均值。
在一些具体示例中,一方面,随着半导体器件特征尺寸的不断减小,对应的蚀刻掩膜以及离子注入掩膜的特征尺寸也不断减小,在掩膜厚度不变的情况下,掩膜的深宽比也不断增大。另一方面,即使在随着深沟道孔以及贯穿硅通孔等深孔蚀刻工艺的发展,蚀刻量也随之增加,掩膜厚度也需要增加来提高对非蚀刻区域的保护。在图像传感器等工艺中,随着离子注入深度和能量的增大,离子注入掩膜的厚度也需不断增大以提高掩膜性能,也会使得掩膜的深宽比不断增大。
继续参照图1所示,不管是开口102的特征尺寸缩小还是深度增大导致开口102的深宽比增大,都可能出现图2a所示的光刻胶101倒胶的现象。在图2b中,示出了图2a中的光刻胶101在扫描电镜下的俯视示意图,图2b中光刻胶101经过曝光、显影后的开口为条形,未被去除的光刻胶101形成柱状,并以阵列方式排布,因为深宽比过高,图案缺少支撑,导致发生倒胶、坍塌等现象,无法进行下一步的蚀刻或者离子注入工艺,增加光刻难度,降低制作良率。
针对光刻胶倒胶、坍塌问题,通常会采用蚀刻或者灰化工艺去除倒胶的光刻胶,重新进行涂胶、曝光、显影等一系列光刻工艺,或者在半导体结构上结合蚀刻工艺形成图案化的硬掩膜,以硬掩膜作为蚀刻掩膜或者离子注入的掩膜。可以理解的是,设置硬掩膜会增加工艺步骤,增加制作成本。硬掩膜可包括:氧化硅、氮化硅、氮氧化硅或者硅等。
有鉴于此,本公开实施例提供一种半导体制作方法,结合图3所示,该制作方法包括以下步骤:
S100:参照图4a所示,提供半导体结构200;
S200:参照图4a所示,在半导体结构200上形成感光层201;
S300:参照图4b和图4c所示,对感光层201进行曝光、显影,以形成第一图案;其中,第一图案显露所述半导体结构200;
S400:参照图4d所示,在第一图案的侧壁上形成粘附层203,以形成第二图案;其中,第二图案的深宽比大于第一图案的深宽比。
具体的,图4a中的半导体结构200可包括任意半导体器件结构,例如待蚀刻的或者待离子注入的半导体器件。图4a中的半导体结构200还可包括单个膜层,例如半导体衬底或者半导层,组成材料可包括:单质半导体材料(例如硅、锗)、Ⅲ-Ⅴ族化合物半导体材料、Ⅱ-Ⅵ族化合物半导体材料、有机半导体材料或者本领域已知的其它半导体材料。
参照图4a所示,感光层201可包括光刻胶(光阻)等感光材料,根据光刻胶被曝光后在显影液中的溶解性不同,可将光刻胶分为正光刻胶以及反光刻胶。以正光刻胶为例,参照图4b所示,光刻机将正光刻胶(感光层201)曝光,增大曝光区域在显影液中的溶解度,曝光之后的正光刻胶在显影液中的溶解度相较于未经过曝光的正光刻胶在显影液中的溶解度要高,或者说未经过曝光的正光刻胶在显影液中几乎不溶解,经过显影液的浸泡显影后,曝光后的正光刻胶溶解在显影液中被去除,形成如图4c所示的第一图案。
在一些实施例中,图4a中的光刻胶可以为反光刻胶,与正光胶的性质相反,光刻机将反光刻胶曝光,减少曝光区域在显影液中的溶解度,曝光之后的反光刻胶在显影液中的溶解度相较于未经过曝光的反光刻胶在显影液中的溶解度要低,或者说经过曝光的反光刻胶在显影液中几乎不溶解,经过显影液的浸泡显影后,未经过曝光的反光刻胶溶解在显影液中被去除。在该实施例中,形成图4c所示的第一图案,曝光区域为图4b中所示的未曝光区域,可通过更换不同的光刻掩膜版来实现不同曝光区域的定义。本公开实施例的正光刻胶与反光刻胶命名为说明示例,也可存在其他的命名方式,本公开对此不作限制。
参照图4d所示,在第一图案的侧壁上形成粘附层203,第一图案与粘附层203共同组成第二图案。粘附层203覆盖第一图案的侧壁外,还可覆盖第一图案的顶表面。
在一些实施例中,执行完步骤S400后,可以图4d中的第二图案作为离子注入掩膜,对半导体结构200进行离子注入。在另外一些实施例中,执行完步骤S400后,可以图4d中的第二图案作为蚀刻掩膜,对半导体结构200进行蚀刻。
在本公开实施例中,图4c的第一图案包括第一开口202,图4d中的第二图案包括第二开口204,当第二图案顶表面不覆盖粘附层203时,第二开口204在z方向上的深度与第一开口202的深度相等;当第二图案顶表面覆盖粘附层203时,第二开口204在z方向上的深度大于第一开口202的深度;粘附层203减少第二开口204在x方向上的径宽,使得第二开口204的深宽比大于第一开口202的深宽比。可以理解的是,一方面,粘附层203可对第二图案的侧壁提供支撑,减少图2a中的倒胶、坍塌现象,提高高深宽比图案的制作良率,有利于扩大制作工艺窗口。另一方面,粘附层203的形成,在不降低光刻胶(感光层201)厚度的同时,提高第二图案的深宽比,满足高深宽比掩膜要求,提高第二图案在蚀刻以及离子注入中的掩膜性能。
示例性的,本公开实施例中的第一图案可以是图4c中图案化后的感光层201,第一图案可包括第一开口202,第二图案可以是图4d中包括有粘附层203和感光层201的图案结构,第二图案包括有第二开口204。第一开口202暴露半导体结构200的顶表面,第二开口204暴露半导体结构200的顶表面。第一开口202和第二开口204在半导体结构200表面的正投影的形状包括:圆形,椭圆形,矩形或者其他形状。
在一些实施例中,形成粘附层203的方法包括:
涂覆粘附材料203’以填充第一图案;
对粘附材料203’进行固化处理,使得粘附材料203’与第一图案的侧壁接触部分固化粘接;
去除第一图案中的部分粘附材料203’,剩余的与第一图案侧壁粘接的粘附材料203’形成粘附层203。
示例性的,本公开实施例在第一图案中涂覆粘附材料203’的工艺方法可包括但不限于旋涂工艺。
具体的,参照图5a所示,图5a为经过曝光、显影之后得到的第一图案,通过旋涂工艺将粘附材料203’涂覆到第一图案的暴露表面,使粘附材料203’对第一图案进行填充。在图5a中,仅以第一图案中的一个第一开口202为具体示例,本公开实施例对第一开口202的数量不作限制。
参照图5b所示,对包括有图5a所示结构的晶圆30表面进行粘附材料203’的旋涂,粘附材料203’可为混合溶液,从图中的喷头40向晶圆30表面喷涂,晶圆30被旋涂机台的承载装置(静电吸盘或者机械卡盘等)带动旋转,使得粘附材料203’涂覆在晶圆30表面,以此完成对第一图案的填充。本公开实施例中的粘附材料203’可对第一图案的顶表面进行覆盖,也可调节机台承载装置的转速和粘附材料203’的黏性使得覆盖在第一图案顶表面的粘附材料203’在离心力作用下脱离第一图案的顶表面。
参照图5c所示,旋涂的粘附材料203’覆盖第一图案的顶表面、侧面以及底面。参照图5d所示,对粘附材料203’进行加热固化,去除粘附材料203’中的(部分)水、甲醇等溶剂,使粘附材料203’与第一图案的侧壁以及顶表面粘结,粘附材料203’与第一图案侧壁以及顶表面接触的部分固化成型形成图5e所示的粘附层203。
示例性的,加热固化步骤可在图5b中所示的旋涂机台进行,也可在其他热处理机台进行,例如炉管等机台。
在一些实施例中,还可向图5a所示的第一图案喷涂或者喷淋粘附材料203’,以完成对第一图案的涂覆,形成图5c所示的结构。在另外一些实施例中,涂覆粘附材料203’来填充第一图案的方法还包括:将包括图5a所示第一图案的晶圆投入装有粘附材料203’的酸槽(或者其他容器装置),使晶圆被粘附材料203’浸没一段时间,取出晶圆后,粘附材料203’与第一图案的顶表面、侧面以及底面因为分子间作用力或者分子自组装效应而黏接,形成图5c所示的结构。再将图5c所示的粘附材料203’进行加热固化成型形成图5e所示的粘附层203。
本公开实施例所示的涂覆粘附材料203’的具体方法仅为示例,本公开实施例不局限于此,还可包括本领域内其他涂覆工艺。
在图5e中,为了便于解释说明粘附层203以及需要去除的粘附材料203’区域,使用不同附图标记表示,在实际制作工艺中,图5e中的粘附层203以及粘附材料203’的组成材料相同,且可不存在有明显的分界线。
参照图5f所示,去除图5e中的未与第一图案的侧壁以及顶表面接触的粘附材料203’。
在一些实施例中,参照图5f所示,去除第一图案中的部分粘附材料203’包括:
溶解、清洗以去除第一图案中的部分粘附材料203’;
干燥包括剩余粘附材料203’的第一图案,以形成第二图案。
继续参照图5f所示,可使用清洗剂对粘附材料203’进行溶解和清洗,在此工艺步骤中,经过加热固化后的粘附材料203’与第一图案的侧壁以及顶表面的粘附力增大,使得与第一图案侧壁以及顶表面直接接触的粘附材料203’不易被清洗剂溶解、去除,不与第一图案侧壁以及顶表面直接接触的部分粘附材料203’被清洗剂去除,干燥后形成如图5g所示的包括第二开口204的第二图案。
在一些实施例中,离心作用、溶解、清洗以及干燥过程可在同一机台进行,该机台包括有晶圆承载装置(静电吸盘或者机械卡盘等),晶圆承载装置带动晶圆旋转,清洗剂通过喷头喷淋到旋转晶圆的表面,清洗剂溶解部分未与感光层201固化粘结的粘附材料203’,该部分粘附材料203’与清洗剂一起在离心力的作用下脱离晶圆表面,以达到去除第一图案中的部分粘附材料203’的效果。去除完毕后,停止喷淋清洗剂,晶圆继续旋转以使晶圆表面的液体脱离,实现晶圆表面的干燥。在干燥过程中,可向制程腔室内鼓入干燥的热氮气或者热氦气等惰性气体,加快晶圆的干燥。
参照图5c和图5d所示,本公开实施例中的粘附材料203’与感光层201具有相同或者相似的基团,有利于增加粘附材料203’与感光层201的粘附力。例如,包含有相同或者相似基团的粘附材料203’与感光层201可表现出相同的亲水性或者疏水性,而半导体结构200的表面为相反特性,使得粘附材料203’与感光层201的粘附力大于粘附材料203’与半导体结构200表面的粘附力,在图5f的去除粘附材料203’步骤中,位于第一图案底部且与半导体结构200表面接触的粘附材料203’易于去除。
在一些实施例中,在用清洗剂去除图5e中的部分粘附材料203’时,会去除部分厚度的粘附层203,使得图5f和图5g中最终形成的粘附层203厚度可小于或者等于图5e中的粘附层203。
在一些实施例中,可通过控制图5d步骤中的加热温度和加热时间来控制粘附层203的厚度,从而达到调节第二图案的深宽比的目的。例如,可通过提高加热温度或者增加加热时间来增加粘附层203的厚度。具体的参照图5d所示,粘附材料203’与感光材料之间相同或者相似的基团,粘附材料203’中的这些基团在高温的作用下,因为分子间作用力或者分子自组装效应而附着在感光层201的顶表面以及侧面,温度越高附着的基团越多,黏附力也越大,固化成型后的粘附层203也越厚。
对于感光层201以及粘附材料203’,可根据其中包含的基团种类以及组分多少来选择或者调节其亲水性以及疏水性,当亲水基团多于疏水基团即可表现为亲水性,当疏水基团多于亲水基团时即可表现为疏水性。示例性的,亲水基团可包括硅氧键,硅氢键,氢键等,疏水基团可包括烃基,酯基,部分有机非极性分子等。
在一些实施例中感光层201和粘附材料203’为疏水性,半导体结构200表面为亲水性。
在一些实施例中,感光层201包括光刻胶;粘附材料203’包括:水、聚氟代烷基酸衍生物、烷基磺酸衍生物、2-氨基乙醇以及甲醇。
参照图5c所示,光刻胶一般包括有树脂型聚合物、光活性物质以及溶剂等组分。该实施例中,光刻胶可为疏水性,粘附材料203’为疏水性,半导体结构200为亲水性,粘附材料203’与感光层201的粘附力大于粘附材料203’与半导体结构200表面的粘附力,使得在图5f去除粘附材料203’的步骤中,位于第一图案底部且与半导体结构200表面接触的粘附材料203’易于去除。在一些具体实施例中,光刻胶中可包括有表面活性剂等助黏材料,提高光刻胶与半导体结构200表面的粘附力,降低倒胶风险。或者,在半导体结构200表面涂覆光刻胶前,先涂覆表面活性剂等助黏材料,再涂覆光刻胶,以提高光刻胶在半导体结构200表面的粘附力,降低倒胶风险。
在一些实施例中,感光层201和粘附材料203’为亲水性,半导体结构200表面为疏水性。
在本公开实施例中,可先行确认半导体结构200表面材料的亲水性或者疏水性,根据半导体结构200表面的亲、疏水特性来选择相反特性的感光层201(光刻胶)以及粘附材料203’。例如,当半导体结构200表面为单晶硅或者多晶硅材料时,其表现为亲水性,选择疏水性的感光层201以及粘附材料203’。
在一些实施例中,参照图5h所示,形成第二图案的方法步骤还包括去除图5g中感光层201顶表面上的部分粘附层203,最终形成的结构仅包括覆盖第一图案侧壁的粘附层203,去除方法包括化学机械研磨。
在另外一些实施例中,参照图6a所示,在旋涂本公开实施例中的粘附材料203’时,可提高机台承载装置的转速或者降低粘附材料203’的黏性使得覆盖在第一图案顶表面的粘附材料203’在离心力作用下脱离第一图案的顶表面,填充进第一图案中的粘附材料203’因为第一图案侧壁的束缚作用会保留在第一图案中。
参照图6b所示,对粘附材料203’进行固化处理,使得粘附材料203’与第一图案的侧壁粘接;
参照图6c所示,溶解、清洗以去除第一图案中的部分粘附材料203’;干燥包括剩余粘附材料203’的第一图案以形成第二图案,形成的第二图案如图5h所示。
在一些实施例中,该制作方法包括:
在形成第二图案前,对第一图案的深宽比进行测量;
在第一图案的深宽比小于第一目标值时,形成第二图案。
参照图5a所示,先行对第一图案中的第一开口202的深宽比进行测量,测量感光层201在z方向上的厚度,以及第一开口202在x方向上的径宽,厚度与径宽的比值即为第一图案的深宽比。测量方法可包括光学测量,测量数值可以是在第一图案的不同位置采集多个第一开口202的深宽比的平均值。第一目标值可以根据实际半导体器件的制作工艺参数制定,例如5:1,10:1,15:1或者更高。
在一些实施例中,第一图案包括第一开口202,第一开口202在半导体结构200表面的正投影的形状包括:圆形,椭圆形,矩形。
第一图案的第一开口202的形状可通过曝光时的光刻掩膜版来定义,第二图案的第二开口204为在第一开口202的侧壁填充粘附层203形成,第二开口204的形状可与第一开口202相同或者相似,第二开口204的径宽小于第一开口202。
在一些具体示例中,当第二开口204的径宽较小,可通过形成粘附层203来减小第二开口204的径宽,相较于使用较高分辨率的光刻机进行曝光图案的方案,可降低光刻难度,可减少高分辨率光刻机的使用以减少制作成本。例如,第二开口204的径宽(直径)在200nm,需要使用曝光分辨率在193nm至248nm的I线光刻机,依据本公开实施例的制作方法可先使用曝光分辨率在350nm至365nm的ArF光刻机形成径宽365nm的第一开口202,再在第一开口202的侧壁形成厚度82.5nm的粘附层203,包括有粘附层203的第二开口204的径宽为200nm,以此减少对高分辨率光刻机的使用,降低光刻难度,降低制作成本。需要指出的是,该实施例的有关径宽以及分辨率数据为举例说明,实际制作过程中可根据实际制程要求进行设计并设置数据误差范围。
在一些实施例中,该制作方法还包括:
以第二图案为掺杂掩膜,对半导体结构200进行掺杂。
掺杂工艺可包括离子注入或者扩散,可以以第二图案为掺杂掩膜,对第二图案底部显露的半导体结构200进行离子注入,对半导体结构200进行掺杂,被第二图案遮挡的半导体结构200区域无离子注入,以实现对不同区域的掺杂。第二图案具有较高的深宽比,在保持或者增加第二图案厚度的同时还可获得更小的图案特征尺寸(第二开口204的径宽),利于更小尺寸掺杂区域的形成,有利于提高半导体结构200的集成密度,也有利于对高能量离子注入制程中的高能离子的阻挡,提高掩膜性能。
在另外一些实施例中,可以第二图案为蚀刻掩膜,对第二图案底部显露的半导体结构200进行蚀刻,将第二图案转移到半导体结构200上。第二图案利于更小尺寸蚀刻图案的形成,有利于对高深宽比蚀刻制程中的蚀刻剂的阻挡,提高掩膜性能。示例性的,蚀刻工艺可包括:干法蚀刻或者湿法蚀刻。
在一些实施例中,该制作方法可应用但不限于图像传感器的制作工艺中。
本公开实施例中的第二图案,可应用于CMOS图像传感器、存储器、PCB板、封装以及领域内其他半导体器件的制作工艺中,具体可应用于掺杂掩膜以及蚀刻掩膜。例如,在CMOS传感器感光像素有源区以及有源区之间的隔离区的制作工艺中,第二图案可用于离子注入的掩膜,对相应的半导体结构200或者半导体层进行掺杂以形成各种图案形式的有源区,也可在有源区之间进行离子注入形成隔离区以形成电隔离。还例如,在高深宽比开孔、槽以及硅通孔等蚀刻工艺中,第二图案可应用于蚀刻掩膜,提高蚀刻良率。
以上所述,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以所述权利要求的保护范围为准。
Claims (9)
1.一种半导体制作方法,其特征在于,包括:
提供半导体结构;
在所述半导体结构上形成感光层;
对所述感光层进行曝光、显影,以形成第一图案;其中,所述第一图案显露所述半导体结构;
在所述第一图案的侧壁上形成粘附层,以形成第二图案;其中,所述第二图案的深宽比大于所述第一图案的深宽比;
形成所述粘附层的方法包括:
涂覆粘附材料以填充所述第一图案;
对所述粘附材料进行固化处理,使得所述粘附材料与所述第一图案的侧壁粘接;
去除所述第一图案中的部分所述粘附材料,剩余的与所述第一图案侧壁粘接的所述粘附材料形成所述粘附层;其中,所述感光层和所述粘附材料表现为相同的亲水性或者疏水性,所述半导体结构表面为与所述感光层和所述粘附材料的亲水性或者疏水性相反的特性。
2.根据权利要求1所述的制作方法,其特征在于,所述去除所述第一图案中的部分所述粘附材料包括:
溶解、清洗以去除所述第一图案中的部分所述粘附材料;
干燥包括剩余所述粘附材料的所述第一图案。
3.根据权利要求1所述的制作方法,其特征在于,所述感光层和所述粘附材料为疏水性,所述半导体结构表面为亲水性。
4.根据权利要求3所述的制作方法,其特征在于,所述感光层包括光刻胶;所述粘附材料包括:水、聚氟代烷基酸衍生物、烷基磺酸衍生物、2-氨基乙醇以及甲醇。
5.根据权利要求1所述的制作方法,其特征在于,所述感光层和所述粘附材料为亲水性,所述半导体结构表面为疏水性。
6.根据权利要求1所述的制作方法,其特征在于,所述制作方法包括:
在形成所述第二图案前,对所述第一图案的深宽比进行测量;
在所述第一图案的深宽比小于第一目标值时,形成所述第二图案。
7.根据权利要求1所述的制作方法,其特征在于,所述第一图案包括第一开口,所述第一开口在所述半导体结构表面的正投影的形状包括:圆形,椭圆形,矩形。
8.根据权利要求1至7任意一项所述的制作方法,其特征在于,所述制作方法还包括:
以所述第二图案为掺杂掩膜,对所述半导体结构进行掺杂。
9.根据权利要求8所述的制作方法,其特征在于,所述制作方法应用于图像传感器的制作工艺中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310138121.1A CN115842033B (zh) | 2023-02-20 | 2023-02-20 | 半导体制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310138121.1A CN115842033B (zh) | 2023-02-20 | 2023-02-20 | 半导体制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115842033A CN115842033A (zh) | 2023-03-24 |
CN115842033B true CN115842033B (zh) | 2023-05-12 |
Family
ID=85579900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310138121.1A Active CN115842033B (zh) | 2023-02-20 | 2023-02-20 | 半导体制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115842033B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107968046A (zh) * | 2016-10-20 | 2018-04-27 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3675789B2 (ja) * | 2002-10-25 | 2005-07-27 | 東京応化工業株式会社 | 微細パターンの形成方法 |
US7432042B2 (en) * | 2003-12-03 | 2008-10-07 | United Microelectronics Corp. | Immersion lithography process and mask layer structure applied in the same |
CN102456553B (zh) * | 2010-10-29 | 2015-05-20 | 中芯国际集成电路制造(上海)有限公司 | 一种掺杂阱的制作方法 |
KR20130048166A (ko) * | 2011-10-31 | 2013-05-09 | 도오꾜오까고오교 가부시끼가이샤 | 미세 패턴 형성 방법 및 패턴 미세화용 피복 형성제 |
US9448483B2 (en) * | 2014-07-31 | 2016-09-20 | Dow Global Technologies Llc | Pattern shrink methods |
US10090357B2 (en) * | 2015-12-29 | 2018-10-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of using a surfactant-containing shrinkage material to prevent photoresist pattern collapse caused by capillary forces |
TWI806638B (zh) * | 2018-02-22 | 2023-06-21 | 美商英特爾股份有限公司 | 先進微影及自聚合裝置 |
CN111131663B (zh) * | 2018-10-31 | 2021-12-24 | 中芯集成电路(宁波)有限公司 | 感光组件及其形成方法、镜头模组、电子设备 |
CN113130383B (zh) * | 2020-01-16 | 2023-05-26 | 芯恩(青岛)集成电路有限公司 | 一种半导体结构及其制作方法 |
CN113707538B (zh) * | 2020-05-22 | 2023-12-12 | 长鑫存储技术有限公司 | 半导体结构的制备方法、半导体结构及存储器 |
CN115346860A (zh) * | 2021-05-12 | 2022-11-15 | 中国科学院微电子研究所 | 用于形成半导体器件图案的方法及半导体器件的制造方法 |
-
2023
- 2023-02-20 CN CN202310138121.1A patent/CN115842033B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107968046A (zh) * | 2016-10-20 | 2018-04-27 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN115842033A (zh) | 2023-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1752844B (zh) | 用于半导体器件制造的掩模图形及其相关方法和结构 | |
JP6379080B2 (ja) | Euvレジストエッチング耐久性を向上しパターン崩壊の軽減するパターン化の方法。 | |
US7119025B2 (en) | Methods of eliminating pattern collapse on photoresist patterns | |
US8530147B2 (en) | Patterning process | |
US7846623B2 (en) | Resist pattern and reflow technology | |
CN102956443B (zh) | 半导体器件的制造方法 | |
KR20110101098A (ko) | 포토리소그래픽 패턴 형성 방법 | |
JP6456238B2 (ja) | 半導体装置の製造方法 | |
TWI653515B (zh) | Light lithography processing method | |
JP2007019161A (ja) | パターン形成方法及び被膜形成装置 | |
US20090267175A1 (en) | Double patterning techniques and structures | |
JP2001023893A (ja) | フォトレジストパターンの形成方法 | |
US9633847B2 (en) | Using sub-resolution openings to aid in image reversal, directed self-assembly, and selective deposition | |
CN109427553A (zh) | 保护晶圆免受斜面污染的半导体方法 | |
WO2015116532A1 (en) | Method for self-aligned double patterning without atomic layer deposition | |
US5756256A (en) | Silylated photo-resist layer and planarizing method | |
CN108231548B (zh) | 半导体装置的制作方法 | |
US7090967B2 (en) | Pattern transfer in device fabrication | |
CN115842033B (zh) | 半导体制作方法 | |
US7064075B2 (en) | Method for manufacturing semiconductor electronics devices | |
JPH07335519A (ja) | パタン形成方法 | |
US11769662B2 (en) | Method for reducing charging of semiconductor wafers | |
CN113539794B (zh) | 半导体结构及其制备方法 | |
US11682559B2 (en) | Method to form narrow slot contacts | |
KR100576835B1 (ko) | 두 번의 포토 공정들 동안 이용되는 포토 마스크들 및그의 사용방법들 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |