CN115831982A - 低温多晶硅阵列基板及其制造方法、显示面板 - Google Patents

Abstract

本发明公开了一种低温多晶硅阵列基板及其制造方法、显示面板。该低温多晶硅阵列基板包括：透明基材；薄膜晶体管，所述薄膜晶体管包括：遮光层，阻挡层，多晶硅层，n+离子注入层，像素电极层、其形成在所述阻挡层上位于像素区内且与一所述n+离子注入层搭接，数据线层、其形成在所述阻挡层上且部分搭接在另一所述n+离子注入层上，绝缘层，扫描线层，保护层，公共电极层。本发明阵列基板去掉了像素区内的多个过孔，节省大量空间，提升像素开口率；将本发明的显示面板用于制作VR产品，PPI可提升到1000+；而且本发明制造方法比传统工艺节省了形成桥接孔、有机绝缘层的两张掩膜板，制程工艺节省了一层氮化硅保护层和有机绝缘层，提升了效率，而且节省了成本。

Description

低温多晶硅阵列基板及其制造方法、显示面板

技术领域

本发明涉及薄膜晶体管的制造术领域，特别涉及一种低温多晶硅阵列基板及其制造方法、显示面板。

背景技术

低温多晶硅(low temperature poly-silicon，简称为LTPS)薄膜晶体管液晶显示器有别于传统的非晶硅薄膜晶体管液晶显示器，其可有效减小薄膜晶体管器件的面积，能在增进显示器亮度的同时还可以降低整体的功耗。

随着显示屏对品质要求越来越高，越高的PPI(Pixels Per Inch，像素密度单位)显示画质越细腻。尤其是VR产品，目前主流PPI已达到1000左右。

图1示出了现有技术的低温多晶硅阵列基板制造流程，图2示出了现有技术的低温多晶硅阵列基板的像素结构，图3示出了图2中A-A处的剖面示意图。具体地，现有技术的低温多晶硅阵列基板制造流程，包括以下步骤：

提供透明基材1'；

利用第一掩膜板在上述透明基材1'上形成遮光层2'；

在上述遮光层2'和透明基材1'上形成阻挡层3'，如图2所示，阻挡层3'覆盖住上述遮光层2'；

利用第二掩膜板在上述阻挡层3'上形成多晶硅层4'，如图2所示，多晶硅层4'位于上述遮光层2'的上方；

利用第三掩膜板将n+离子注入到上述多晶硅层4'位于上述遮光层2'上方两侧的侧端形成n+离子注入层5'；

在n+离子注入层5'、多晶硅层4'及阻挡层3'上形成栅绝缘层6'；

利用第四掩膜板在上述栅绝缘层6'上形成扫描线层7'，如图2所示，扫描线层7'位于上述多晶硅层4'的上方；

在上述扫描线层7'、栅绝缘层6'上形成氮化硅保护层8'；

利用第五掩膜板蚀刻位于n+离子注入层5'上方的栅绝缘层6'和氮化硅保护层获得桥接孔9'；

利用第六掩膜板在氮化硅保护层上形成数据线层10'，如图2所示，上述数据线层10'通过桥接孔9'与n+离子注入层5'连接；

利用第七掩膜板在数据线层10'和保护层上形成有机绝缘层11'；

利用第八掩膜板在有机绝缘层11'上形成公共电极层12'；

在上述公共电极层12'上形成氮化硅保护层13'；

利用第九掩膜板蚀刻位于数据线层10'上方的有机绝缘层11'和氮化硅保护层获得接触孔14'；

利用第十掩膜板在上述氮化硅保护层上形成像素电极层15'，如图2所示，上述像素电极层15'覆盖接触孔14'，以通过接触孔14'与数据线层10'连接。

从图2、3可知，像素区内存在多个过孔(如桥接孔9'、接触孔14')，占用了像素空间，影响像素开口率，难以进一步提升PPI。上述现有技术的LTPS阵列基板制造出来的LCD显示面板虽然能达到一定的PPI，但高的成本始终是制约低温多晶硅阵列基板产品的一大因素。

发明内容

本发明要解决的技术问题是为了克服现有技术中的LTPS LCD显示效果差，生产成本高的缺陷，提供一种低温多晶硅阵列基板及其制造方法、显示面板。

本发明是通过下述技术方案来解决上述技术问题：

第一方面，一种低温多晶硅阵列基板，其包括：

透明基材；

薄膜晶体管，所述薄膜晶体管包括：

遮光层，其形成在所述透明基材上；

阻挡层，其形成在所述遮光层和透明基材上；

多晶硅层，其形成在所述阻挡层上，且位于所述遮光层上方；

n+离子注入层，其注入所述多晶硅层位于所述遮光层上方两侧的侧端；

像素电极层，其形成在所述阻挡层上位于像素区内，且与一所述n+离子注入层搭接；

数据线层，其形成在所述阻挡层上且部分搭接在另一所述n+离子注入层上；

绝缘层，其形成在所述数据线层、像素电极层、n+离子注入层、多晶硅层上；

扫描线层，其形成在所述绝缘层上，且与未注入n+离子的所述多晶硅层相对应；

保护层，其形成在所述扫描线层和绝缘层上；

公共电极层，其形成在所述保护层上且位于像素区内。

作为本发明提供的低温多晶硅阵列基板的一种优选实施方式，所述多晶硅层在n+离子注入层与所述扫描线层之间的区域进行轻掺杂。

作为本发明提供的低温多晶硅阵列基板的一种优选实施方式，所述轻掺杂为n-离子注入。

作为本发明提供的低温多晶硅阵列基板的一种优选实施方式，所述遮光层为金属遮光层。

第二方面，一种制造上述的低温多晶硅阵列基板的制造方法，其包括以下步骤：

提供透明基材；

在所述透明基材上形成遮光层；

在所述遮光层和透明基材上形成阻挡层，覆盖住所述遮光层；

在所述阻挡层上形成多晶硅层，其位于所述遮光层的上方；

将n+离子注入到所述多晶硅层位于所述遮光层上方两侧的侧端形成n+离子注入层；

在所述阻挡层上形成像素电极层，其位于像素区内，所述像素电极层与一所述n+离子注入层搭接；

在另一所述n+离子注入层上形成数据线层；

在所述数据线层、像素电极层、n+离子注入层、多晶硅层上形成绝缘层；

在所述绝缘层上形成扫描线层，其与未注入n+离子的所述多晶硅层相对应；

在所述扫描线层和绝缘层上形成保护层；

在所述保护层上形成公共电极层，其位于像素区内。

作为本发明提供的低温多晶硅阵列基板的制造方法的一种优选实施方式，在n+离子注入的步骤之后、形成像素电极层或数据线层的步骤之前还包括：对所述多晶硅层在n+离子注入层与所述扫描线层之间的区域进行轻掺杂步骤。

作为本发明提供的低温多晶硅阵列基板的制造方法的一种优选实施方式，所述轻掺杂为n-离子注入。

作为本发明提供的低温多晶硅阵列基板的制造方法的一种优选实施方式，所述遮光层的形成材料为金属。

作为本发明提供的低温多晶硅阵列基板的制造方法的一种优选实施方式，所述遮光层的投影面积大于多晶硅层与扫描线层交叠区域的投影面积。

第三方面，一种显示面板，其包括：

如上述的低温多晶硅阵列基板或如上述制造方法制造得到的低温多晶硅阵列基板；

彩膜基板；

以及，设置在所述低温多晶硅阵列基板与彩膜基板之间的液晶层。

在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本发明各较佳实例。

与现有技术相比，本发明的有益效果在于：

本发明的低温多晶硅阵列基板去掉了像素区内的多个过孔，节省大量空间，提升像素开口率；将本发明的显示面板用于制作VR产品，PPI可提升到1000+；而且本发明的低温多晶硅阵列基板的制造方法比传统工艺节省了形成桥接孔、有机绝缘层的两张掩膜板，制程工艺节省了一层氮化硅保护层和有机绝缘层，提升了效率，而且节省了成本。

附图说明

图1为现有技术的低温多晶硅阵列基板制造流程图；

图2为现有技术的低温多晶硅阵列基板的像素结构示意图；

图3为图2中A线的剖面示意图；

图4为本发明优选实施例的低温多晶硅阵列基板制造流程图；

图5为本发明优选实施例的低温多晶硅阵列基板的像素结构示意图。

图6为图5中B线的剖面示意图。

具体实施方式

如上述背景技术描述的，现有技术的低温多晶硅阵列基板中，从图2、3可知，像素区内存在多个过孔(如桥接孔、接触孔)，占用了像素空间，影响像素开口率，难以进一步提升PPI。上述现有技术的LTPS阵列基板制造出来的LCD显示面板虽然能达到一定的PPI，但高的成本始终是制约低温多晶硅阵列基板产品的一大因素。

为了解决此技术问题，本发明人提出了一种低温多晶硅阵列基板及其制造方法、显示面板。

本发明是通过下述技术方案来解决上述技术问题：

第一方面，一种低温多晶硅阵列基板，其包括：

透明基材1；

薄膜晶体管，所述薄膜晶体管包括：

遮光层2，其形成在所述透明基材1上；

阻挡层3，其形成在所述遮光层2和透明基材1上；

多晶硅层4，其形成在所述阻挡层3上，且位于所述遮光层2上方；

n+离子注入层5，其注入所述多晶硅层4位于所述遮光层2上方两侧的侧端；

像素电极层6，其形成在所述阻挡层3上位于像素区内，且与一所述n+离子注入层5搭接；

数据线层7，其形成在所述阻挡层3上且部分搭接在另一所述n+离子注入层5上；

绝缘层8，其形成在所述数据线层7、像素电极层6、n+离子注入层5、多晶硅层4上；

扫描线层9，其形成在所述绝缘层8上，且与未注入n+离子的所述多晶硅层4相对应；

保护层10，其形成在所述扫描线层9和绝缘层8上；

公共电极层11，其形成在所述保护层10上且位于像素区内。

本发明的低温多晶硅阵列基板去掉了像素区内的多个过孔，节省大量空间，提升像素开口率；将本发明的显示面板用于制作VR产品，PPI可提升到1000+。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。

实施例1

如图4所示，其示出了一种低温多晶硅阵列基板的制造方法，其包括以下步骤S1～S12。

步骤S1、提供一透明基材1。

透明基材1选用玻璃，当然本领域的技术人员应当理解，在其他实施例中也可以采用其他类型的基材1，如塑料。

步骤S2、在透明基材1上形成遮光层2。

在透明基材1上形成一整面的金属层，然后通过第一道光罩制程对一整面金属层进行构图化处理，以此得到预定图案的遮光层2。

第一道光罩制程原理及过程如下：在一整面金属层上涂布一整面光刻胶，然后采用第一光罩进行曝光及显影处理，显影后曝光和未曝光的光刻胶分别被去除掉和被保留在金属层上，接着将未被光刻胶遮挡的金属层蚀刻掉，最后去除光刻胶，即得到遮光层2。

步骤S3、在遮光层2和透明基材1上形成阻挡层3，覆盖住所述遮光层2。

阻挡层3可以为氮化硅层或氧化硅层，用于防止后续制程中透明基材1内的杂质向上扩散而影响之后形成的多晶硅层4的质量。

步骤S4、在阻挡层3上形成多晶硅层4，其位于遮光层2的上方。

在阻挡层3上形成一整面的多晶硅层4，然后通过第二道光罩制程对一整面多晶硅层4进行构图化处理，以此得到预定图案的多晶硅层4，即位于遮光层2上方的多晶硅层4。第二道光罩的制程原理及过程与第一道光罩的制程原理及过程相似，此处不再赘述。

步骤S5、将n+离子注入到所述多晶硅层4位于遮光层2上方两侧的侧端形成n+离子注入层5。

在多晶硅层4上方设置第三道光罩，然后对未遮挡的部分进行n+离子注入，位于遮光层2上方两侧相对应的侧端即变为n+离子注入层5。

步骤S6、在阻挡层3上形成像素电极层6，其位于像素区内，像素电极层6与一n+离子注入层5搭接。

在阻挡层3、n+离子注入层5和多晶硅层4上形成一整面的透明电极层，然后通过第四道光罩制程对一整面透明电极层进行构图化处理，以此得到预定图案的像素电极层6，即位于像素区内的像素电极层6，且像素电极层6还与其中一个n+离子注入层5搭接。第四道光罩的制程原理及过程与第一道光罩的制程原理及过程相似，此处不再赘述。

步骤S7、在阻挡层3上形成数据线层7，其部分搭接在另一n+离子注入层5上。

在阻挡层3、n+离子注入层5和多晶硅层4上形成一整面的金属导电层，然后通过第五道光罩制程对一整面金属导电层进行构图化处理，以此得到预定图案的数据线层7，即获得在阻挡层3上且部分搭接在另一n+离子注入层5上的数据线层7。第五道光罩的制程原理及过程与第一道光罩的制程原理及过程相似，此处不再赘述。

在其他实施方式中，在步骤S7之后先进行如下步骤：对多晶硅层4在n+离子注入层5与所述扫描线层9之间的区域进行轻掺杂步骤，如n-离子注入。

步骤S8、在数据线层7、像素电极层6、n+离子注入层5、多晶硅层4上形成绝缘层8。

步骤S9、在绝缘层8上形成扫描线层9，其与未注入n+离子的多晶硅层4相对应。

在绝缘层8上形成一整面的金属导电层，然后通过第六道光罩制程对一整面金属导电层进行构图化处理，以此得到预定图案的扫描线层9，位于未注入n+离子的多晶硅层4的正上方。第六道光罩的制程原理及过程与第一道光罩的制程原理及过程相似，此处不再赘述。

步骤S10、在扫描线层9和绝缘层8上形成保护层10。

步骤S11、在保护层10上形成公共电极层11，其位于像素区内。

在保护层10上形成一整面的透明电极层，然后通过第七道光罩制程对一整面透明电极层进行构图化处理，以此得到预定图案的公共电极层11，即位于像素区内的公共电极层11，其与像素电极层6存在交叠区域。第七道光罩的制程原理及过程与第一道光罩的制程原理及过程相似，此处不再赘述。

本实施例的低温多晶硅阵列基板的制造方法比传统工艺节省了形成桥接孔、有机绝缘层8的两张掩膜板，仅用到7道光罩制程，制程工艺节省了一层氮化硅保护层10和有机绝缘层8，从而能够极大的简化工艺，提升了效率，而且节省了成本。

实施例2

本实施例示出了一种低温多晶硅阵列基板，其包括透明基材1和形成在透明基材1上的薄膜晶体管。本实施例的低温多晶硅阵列基板主要是通过上述实施例1的制造方法制得的。

具体地，薄膜晶体管包括：形成在透明基材1上的遮光层2，形成在遮光层2和透明基材1上的阻挡层3，形成在阻挡层3上且位于遮光层2上方的多晶硅，注入n+离子于多晶硅层4位于遮光层2上方两侧的侧端形成的n+离子注入层5，在多晶硅层4上且介于n+离子注入层5与扫描线层9之间的轻掺杂12，形成在阻挡层3上位于像素区内且与一n+离子注入层5搭接的像素电极层6，形成在阻挡层3上且部分搭接在另一n+离子注入层5上的数据线层7，形成在数据线层7、像素电极层6、n+离子注入层5、多晶硅层4上的绝缘层8，形成在绝缘层8上且与未注入n+离子的多晶硅层4相对应的扫描线层9，形成在扫描线层9和绝缘层8上的保护层10，和形成在保护层10上且位于像素区内的公共电极层11。

实施例3

本实施例示出了一种显示面板，其包括相对间隔设置的彩膜基板和阵列基板，以及填充于彩膜基板和低温多晶硅阵列基板的液晶层。其中，阵列基板可以采用与前述实施例1或实施例2的低温多晶硅阵列基板相同的结构设计，因此具有与其相同的有益效果。

需要说明的是，在本专利的权利要求和说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种低温多晶硅阵列基板，其特征在于，其包括：

透明基材；

薄膜晶体管，所述薄膜晶体管包括：

遮光层，其形成在所述透明基材上；

阻挡层，其形成在所述遮光层和透明基材上；

多晶硅层，其形成在所述阻挡层上，且位于所述遮光层上方；

n+离子注入层，其注入所述多晶硅层位于所述遮光层上方两侧的侧端；

像素电极层，其形成在所述阻挡层上位于像素区内，且与一所述n+离子注入层搭接；

数据线层，其形成在所述阻挡层上且部分搭接在另一所述n+离子注入层上；

绝缘层，其形成在所述数据线层、像素电极层、n+离子注入层、多晶硅层上；

扫描线层，其形成在所述绝缘层上，且与未注入n+离子的所述多晶硅层相对应；

保护层，其形成在所述扫描线层和绝缘层上；

公共电极层，其形成在所述保护层上且位于像素区内。

2.如权利要求1所述的低温多晶硅阵列基板，其特征在于，所述多晶硅层在n+离子注入层与所述扫描线层之间的区域进行轻掺杂。

3.如权利要求2所述的低温多晶硅阵列基板，其特征在于，所述轻掺杂为n-离子注入。

4.如权利要求1所述的低温多晶硅阵列基板，其特征在于，所述遮光层为金属遮光层。

5.一种制造如权利要求1所述的低温多晶硅阵列基板的制造方法，其特征在于，包括以下步骤：

提供透明基材；

在所述透明基材上形成遮光层；

在所述遮光层和透明基材上形成阻挡层，覆盖住所述遮光层；

在所述阻挡层上形成多晶硅层，其位于所述遮光层的上方；

将n+离子注入到所述多晶硅层位于所述遮光层上方两侧的侧端形成n+离子注入层；

在所述阻挡层上形成像素电极层，其位于像素区内，所述像素电极层与一所述n+离子注入层搭接；

在另一所述n+离子注入层上形成数据线层；

在所述数据线层、像素电极层、n+离子注入层、多晶硅层上形成绝缘层；

在所述绝缘层上形成扫描线层，其与未注入n+离子的所述多晶硅层相对应；

在所述扫描线层和绝缘层上形成保护层；

在所述保护层上形成公共电极层，其位于像素区内。

6.如权利要求5所述的低温多晶硅阵列基板的制造方法，其特征在于，在n+离子注入的步骤之后、形成像素电极层或数据线层的步骤之前还包括：对所述多晶硅层在n+离子注入层与所述扫描线层之间的区域进行轻掺杂步骤。

7.如权利要求6所述的低温多晶硅阵列基板的制造方法，其特征在于，所述轻掺杂为n-离子注入。

8.如权利要求6所述的低温多晶硅阵列基板的制造方法，其特征在于，所述遮光层的形成材料为金属。

9.如权利要求6所述的低温多晶硅阵列基板的制造方法，其特征在于，所述遮光层的投影面积大于多晶硅层与扫描线层交叠区域的投影面积。

10.一种显示面板，其特征在于，其包括：

如权利要求1-4任一项所述的低温多晶硅阵列基板或如权利要求5-9任一项所述制造方法制造得到的低温多晶硅阵列基板；

彩膜基板；

以及，设置在所述低温多晶硅阵列基板与彩膜基板之间的液晶层。

Images