CN115831921A - 包括多层覆盖层的半导体装置 - Google Patents

包括多层覆盖层的半导体装置 Download PDF

Info

Publication number
CN115831921A
CN115831921A CN202210712745.5A CN202210712745A CN115831921A CN 115831921 A CN115831921 A CN 115831921A CN 202210712745 A CN202210712745 A CN 202210712745A CN 115831921 A CN115831921 A CN 115831921A
Authority
CN
China
Prior art keywords
wiring
layer
insulating layer
semiconductor device
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210712745.5A
Other languages
English (en)
Inventor
崔慜贞
李钟旼
崔智旻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN115831921A publication Critical patent/CN115831921A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Geometry (AREA)

Abstract

本公开提供了一种半导体装置。根据公开的所述半导体装置包括：基底；晶体管，连接到基底；以及布线结构，包括电连接到晶体管的接触布线。布线结构还包括：第一布线绝缘层；第一材料层，物理地接触第一布线绝缘层；第二材料层，物理地接触第一材料层；以及第二布线绝缘层，物理地接触第二材料层。第一材料层包括SiN，并且第二材料层包括SiCN。第一布线绝缘层的介电常数大于第二布线绝缘层的介电常数。

Description

包括多层覆盖层的半导体装置
本申请要求于2022年9月16日在韩国知识产权局提交的第10-2021-0123778号韩国专利申请的优先权，该韩国专利申请的公开通过引用全部包含于此。
技术领域
公开的示例实施例涉及一种半导体装置及其制造方法。更具体地，公开的示例实施例涉及一种包括多层覆盖层的半导体装置及其制造方法。
背景技术
半导体装置在电子工业中由于其特性(诸如小型化、多功能化、低制造成本等)而正受到重视。半导体装置可以被分为各种类别，该各种类别包括但不限于用于存储逻辑数据的半导体存储器装置、用于算术处理逻辑数据的半导体逻辑装置、包括存储器元件和逻辑元件的混合半导体装置等。随着电子工业的进步，对具有特定特性的半导体装置的需求正在逐渐增大。例如，对半导体装置的高可靠性、高速、多功能化等的需求正在逐渐增大。为了提供包括这些特性的半导体装置，半导体装置的结构普遍变得越来越复杂。另外，半导体装置普遍变得越来越高度集成。
发明内容
公开的示例实施例可以提供一种具有增强可靠性的半导体装置。
根据公开的一些示例实施例的半导体装置可以包括：基底；晶体管，连接到基底；以及布线结构，包括电连接到晶体管的接触布线。布线结构还可以包括第一布线绝缘层、物理地接触第一布线绝缘层的第一材料层、物理地接触第一材料层的第二材料层和物理地接触第二材料层的第二布线绝缘层。第一材料层可以包括SiN，并且第二材料层可以包括SiCN。第一布线绝缘层的介电常数可以大于第二布线绝缘层的介电常数。
根据公开的一些示例实施例的半导体装置可以包括：基底；绝缘层，位于基底上；晶体管，位于基底与绝缘层之间；以及布线结构，覆盖绝缘层。布线结构可以包括第一布线绝缘层、物理地接触第一布线绝缘层的第一材料层、物理地接触第一材料层的第二材料层和物理地接触第二材料层的第二布线绝缘层。第一材料层可以包括SiN，第二材料层可以包括SiCN，并且第一布线绝缘层和第二布线绝缘层可以包括包含碳和氧的绝缘材料。第一布线绝缘层的碳浓度可以小于第二布线绝缘层的碳浓度。
根据公开的一些示例实施例的半导体装置可以包括：基底；绝缘层，位于基底上；晶体管，位于基底与绝缘层之间；以及布线结构，位于绝缘层上。布线结构可以包括彼此物理地接触的第一布线和第二布线、在半导体装置的平面图中至少部分地围绕第一布线的第一布线绝缘层、在半导体装置的平面图中至少部分地围绕第二布线的第二布线绝缘层以及置于第一布线绝缘层与第二布线绝缘层之间的多层覆盖层。第一布线绝缘层的介电常数可以大于第二布线绝缘层的介电常数。多层覆盖层可以包括分别具有不同碳浓度的第一材料层和第二材料层。
附图说明
图1是根据公开的一些示例实施例的半导体装置的剖视图。
图2是解释根据公开的一些示例实施例的半导体装置的效果的图。
图3A、图3B、图3C、图3D、图3E和图3F是示出用于制造根据图1的半导体装置的方法的剖视图。
图4是根据公开的一些示例实施例的半导体装置的剖视图。
图5是根据公开的一些示例实施例的半导体装置的剖视图。
图6是根据公开的一些示例实施例的半导体装置的剖视图。
图7是根据公开的一些示例实施例的半导体封装件的剖视图。
具体实施方式
图1是根据公开的一些示例实施例的半导体装置的剖视图。将理解的是，尽管在此可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。因此，在不脱离本发明构思的教导的情况下，下面讨论的例如第一元件、第一组件或第一部分(区段)可以被称为第二元件、第二组件或第二部分(区段)。如在此所使用的，术语“和/或(以及/或者)”包括相关所列项中的一个或多个的任何组合和所有组合。注意的是，尽管没有对其具体描述，但是关于一个实施例描述的方面可以并入不同的实施例中。也就是说，所有实施例和/或任何实施例的特征可以以任何方式和/或组合进行组合。
参照图1，半导体装置可以包括基底100。基底100可以具有沿着由第一方向D1和第二方向D2限定的平面延伸的板的形式。第一方向D1和第二方向D2可以彼此相交。例如，第一方向D1和第二方向D2可以彼此垂直地相交。在一些实施例中，基底100可以是半导体基底。例如，基底100可以包括但不限于硅、锗、硅锗、GaP或GaAs。
基底100可以包括彼此背对的第一表面101和第二表面102。第一表面101可以是基底100的有源表面。在根据图1的剖视图中，第一表面101可以是基底100的顶表面，并且第二表面102可以是基底100的底表面。
可以设置在基底100的第一表面101上并且至少部分地覆盖基底100的第一表面101的第一绝缘层110。第一绝缘层110的底表面可以物理地接触基底100的第一表面101。第一绝缘层110可以包括绝缘材料。在一些实施例中，第一绝缘层110可以为多层绝缘层。
可以设置在基底100的第二表面102上并且至少部分地覆盖基底100的第二表面102的第二绝缘层120。第二绝缘层120的顶表面可以物理地接触基底100的第二表面102。第二绝缘层120可以包括绝缘材料。在一些实施例中，第二绝缘层120可以为多层绝缘层。
晶体管TR可以设置在基底100与第一绝缘层110之间。例如，晶体管TR可以是构成存储器器件、逻辑器件或图像传感器器件的单元晶体管或外围晶体管。第一绝缘层110可以在晶体管TR上并且至少部分地在晶体管TR上方。晶体管TR可以设置在基底100的第一表面101上。晶体管TR可以连接到基底100。
晶体管TR可以包括杂质区IR以及设置在杂质区IR之间的沟道和栅极结构。栅极结构可以包括栅极间隔件GS以及设置在栅极间隔件GS之间的栅极绝缘层GI、栅电极GE和栅极覆盖层GP。可以通过在基底100中注入杂质来形成杂质区IR。栅极间隔件GS、栅极绝缘层IG和栅极覆盖层GP可以包括绝缘材料。栅电极GE可以包括导电材料。晶体管TR的结构不局限于图1中示出和描述的结构。在一些实施例中，晶体管可以包括掩埋栅电极。在一些实施例中，晶体管可以包括垂直栅电极。在一些实施例中，晶体管可以包括栅极全包围结构。
元件隔离层IS可以设置在基底100中。晶体管TR可以设置在元件隔离层IS之间。元件隔离层IS可以限定基底100的有源区。元件隔离层IS可以包括绝缘材料。
第一接触件CT1和第一导电线CL1可以设置在第一绝缘层110中。第一接触件CT1可以物理地接触晶体管TR，并且第一导电线CL1可以物理地接触第一接触件CT1。第一接触件CT1和第一导电线CL1可以包括导电材料。第一接触件CT1的数量和第一导电线CL1的数量不限于所示的条件，设置在第一绝缘层110中的接触件和导电线可以分别被定义为第一接触件和第一导电线。
可以设置延伸穿过基底100、第一绝缘层110和第二绝缘层120的贯穿过孔PV。贯穿过孔PV可以延伸穿过基底100的第一表面101和第二表面102。贯穿过孔PV的底表面可以与第二绝缘层120的底表面共面。贯穿过孔PV可以在第三方向D3上延伸。第三方向D3可以与第一方向D1和第二方向D2相交。例如，第三方向D3可以与第一方向D1和第二方向D2垂直地相交。换句话说，第一方向D1、第二方向D2和第三方向D3可以在三维空间中全部彼此垂直。贯穿过孔PV在第一方向D1上的宽度可以随着贯穿过孔PV朝向将在下面描述的布线结构WS延伸而逐渐增大。
在一些实施例中，贯穿过孔PV可以包括导电层和阻挡层。贯穿过孔PV的导电层可以包括例如铜、铝和/或钨，贯穿过孔PV的阻挡层可以包括例如钛和/或钽。
可以设置在半导体装置的平面图中围绕贯穿过孔PV的外侧壁的过孔绝缘层VI。将理解的是，如在此所用的“元件A围绕元件B”(或类似语言)表示元件A至少部分地围绕元件B或者元件B至少部分地由元件A界定，而不一定表示元件A完全包围元件B。过孔绝缘层VI的内侧壁可以物理地接触贯穿过孔PV的外侧壁。过孔绝缘层VI可以延伸穿过第一绝缘层110和基底100。贯穿过孔PV可以通过过孔绝缘层VI与第一绝缘层110和基底100间隔开。过孔绝缘层VI可以置于贯穿过孔PV与第一绝缘层110之间以及贯穿过孔PV与基底100之间。过孔绝缘层VI的底表面可以物理地接触第二绝缘层120的顶表面。过孔绝缘层VI可以包括绝缘材料。例如，过孔绝缘层VI可以包括氧化物。
可以设置在第一绝缘层110上并且至少部分地覆盖第一绝缘层110的布线结构WS。布线结构WS的底表面可以物理地接触第一绝缘层110的顶表面。第一绝缘层110可以设置在布线结构WS与基底100之间。晶体管TR可以设置在布线结构WS与基底100之间。布线结构WS可以连接到贯穿过孔PV和过孔绝缘层VI。
布线结构WS可以包括在第三方向D3上顺序设置的第一布线绝缘层210、第一单层覆盖层220、第二布线绝缘层230、多层覆盖层240、第三布线绝缘层250、第二单层覆盖层260和第四布线绝缘层270。第一布线绝缘层210、第一单层覆盖层220、第二布线绝缘层230、多层覆盖层240、第三布线绝缘层250、第二单层覆盖层260和第四布线绝缘层270中的每个可以平行于基底100。第一布线绝缘层210、第一单层覆盖层220、第二布线绝缘层230、多层覆盖层240、第三布线绝缘层250、第二单层覆盖层260和第四布线绝缘层270中的每个可以具有沿着由第一方向D1和第二方向D2限定的平面延伸的板的形式。
第一布线绝缘层210可以在第一绝缘层110上并且至少部分地覆盖第一绝缘层110。第一布线绝缘层210的底表面可以物理地接触第一绝缘层110的顶表面。第一布线绝缘层210可以包括包含氧和碳的绝缘材料。例如，第一布线绝缘层210可以包括原硅酸四乙酯(TEOS)。
第一单层覆盖层220可以在第一布线绝缘层210上并且至少部分地覆盖第一布线绝缘层210。第一单层覆盖层220的底表面可以物理地接触第一布线绝缘层210的顶表面。第一单层覆盖层220可以包括包含氮的绝缘材料。例如，第一单层覆盖层220可以包括SiN。
第二布线绝缘层230可以在第一单层覆盖层220上并且至少部分地覆盖第一单层覆盖层220。第二布线绝缘层230的底表面可以物理地接触第一单层覆盖层220的顶表面。第一单层覆盖层220可以置于第二布线绝缘层230与第一布线绝缘层210之间。第二布线绝缘层230可以包括与第一布线绝缘层210的材料相同的材料。第二布线绝缘层230可以包括包含氧和/或碳的绝缘材料。例如，第二布线绝缘层230可以包括TEOS。
多层覆盖层240可以在第二布线绝缘层230上并且至少部分地覆盖第二布线绝缘层230。多层覆盖层240的底表面可以接触第二布线绝缘层230的顶表面。多层覆盖层240可以包括在第三方向D3上顺序堆叠的第一材料层241和第二材料层242。
第一材料层241可以在第二布线绝缘层230上并且至少部分地覆盖第二布线绝缘层230。第一材料层241的底表面可以物理地接触第二布线绝缘层230的顶表面。第一材料层241可以包括与第一单层覆盖层220的材料相同的材料。第一材料层241可以包括包含氮的绝缘材料。例如，第一材料层241可以包括SiN。
第二材料层242可以在第一材料层241上并且至少部分地覆盖第一材料层241。第二材料层242的底表面可以物理地接触第一材料层241的顶表面。第二材料层242可以包括与第一材料层241和第一单层覆盖层220的材料不同的材料。第二材料层242的碳浓度可以不同于第一材料层241的碳浓度。第二材料层242的碳浓度可以大于第一材料层241的碳浓度。第二材料层242可以包括包含氮和碳的绝缘材料。例如，第二材料层242可以包括SiCN。
第三布线绝缘层250可以在多层覆盖层240的第二材料层242上并且至少部分地覆盖多层覆盖层240的第二材料层242。第三布线绝缘层250的底表面可以物理地接触多层覆盖层240的第二材料层242的顶表面。多层覆盖层240可以置于第二布线绝缘层230与第三布线绝缘层250之间。第三布线绝缘层250可以包括与第一布线绝缘层210和第二布线绝缘层230的材料不同的材料。第三布线绝缘层250的介电常数可以小于第一布线绝缘层210和第二布线绝缘层230的介电常数。第三布线绝缘层250可以包括低介电材料。第三布线绝缘层250的碳浓度可以大于第一布线绝缘层210和第二布线绝缘层230中的每个的碳浓度。第三布线绝缘层250可以包括包含氧和/或碳的绝缘材料。例如，第三布线绝缘层250可以包括多孔SiOCH。
第二单层覆盖层260可以在第三布线绝缘层250上并且至少部分地覆盖第三布线绝缘层250。单层覆盖层260的底表面可以物理地接触第三布线绝缘层250的顶表面。第二单层覆盖层260可以包括与多层覆盖层240的第二材料层242的材料相同的材料。第二单层覆盖层260可以包括包含氮和/或碳的绝缘材料。例如，第二单层覆盖层260可以包括SiCN。
第四布线绝缘层270可以在第二单层覆盖层260上并且基本覆盖第二单层覆盖层260。第四布线绝缘层270的底表面可以物理地接触第二单层覆盖层260的顶表面。第二单层覆盖层260可以置于第三布线绝缘层250与第四布线绝缘层270之间。第四布线绝缘层270可以包括与第三布线绝缘层250的材料相同的材料。第四布线绝缘层270可以包括与第一布线绝缘层210和第二布线绝缘层230的材料不同的材料。第四布线绝缘层270的介电常数可以小于第一布线绝缘层210和第二布线绝缘层230的介电常数。第四布线绝缘层270可以包括低介电材料。第四布线绝缘层270的碳浓度可以大于第一布线绝缘层210和第二布线绝缘层230中的每个的碳浓度。第四布线绝缘层270可以包括包含氧和/或碳的绝缘材料。例如，第四布线绝缘层270可以包括多孔SiOCH。
布线结构WS还可以包括第二接触件CT2、第一布线WR1、第二布线WR2和第三布线WR3。
第二接触件CT2可以设置在第一布线绝缘层210中。在半导体装置的平面图中，第二接触件CT2可以被第一布线绝缘层210至少部分地围绕。第一单层覆盖层220的底表面可以物理地接触第二接触件CT2的顶表面。第二接触件CT2可以物理地接触第一导电线CL1。
第一布线WR1可以设置在第一布线绝缘层210、第一单层覆盖层220和第二布线绝缘层230结合的结构中。在图1的剖视图中，第一布线WR1可以设置在同一水平处(即，以基底100的顶表面为基准参考水平)。在半导体装置的平面图中，第一布线绝缘层210、第一单层覆盖层220和第二布线绝缘层230中的每个可以至少部分地围绕第一布线WR1中的每条。第一布线WR1可以延伸穿过第二布线绝缘层230和第一单层覆盖层220。第一布线WR1中的每条的最下部可以设置在第一布线绝缘层210中。第一布线WR1的顶表面可以物理地接触多层覆盖层240的第一材料层241的底表面。第一布线WR1的顶表面可以与第二布线绝缘层230的顶表面共面。
第一布线WR1可以包括接触贯穿过孔PV的第一过孔布线VW1。第一布线WR1可以包括物理地接触第二接触件CT2的第一接触布线CW1。
第二布线WR2可以设置在多层覆盖层240和第三布线绝缘层250结合的结构中。在图1的剖视图中，第二布线WR2可以设置在同一水平处，即，以基底100的顶表面为基准参考水平。在半导体装置的平面图中，多层覆盖层240和第三布线绝缘层250中的每个可以至少部分地围绕第二布线WR2中的每条。第二布线WR2中的至少一部分可以包括布线部分和过孔部分。第二布线WR2的布线部分可以是设置在第三布线绝缘层250中的部分，并且第二布线WR2的过孔部分可以是延伸穿过多层覆盖层240的部分。第二布线WR2的顶表面可以物理地接触第二单层覆盖层260的底表面。第二布线WR2的顶表面可以与第三布线绝缘层250的顶表面共面。
第二布线WR2可以包括物理地接触第一过孔布线VW1的第二过孔布线VW2。第二布线WR2可以包括物理地接触第一接触布线CW1的第二接触布线CW2。
第三布线WR3可以设置在第二单层覆盖层260和第四布线绝缘层270结合的结构中。在图1的剖视图中，第三布线WR3可以设置在同一水平处，即，以基底100的顶表面为基准参考水平。在半导体装置的平面图中，第二单层覆盖层260和第四布线绝缘层270中的每个可以至少部分地围绕第三布线WR3中的每条。第三布线WR3中的至少一部分可以包括布线部分和过孔部分。第三布线WR3的布线部分可以是设置在第四布线绝缘层270中的部分，并且第三布线WR3的过孔部分可以是延伸穿过第二单层覆盖层260的部分。第三布线WR3的顶表面可以与第四布线绝缘层270的顶表面共面。
第三布线WR3可以包括物理地接触第二过孔布线VW2的第三过孔布线VW3。第三布线WR3可以包括物理地接触第二接触布线CW2的第三接触布线CW3。
第三过孔布线VW3、第二过孔布线VW2和第一过孔布线VW1可以电连接到贯穿过孔PV。第三接触布线CW3、第二接触布线CW2、第一接触布线CW1、第二接触件CT2、第一导电线CL1和第一接触件CT1可以电连接到晶体管TR。
在一些实施例中，第一布线WR1、第二布线WR2和第三布线WR3中的每条可以包括导电层和阻挡层。第一布线WR1、第二布线WR2和第三布线WR3中的每条的导电层可以包括例如铜、铝和/或钨，并且第一布线WR1、第二布线WR2和第三布线WR3中的每条的阻挡层可以包括例如钛和/或钽。
布线绝缘层210、230、250和270的数量不限于参照图1示出和描述的示例数量。在一些实施例中，布线绝缘层的数量可以是三个或更少或者五个或更多个。在一些实施例中，单层覆盖层和多层覆盖层的数量与布线的数量可以对应于布线绝缘层的数量。
在一些实施例中，第一布线绝缘层、第一单层覆盖层、第二布线绝缘层、第一多层覆盖层、第三布线绝缘层、第二多层覆盖层、第四布线绝缘层、第二单层覆盖层和第五布线绝缘层可以顺序堆叠在第一绝缘层上。在这样的实施例中，可以设置在半导体装置的平面图中至少部分地由第二布线绝缘层围绕的第一布线、在半导体装置的平面图中至少部分地由第三布线绝缘层围绕的第二布线、在半导体装置的平面图中至少部分地由第四布线绝缘层围绕的第三布线以及在半导体装置的平面图中至少部分地由第五布线绝缘层围绕的第四布线。
可以设置在第二绝缘层120的底表面上并且至少部分地覆盖第二绝缘层120的底表面的第一保护层310。第一保护层310的顶表面可以物理地接触第二绝缘层120的底表面。第一保护层310可以包括绝缘材料。
垫(pad，或称为“焊盘”)PD可以设置在第一保护层310中。垫PD可以延伸穿过第一保护层310。垫PD可以连接到贯穿过孔PV。垫PD的顶表面可以物理地接触贯穿过孔PV的底表面。垫PD可以包括导电材料。
可以设置至少部分地覆盖第四布线绝缘层270的顶表面的第二保护层320。第二保护层320的底表面可以物理地接触第四布线绝缘层270的顶表面。第二保护层320可以包括绝缘材料。
可以设置延伸穿过第二保护层320的端子TE。端子TE可以物理地接触第三布线WR3。端子TE的底表面可以分别物理地接触第三布线WR3的顶表面。端子TE可以包括导电材料。
在根据公开的示例实施例的半导体装置中，多层覆盖层240可以包括分别包含不同材料的第一材料层241和第二材料层242。因此，物理地接触多层覆盖层240的布线绝缘层可以相对牢固地接合到多层覆盖层240，因此可以增强半导体装置的可靠性。
图2是示出了根据公开的一些示例实施例的半导体装置的效果的图。
参照图2，形成了彼此物理地接触的TEOS层和SiN层、彼此物理地接触的TEOS层和SiCN层、彼此物理地接触的多孔SiOCH层和SiN层以及彼此物理地接触的多孔SiOCH层和SiCN层。测量TEOS层与SiN层之间的多个位置处的界面断裂能，测量TEOS层与SiCN层之间的多个位置处的界面断裂能，测量多孔SiOCH层与SiN层之间的多个位置处的界面断裂能，并且测量多孔SiOCH层与SiCN层之间的多个位置处的界面断裂能。测量出TEOS层与SiN层之间的界面断裂能的平均值高于TEOS层与SiCN层之间的界面断裂能的平均值，并且测量出多孔SiOCH层与SiCN层之间的界面断裂能的平均值高于多孔SiOCH层与SiN层之间的界面断裂能的平均值。因此，TEOS层与SiN层之间的结合力可以大于TEOS层与SiCN层之间的结合力，并且多孔SiOCH层与SiCN层之间的结合力可以大于多孔SiOCH层与SiN层之间的结合力。
在根据公开的示例实施例的半导体装置中，通过设置物理地接触TEOS层的SiN层和接触多孔SiOCH层的SiCN层，可以减轻或防止半导体装置的层剥离的现象。
图3A、图3B、图3C、图3D、图3E和图3F是示出根据公开的一些实施例的用于制造根据图1的半导体装置的方法的剖视图。
参照图3A，可以在基底100的第一表面101上形成晶体管TR和元件隔离层IS。可以在基底100的第一表面101上形成第一绝缘层110，并且可以在第一绝缘层110中形成第一接触件CT1和第一导电线CL1。可以在第一绝缘层110上形成第一布线绝缘层210。可以在第一布线绝缘层210中形成第二接触件CT2。可以在第一布线绝缘层210上形成第一单层覆盖层220。
可以形成贯穿过孔PV和过孔绝缘层VI。贯穿过孔PV和过孔绝缘层IV的形成可以包括形成延伸穿过第一单层覆盖层220、第一布线绝缘层210、第一绝缘层110与基底100的上部的孔，形成过孔绝缘材料层以及在该孔中且至少部分地填充该孔的贯穿过孔材料层，以及去除过孔绝缘材料层的上部和贯穿过孔材料层的上部，从而形成过孔绝缘层VI和贯穿过孔PV。
可以在第一单层覆盖层220上形成第二布线绝缘层230。可以形成延伸穿过第二布线绝缘层230和第一单层覆盖层220的第一布线WR1。
参照图3B，可以在第二布线绝缘层230上形成第一材料层241。第一材料层241可以在第一布线WR1的顶表面上并且至少部分地覆盖第一布线WR1的顶表面。
参照图3C，可以在第一材料层241上形成第二材料层242。
参照图3D，可以在第二材料层242上形成第三布线绝缘层250。可以形成延伸穿过第三布线绝缘层250、第二材料层242和第一材料层241的第二布线WR2。
可以在第三布线绝缘层250上形成第二单层覆盖层260，并且可以在第二单层覆盖层260上形成第四布线绝缘层270。可以形成延伸穿过第四布线绝缘层270和第二单层覆盖层260的第三布线WR3。
可以在第四布线绝缘层270上形成第二保护层320。可以形成延伸穿过第二保护层320的端子TE。
参照图3E，可以蚀刻基底100的背表面。基底100的经蚀刻的背表面可以被定义为第二表面102。随着基底100的背表面被蚀刻，可以暴露贯穿过孔PV的一部分。
参照图3F，第二绝缘层120可以形成为在基底100的第二表面102和暴露的贯穿过孔PV上并且至少部分地覆盖基底100的第二表面102和暴露的贯穿过孔PV。随后，可以去除第二绝缘层120的一部分和贯穿过孔PV的一部分以再次暴露贯穿过孔PV。
参照图1，可以形成至少部分地覆盖第二绝缘层120的底表面的第一保护层310。可以在第一保护层310中形成垫PD。
图4是根据公开的一些示例实施例的半导体装置的剖视图。
参照图4，半导体装置可以包括基底100a、在基底100a上的第一绝缘层110a和在第一绝缘层110a上的布线结构WSa。
布线结构WSa可以包括第一布线绝缘层210a、第二布线绝缘层230a、第三布线绝缘层250a和第四布线绝缘层270a。第一布线绝缘层210a、第二布线绝缘层230a、第三布线绝缘层250a和第四布线绝缘层270a可以包括包含碳和氧的绝缘材料。第三布线绝缘层250a可以包括低介电材料。第一布线绝缘层210a、第二布线绝缘层230a和第四布线绝缘层270a中的每个的碳浓度可以小于第三布线绝缘层250a的碳浓度。第一布线绝缘层210a、第二布线绝缘层230a和第四布线绝缘层270a可以具有比第三布线绝缘层250a的介电常数大的介电常数。例如，第一布线绝缘层210a、第二布线绝缘层230a和第四布线绝缘层270a可以包括TEOS，并且第三布线绝缘层250a可以包括多孔SiOCH。
布线结构WSa可以包括在第一布线绝缘层210a与第二布线绝缘层230a之间的单层覆盖层220a、在第二布线绝缘层230a与第三布线绝缘层250a之间的第一多层覆盖层240a以及在第三布线绝缘层250a与第四布线绝缘层270a之间的第二多层覆盖层260a。
单层覆盖层220a可以包括包含氮的绝缘材料。例如，单层覆盖层220a可以包括SiN。
第一多层覆盖层240a可以包括物理地接触第二布线绝缘层230a的第一材料层241a和物理地接触第三布线绝缘层250a的第二材料层242a。第一材料层241a可以包括包含氮的绝缘材料，并且第二材料层242a可以包括包含氮和碳的绝缘材料。例如，第一材料层241a可以包括SiN，并且第二材料层242a可以包括SiCN。
第二多层覆盖层260a可以包括物理地接触第三布线绝缘层250a的第三材料层261a和物理地接触第四布线绝缘层270a的第四材料层262a。第三材料层261a可以包括包含氮和碳的绝缘材料，并且第四材料层262a可以包括包含氮的绝缘材料。例如，第三材料层261a可以包括SiCN，并且第四材料层262a可以包括SiN。
图5是根据公开的一些示例实施例的半导体装置的剖视图。
参照图5，半导体装置可以包括基底100b、在基底100b上的第一绝缘层110b和在第一绝缘层110b上的布线结构WSb。
布线结构WSb可以包括第一布线绝缘层210b、第二布线绝缘层230b、第三布线绝缘层250b和第四布线绝缘层270b。第一布线绝缘层210b、第二布线绝缘层230b、第三布线绝缘层250b和第四布线绝缘层270b可以包括包含碳和氧的绝缘材料。第一布线绝缘层210b、第二布线绝缘层230b和第四布线绝缘层270b可以包括低介电材料。第三布线绝缘层250b可以具有比第一布线绝缘层210b、第二布线绝缘层230b和第四布线绝缘层270b的介电常数高的介电常数。第一布线绝缘层210b、第二布线绝缘层230b和第四布线绝缘层270b中的每个的碳浓度可以大于第三布线绝缘层250b的碳浓度。例如，第一布线绝缘层210b、第二布线绝缘层230b和第四布线绝缘层270b可以包括多孔SiOCH，并且第三布线绝缘层250b可以包括TEOS。
布线结构WSb可以包括在第一布线绝缘层210b与第二布线绝缘层230b之间的单层覆盖层220b、在第二布线绝缘层230b与第三布线绝缘层250b之间的第一多层覆盖层240b以及在第三布线绝缘层250b与第四布线绝缘层270b之间的第二多层覆盖层260b。
单层覆盖层220b可以包括包含氮和碳的绝缘材料。例如，单层覆盖层220b可以包括SiCN。
第一多层覆盖层240b可以包括物理地接触第二布线绝缘层230b的第一材料层241b和物理地接触第三布线绝缘层250b的第二材料层242b。第一材料层241b可以包括包含氮和碳的绝缘材料，并且第二材料层242b可以包括包含氮的绝缘材料。例如，第一材料层241b可以包括SiCN，并且第二材料层242b可以包括SiN。
第二多层覆盖层260b可以包括物理地接触第三布线绝缘层250b的第三材料层261b和物理地接触第四布线绝缘层270b的第四材料层262b。第三材料层261b可以包括包含氮的绝缘材料，并且第四材料层262b可以包括包含氮和碳的绝缘材料。例如，第三材料层261b可以包括SiN，并且第四材料层262b可以包括SiCN。
图6是根据公开的一些示例实施例的半导体装置的剖视图。
参照图6，半导体装置可以包括基底100c、在基底100c上的第一绝缘层110c和在第一绝缘层110c上的布线结构WSc。
半导体装置还可以包括贯穿过孔PVc。随着贯穿过孔PVc朝向布线结构WSc延伸，贯穿过孔PVc在第一方向D1上的宽度可以逐渐减小。贯穿过孔PVc可以形成在基底100c的背表面这侧。
布线结构WSc可以包括物理地接触第一绝缘层110c的第一布线绝缘层210c和物理地接触第一布线绝缘层210c的第二布线绝缘层230c。第一布线绝缘层210c和第二布线绝缘层230c可以包括包含碳和氧的绝缘材料。
图7是根据公开的一些示例实施例的半导体封装件的剖视图。
参照图7，半导体封装件可以包括封装基底400d。例如，封装基底400d可以是印刷电路板(PCB)。可以设置连接到封装基底400d的第一端子TE1d。
在图7的剖视图中，中介体500d可以设置在封装基底400d之上。可以设置将封装基底400d和中介体500d互连的第二端子TE2d。底部填充层UNd可以设置在封装基底400d与中介体500d之间。
在图7的剖视图中，处理器芯片600d可以设置在中介体500d之上。例如，处理器芯片600d可以是图形处理单元(GPU)或中央处理单元(CPU)。可以设置将处理器芯片600d与中介体500d互连的第三端子TE3d。
在图7的剖视图中，在第三方向D3上布置的多个半导体芯片SCd可以设置在中介体500d之上。半导体芯片SCd可以在第一方向D1上与处理器芯片600d间隔开。每个半导体芯片SCd可以包括布线结构。半导体芯片SCd中的至少一部分可以包括贯穿过孔。可以设置将半导体芯片SCd互连或将半导体芯片SCd与中介件500D互连的第四端子TE4d。
可以设置在半导体装置的平面图和剖视图中至少部分地围绕半导体芯片SCd和处理器芯片600d的模制层MDd。
根据公开的示例实施例的半导体装置可以包括具有多个材料层的多层覆盖层，因此可以增强半导体装置的可靠性。
虽然已经参照附图描述了公开的实施例，但是本领域技术人员应理解的是，在不脱离公开的范围并且不改变其必要特征的情况下，可以进行各种修改。因此，上述实施例应仅以描述性含义考虑，而不是为了限制的目的。

Claims (20)

1.一种半导体装置，所述半导体装置包括：
基底；
晶体管，连接到基底；以及
布线结构，包括电连接到晶体管的接触布线，
其中，布线结构还包括第一布线绝缘层、物理地接触第一布线绝缘层的第一材料层、物理地接触第一材料层的第二材料层和物理地接触第二材料层的第二布线绝缘层，
其中，第一材料层包括SiN，
其中，第二材料层包括SiCN，并且
其中，第一布线绝缘层的介电常数大于第二布线绝缘层的介电常数。
2.根据权利要求1所述的半导体装置，其中，第一布线绝缘层的碳浓度小于第二布线绝缘层的碳浓度。
3.根据权利要求2所述的半导体装置，其中，
第一布线绝缘层包括原硅酸四乙酯；并且
第二布线绝缘层包括多孔SiOCH。
4.根据权利要求1所述的半导体装置，所述半导体装置还包括：
贯穿过孔，延伸穿过基底，
其中，布线结构还包括电连接到贯穿过孔的过孔布线。
5.根据权利要求4所述的半导体装置，其中，
过孔布线包括物理地接触贯穿过孔的第一过孔布线；并且
第一过孔布线的顶表面物理地接触第一材料层的底表面。
6.根据权利要求5所述的半导体装置，其中，
接触布线包括第一接触布线，相对于基底的作为基准参考水平的顶表面第一接触布线与第一过孔布线处于同一水平；并且
第一接触布线的顶表面物理地接触第一材料层的底表面。
7.根据权利要求5所述的半导体装置，其中，
过孔布线包括物理地接触第一过孔布线的第二过孔布线；并且
在所述半导体装置的平面图中，第二过孔布线被第二布线绝缘层至少部分地围绕。
8.一种半导体装置，所述半导体装置包括：
基底；
绝缘层，位于基底上；
晶体管，位于基底与绝缘层之间；以及
布线结构，位于绝缘层上，
其中，布线结构包括第一布线绝缘层、物理地接触第一布线绝缘层的第一材料层、物理地接触第一材料层的第二材料层和物理地接触第二材料层的第二布线绝缘层，
其中，第一材料层包括SiN，
其中，第二材料层包括SiCN，
其中，第一布线绝缘层和第二布线绝缘层包括包含碳和氧的绝缘材料，
其中，第一布线绝缘层的碳浓度小于第二布线绝缘层的碳浓度。
9.根据权利要求8所述的半导体装置，其中，
第一布线绝缘层包括原硅酸四乙酯；并且
第二布线绝缘层包括多孔SiOCH。
10.根据权利要求8所述的半导体装置，其中，
布线结构还包括物理地接触第二布线绝缘层的第三材料层；并且
第三材料层包括SiCN。
11.根据权利要求10所述的半导体装置，其中，
布线结构还包括物理地接触第三材料层的第四材料层；并且
第四材料层包括SiN。
12.根据权利要求11所述的半导体装置，其中，
布线结构还包括物理地接触第四材料层的第三布线绝缘层；并且
第三布线绝缘层包括与第一布线绝缘层的材料相同的材料。
13.根据权利要求8所述的半导体装置，其中，
布线结构还包括物理地接触第二布线绝缘层的单层覆盖层和物理地接触单层覆盖层的第三布线绝缘层；并且
第三布线绝缘层包括与第二布线绝缘层的材料相同的材料。
14.根据权利要求8所述的半导体装置，其中，
布线结构还包括物理地接触第一布线绝缘层的第三材料层；并且
第三材料层包括SiN。
15.根据权利要求14所述的半导体装置，其中，
布线结构还包括物理地接触第三材料层的第四材料层；并且
第四材料层包括SiCN。
16.一种半导体装置，所述半导体装置包括：
基底；
绝缘层，位于基底上；
晶体管，位于基底与绝缘层之间；以及
布线结构，位于绝缘层上，
其中，布线结构包括彼此物理地接触的第一布线和第二布线、在所述半导体装置的平面图中至少部分地围绕第一布线的第一布线绝缘层、在所述半导体装置的平面图中至少部分地围绕第二布线的第二布线绝缘层以及置于第一布线绝缘层与第二布线绝缘层之间的多层覆盖层，
其中，第一布线绝缘层的介电常数大于第二布线绝缘层的介电常数，
其中，多层覆盖层包括分别具有不同碳浓度的第一材料层和第二材料层。
17.根据权利要求16所述的半导体装置，其中，
第一布线绝缘层物理地接触第一材料层；
第二布线绝缘层物理地接触第二材料层；并且
第二材料层的碳浓度大于第一材料层的碳浓度。
18.根据权利要求17所述的半导体装置，其中，
第一材料层包括SiN；并且
第二材料层包括SiCN。
19.根据权利要求16所述的半导体装置，其中，
第一布线绝缘层和第二布线绝缘层包括包含碳和氧的绝缘材料；并且
第一布线绝缘层的碳浓度小于第二布线绝缘层的碳浓度。
20.根据权利要求16所述的半导体装置，其中，第二布线延伸穿过多层覆盖层。
CN202210712745.5A 2021-09-16 2022-06-22 包括多层覆盖层的半导体装置 Pending CN115831921A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210123778A KR20230040529A (ko) 2021-09-16 2021-09-16 다중 캡핑막을 포함하는 반도체 장치 및 이의 제조 방법
KR10-2021-0123778 2021-09-16

Publications (1)

Publication Number Publication Date
CN115831921A true CN115831921A (zh) 2023-03-21

Family

ID=85479172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210712745.5A Pending CN115831921A (zh) 2021-09-16 2022-06-22 包括多层覆盖层的半导体装置

Country Status (3)

Country Link
US (1) US20230080862A1 (zh)
KR (1) KR20230040529A (zh)
CN (1) CN115831921A (zh)

Also Published As

Publication number Publication date
KR20230040529A (ko) 2023-03-23
US20230080862A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
US20220310577A1 (en) Semiconductor package
TWI805802B (zh) 半導體封裝
US11935867B2 (en) Semiconductor package with memory stack structure connected to logic dies via an interposer
KR20180054022A (ko) 반도체 칩
TW202211412A (zh) 半導體封裝
US8487447B2 (en) Semiconductor structure having offset passivation to reduce electromigration
TWI643302B (zh) 電子封裝件及其製法
KR20150078008A (ko) 반도체 장치, 이의 제조 방법 및 이의 테스트 방법
US20220246582A1 (en) Semiconductor package
KR20210138223A (ko) 반도체 패키지
US20230065366A1 (en) Semiconductor package with redistribution substrate
CN115831921A (zh) 包括多层覆盖层的半导体装置
KR102628861B1 (ko) 반도체 패키지 및 재배선 패턴 형성 방법
US20140117557A1 (en) Package substrate and method of forming the same
CN115346949A (zh) 集成电路器件以及包括该集成电路器件的半导体封装
KR20210145568A (ko) 기판들이 스택된 반도체 장치 및 제조 방법
US20230025903A1 (en) Semiconductor package including redistribution structure and method for manufacturing the same
US11482509B2 (en) Semiconductor package
US20240145329A1 (en) Semiconductor package
TWI842019B (zh) 半導體裝置
US20230163089A1 (en) Semiconductor packages
US20230238359A1 (en) Semiconductor package
US20240120251A1 (en) Semiconductor package and method of fabricating the same
US20240055403A1 (en) Semiconductor packages
US20240128176A1 (en) Semiconductor package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication