CN115831728A - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN115831728A CN115831728A CN202211442458.3A CN202211442458A CN115831728A CN 115831728 A CN115831728 A CN 115831728A CN 202211442458 A CN202211442458 A CN 202211442458A CN 115831728 A CN115831728 A CN 115831728A
- Authority
- CN
- China
- Prior art keywords
- manufacturing
- semiconductor devices
- semiconductor device
- wafer
- treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本申请公开了一种半导体器件的制造方法,该半导体器件的制造方法包括提供一正面形成有器件结构的第一晶圆;对第一晶圆依次进行背面减薄、背面离子注入、激光退火和背面金属层沉积,得到第二晶圆;对第二晶圆依次进行划片和贴片,得到若干半导体器件;对若干半导体器件进行热退火处理。本方案可以避免背面金属层在热退火过程中被氧化。
Description
技术领域
本申请涉及半导体技术领域,具体涉及一种半导体器件的制造方法。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor,IGBT)是一种MOS场效应晶体管和双极型晶体管复合的新型电力电子器件。它既有MOSFET易于驱动,控制简单的优点,又有功率晶体管导通压降低,通态电流大,损耗小的优点,已成为现代电力电子电路中的核心电子元器件之一,广泛地应用在诸如通信、能源、交通、工业、医学、家用电器及航空航天等国民经济的各个领域。IGBT的应用对电力电子系统性能的提升起到了极为重要的作用。
在现有的IGBT制造过程中,通常会在背面金属层形成之后,进行热退火处理,从而改善欧姆接触,使得背面金属层与背部硅材料形成良好的电连接。但是,热退火过程中,背面金属层会存在一定的氧化风险,影响背面金属层与背部硅材料之间的欧姆接触。
发明内容
本申请提供了一种半导体器件的制造方法,可以避免背面金属层在热退火过程中被氧化。
本申请提供了一种半导体器件的制造方法,包括:
提供一正面形成有器件结构的第一晶圆;
对所述第一晶圆依次进行背面减薄、背面离子注入、激光退火和背面金属层沉积,得到第二晶圆;
对所述第二晶圆依次进行划片和贴片,得到若干半导体器件;
对若干所述半导体器件进行热退火处理。
在本申请提供的半导体器件的制造方法中,所述对若干所述半导体器件进行热退火处理,包括:
在具有氮气的氛围下,对若干所述半导体器件进行低温退火处理。
在本申请提供的半导体器件的制造方法中,所述低温退火处理的退火温度为380℃~400℃。
在本申请提供的半导体器件的制造方法中,所述低温退火的退火时长为30min。
在本申请提供的半导体器件的制造方法中,在所述对若干所述半导体器件进行热退火处理之后,还包括:
对热退火处理后的若干所述半导体器件进行预处理,得到若干目标半导体器件。
在本申请提供的半导体器件的制造方法中,所述对热退火处理后的若干所述半导体器件进行预处理,得到若干目标半导体器件,包括:
对热退火处理后的若干所述半导体器件依次进行键合处理、塑封处理、固化处理和电镀处理,得到若干所述目标半导体器件。
在本申请提供的半导体器件的制造方法中,所述背面离子注入包括背面硼离子注入和/或背面磷离子注入。
在本申请提供的半导体器件的制造方法中,所述背面离子注入的深度为1um~2um。
在本申请提供的半导体器件的制造方法中,所述激光退火采用的激光波长为500nm~600nm。
在本申请提供的半导体器件的制造方法中,所述背面金属层的材料包括Ti、Ni、Ag、Au、Al中的至少一种。
综上,本申请提供的半导体器件的制造方法包括提供一正面形成有器件结构的第一晶圆;对所述第一晶圆依次进行背面减薄、背面离子注入、激光退火和背面金属层沉积,得到第二晶圆;对所述第二晶圆依次进行划片和贴片,得到若干半导体器件;对若干所述半导体器件进行热退火处理。本方案通过将背面金属层沉积后的热退火过程取消,将该过程移动到封装过程的贴片之后,从而避免背面金属层在热退火过程中被氧化。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的半导体器件的制造方法的第一流程示意图。
图2是本申请提供实施例的半导体器件的制造方法的第二流程示意图。
图3是本申请实施例提供的半导体器件的制造方法的第三流程示意图。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素,此外,本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义,也可能具有不同含义,其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。
应当理解,此处所描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
在后续的描述中,使用用于表示元件的诸如“模块”、“部件”或者“单元”的后缀仅为了有利于本申请的说明,其本身没有特定的意义。因此,“模块”、“部件”或者“单元”可以混合地使用。
在本申请的描述中,需要说明的是,术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”、“第三”等仅用于描述目的,而不能理解为指示或暗示相对重要性。此外,在本申请的描述中,除非另有说明,“若干”的含义是两个或两个以上。
以下将通过具体实施例对本申请所示的技术方案进行详细说明。需要说明的是,以下实施例的描述顺序不作为对实施例优先顺序的限定。
在现有的IGBT制造过程中,通常会在背面金属层形成之后,进行热退火处理,从而改善欧姆接触,使得背面金属层与背部硅材料形成良好的电连接。
但是,热退火过程中,背面金属层会存在一定的氧化风险,并且该工艺对退火设备内的气体纯度要求和退火设备要求较高。还有,由于热退火过程对晶圆整体退火,设备内部也存在一定的温度差异,导致同一批晶圆的退火温度存在差异,从而影响IGBT背面金属层与背部硅材料接触电阻一致性,最终影响IGBT临界饱和电压(Vce)的一致性。
基于此,本申请提供了一种半导体器件的制造方法,如图1所示,该半导体器件的制造方法的具体流程可以如下:
101、提供一正面形成有器件结构的第一晶圆。
在一些实施例中,该第一晶圆可以为半导体衬底。在另一实施例中,该第一晶圆可以包括由下至上依次层叠设置的半导体衬底、埋层和外延层。
在具体实施过程中,埋层可以通过对半导体衬底的上表层进行第一导电类型的离子注入而形成。比如,可以对半导体衬底的上表层进行Sb离子注入以得到埋层。外延层的形成方法有多种,比如,物理气相沉积、化学气相沉积或者其他适合的方法。其中,埋层可以具有第一导电类型,外延层可以具有第二导电类型。需要说明的是,第一导电类型为P型,第二导电类型为N型;或第一导电类型为N型,第二导电类型为P型。
其中,半导体衬底的材料可以采用单晶硅、碳化硅、砷化镓、磷化铟或锗硅等材料,半导体衬底还可以是锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构,或绝缘体上硅结构,也可以是金刚石衬底或本领域技术人员公知的其他半导体材料衬底。在本申请实施例中,该半导体衬底的材料为单晶硅。
可以理解的是,该器件结构可以包括源区、基区、栅极结构、介质层和正面金属层等器件。需要说明的是,该器件结构包括但不限于上述的器件,该器件结构还可以包括其他器件,在此不再一一赘述。
可以理解的是,第一晶圆的正面的指的是形成有器件结构的一面,背面指的是与正面相对设置的一面。
102、对第一晶圆依次进行背面减薄、背面离子注入、激光退火和背面金属层沉积,得到第二晶圆。
在一些实施例中,背面减薄具体可以为采用金刚石砂轮对该第一晶圆的背面进行研磨,从而使得该第一晶圆的厚度减薄到所需厚度。
其中,背面离子注入具体可以为采用离子注入机对该第一晶圆背面进行背面硼离子注入和/或背面磷离子注入。需要说明的是,在本申请实施例中,背面离子注入的深度为1um~2um。
可以理解的是,采用离子注入机对该第一晶圆背面进行背面硼离子注入和/或背面磷离子注入时,会对第一晶圆背面背面的晶格造成损伤。而为了激光退火工艺可以对第一晶圆背面表层的晶格修复,并激活注入的硼离子和/或磷离子。
而选择适当的激光波长可以控制第一晶圆的激光退火深度。对此,为了保证激光退火深度控制在1um~2um,使得该深度内的掺杂离子注入损伤得到理想的修复,注入的离子得到充分的激活,以便形成高注入效率的背面集电结。在本申请实施例中,激光退火采用的激光波长为500nm~600nm。优选的,该激光退火采用的激光波长为532nm。
在一些实施例中,背面金属层沉积具体可以采用金属溅射的方式。其中,该背面金属层的材料可以包括Ti、Ni、Ag、Au、Al中的至少一种。
103、对第二晶圆依次进行划片和贴片,得到若干半导体器件。
可以理解的是,划片是对第二晶圆上的半导体器件进行分离,使第二晶圆分离成为若干单个的半导体器件。而贴片则是通过使用锡膏等粘接剂,使得半导体器件与框架粘合连接。
104、对若干半导体器件进行热退火处理。
具体的,可以在具有氮气的氛围下,对若干半导体器件进行低温退火处理。
在本申请实施例中,由于将热退火处理过程移动到封装过程中的贴片之后,此时若干半导体器件均已经被锡膏完全覆盖,不存在与氧化气体接触的条件,从而避免背面金属层在热退火处理过程中被氧化。并且,在经过划片和贴片后,第二晶圆分离成为若干单个的半导体器件,受热更加均匀,从而使得背面金属层与背面晶圆的接触电阻一致性更好,使得半导体器件的临界饱和电压(Vce)的一致性更高。
并且,贴片后的热退火处理过程与后续封装过程中的热处理过程本身可以兼容,只需要根据具体情况调整热处理过程工艺菜单,不需要增加额外的工艺成本。该热退火过程处理,退火温度在380℃~400℃之间,可以通一定的保护气体,但对气体的纯度要求相对较低。在一些实施例中,该热退火的退火时长为30min。
可以理解的是,锡膏的种类有多种,在具体实施过程中,可以通过掺杂工艺调节锡膏的熔点,从而形成具有不同熔点的锡膏。需要说明的是,本申请实施例中采用的锡膏为高温锡膏,该锡膏的熔点在上述的热退火处理的退火温度之上。也即,该锡膏的熔点大于400℃。
在一些实施例中,为了保护芯片免受物理、化学等环境造成的损伤,增强芯片的散热性能,将芯片的输入或输出端口引出,在步骤104之后还可以包括:
105、对热退火处理后的若干半导体器件进行预处理,得到若干目标半导体器件。
其中,该步骤105具体可以为对热退火处理后的若干半导体器件依次进行键合处理、塑封处理、固化处理和电镀处理,得到若干目标半导体器件。需要说明的是,键合处理、塑封处理、固化处理和电镀处理的具体处理过程可以通过现有技术实现,在此不再一一赘述。
综上,本申请实施例提供的半导体器件的制造方法包括提供一正面形成有器件结构的第一晶圆;对第一晶圆依次进行背面减薄、背面离子注入、激光退火和背面金属层沉积,得到第二晶圆;对第二晶圆依次进行划片和贴片,得到若干半导体器件;对若干半导体器件进行热退火处理。本方案通过将热退火处理过程移动到封装过程中的贴片之后,此时若干半导体器件均已经被锡膏完全覆盖,不存在与氧化气体接触的条件,从而避免背面金属层在热退火处理过程中被氧化。
以上对本申请所提供的半导体器件的制造方法进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的核心思想;同时,对于本领域的技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种半导体器件的制造方法,其特征在于,包括:
提供一正面形成有器件结构的第一晶圆;
对所述第一晶圆依次进行背面减薄、背面离子注入、激光退火和背面金属层沉积,得到第二晶圆;
对所述第二晶圆依次进行划片和贴片,得到若干半导体器件;
对若干所述半导体器件进行热退火处理。
2.如权利要求1所述的半导体器件的制造方法,其特征在于,所述对若干所述半导体器件进行热退火处理,包括:
在具有氮气的氛围下,对若干所述半导体器件进行低温退火处理。
3.如权利要求2所述的半导体器件的制造方法,其特征在于,所述低温退火处理的退火温度为380℃℃~400℃。
4.如权利要求2所述的半导体器件的制造方法,其特征在于,所述低温退火的退火时长为30min。
5.如权利要求1所述的半导体器件的制造方法,其特征在于,在所述对若干所述半导体器件进行热退火处理之后,还包括:
对热退火处理后的若干所述半导体器件进行预处理,得到若干目标半导体器件。
6.如权利要求5所述的半导体器件的制造方法,其特征在于,所述对热退火处理后的若干所述半导体器件进行预处理,得到若干目标半导体器件,包括:
对热退火处理后的若干所述半导体器件依次进行键合处理、塑封处理、固化处理和电镀处理,得到若干所述目标半导体器件。
7.如权利要求1所述的半导体器件的制造方法,其特征在于,所述背面离子注入包括背面硼离子注入和/或背面磷离子注入。
8.如权利要求7所述的半导体器件的制造方法,其特征在于,所述背面离子注入的深度为1um~2um。
9.如权利要求1-8任一项所述的半导体器件的制造方法,其特征在于,所述激光退火采用的激光波长为500nm~600nm。
10.如权利要求1-8任一项所述的半导体器件的制造方法,其特征在于,所述背面金属层的材料包括Ti、Ni、Ag、Au、Al中的至少一种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211442458.3A CN115831728A (zh) | 2022-11-17 | 2022-11-17 | 半导体器件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211442458.3A CN115831728A (zh) | 2022-11-17 | 2022-11-17 | 半导体器件的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115831728A true CN115831728A (zh) | 2023-03-21 |
Family
ID=85528883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211442458.3A Pending CN115831728A (zh) | 2022-11-17 | 2022-11-17 | 半导体器件的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115831728A (zh) |
-
2022
- 2022-11-17 CN CN202211442458.3A patent/CN115831728A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0165971B1 (en) | Method of making a bipolar junction transistor | |
US4704785A (en) | Process for making a buried conductor by fusing two wafers | |
JP2995723B2 (ja) | ウェーハ・ボンディングを利用した縦型電流半導体デバイスおよびその製作方法 | |
US8324044B2 (en) | Method of producing a semiconductor device with an aluminum or aluminum alloy electrode | |
CN106356286A (zh) | 包括氧扩散阻挡的半导体器件及制造方法 | |
CN102270640B (zh) | 大电流整晶圆全压接平板式封装的igbt及其制造方法 | |
US9324607B2 (en) | GaN power device with solderable back metal | |
US10249499B2 (en) | Method for manufacturing a semiconductor device comprising a thin semiconductor wafer | |
CN106611797A (zh) | 一种具有局域金属寿命控制的功率器件及其制作方法 | |
US4199860A (en) | Method of integrating semiconductor components | |
US9385210B2 (en) | Method for manufacturing semiconductor device using a gettering layer | |
CN115831728A (zh) | 半导体器件的制造方法 | |
US3519900A (en) | Temperature compensated reference diodes and methods for making same | |
JP2003197633A (ja) | 半導体装置の製造方法 | |
US6242288B1 (en) | Anneal-free process for forming weak collector | |
US20170294527A1 (en) | Semiconductor device and method for manufacturing the same | |
US7005702B1 (en) | IGBT with amorphous silicon transparent collector | |
JP4821088B2 (ja) | 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 | |
JP4882214B2 (ja) | 逆阻止型絶縁ゲート形半導体装置およびその製造方法 | |
JP2022136627A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006140309A (ja) | 半導体装置の製造方法 | |
JPH10150004A (ja) | 半導体装置及びその製造方法 | |
CN115763572B (zh) | 一种软快恢复二极管及其制备方法 | |
US4282538A (en) | Method of integrating semiconductor components | |
KR100361696B1 (ko) | 쇼트키베리어다이오드 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |