CN115799056A - 半导体结构制作方法及半导体结构处理设备 - Google Patents

半导体结构制作方法及半导体结构处理设备 Download PDF

Info

Publication number
CN115799056A
CN115799056A CN202111064521.XA CN202111064521A CN115799056A CN 115799056 A CN115799056 A CN 115799056A CN 202111064521 A CN202111064521 A CN 202111064521A CN 115799056 A CN115799056 A CN 115799056A
Authority
CN
China
Prior art keywords
temperature
cooling
substrate
semiconductor structure
reaction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111064521.XA
Other languages
English (en)
Inventor
刘曦光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202111064521.XA priority Critical patent/CN115799056A/zh
Priority to PCT/CN2022/091216 priority patent/WO2023035640A1/zh
Publication of CN115799056A publication Critical patent/CN115799056A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere

Abstract

本申请实施例属于半导体制造技术领域，具体涉及一种半导体结构制作方法及半导体结构处理设备，可以解决相关技术中栅极介质层容易发生翘曲变形，造成栅极结构漏电的现象。通过反应腔体进行第一降温处理以将衬底冷却至第一预设温度，第一降温处理中单位时间的温度变化量为第一速率；通过冷却腔体进行第二降温处理以将衬底冷却至第二预设温度，第二降温处理中单位时间的温度变化量为第二速率，第一速率小于第二速率，第二预设温度小于第一预设温度。通过反应腔体进行第一降温处理，使得衬底先进行缓慢降温，然后再进行第二降温阶段，使得衬底降温至第二预设温度，避免因温差过大而导致栅极介质层碎裂，从而减少栅极结构的漏电现象。

Description

半导体结构制作方法及半导体结构处理设备
技术领域
本申请实施例涉及半导体制造技术领域，尤其涉及一种半导体结构制作方法及半导体结构处理设备。
背景技术
存储器、控制器等电子设备上通常设置有半导体结构，半导体结构包括MOS管(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应管)，MOS管用于实现开关、放大等功能。MOS管包括衬底和设置在衬底表面的栅极结构，栅极结构包括栅极介质层、功函数层和栅极导电层，其中，栅极介质层位于功函数层和衬底之间，栅极导电层覆盖在功函数层上。
相关技术中，衬底在形成栅极介质层之后，需要进入高温处理室内，以形成功函数层，然后再进入冷却室内进行冷却。然而，冷却过程中，衬底由于温差大容易发生翘曲变形，进而发生碎裂，容易造成栅极结构的漏电现象。
发明内容
本申请实施例提供一种半导体结构制作方法及半导体结构处理设备，可以解决相关技术中衬底容易发生翘曲变形，造成栅极结构漏电的现象。
根据一些实施例，本申请实施例第一方面提供一种半导体结构制作方法，包括：
提供衬底；
形成栅极介质层，所述栅极介质层覆盖在所述衬底上；
形成功函数层，所述功函数层覆盖在所述栅极介质层上；
通过反应腔体进行第一降温处理以将所述衬底冷却至第一预设温度，所述第一降温处理中单位时间的温度变化量为第一速率；
通过冷却腔体进行第二降温处理以将所述衬底冷却至第二预设温度，所述第二降温处理中单位时间的温度变化量为第二速率，所述第一速率小于所述第二速率，所述第二预设温度小于所述第一预设温度。
在一种可能的实现方式中，形成所述功函数层包括：
将所述衬底转移至反应腔体；所述反应腔体内设置有用于承载所述衬底的反应台；
在所述反应台上方通入反应气体，以加热温度对所述衬底加热。
在一种可能的实现方式中，通过反应腔体进行第一降温处理以将所述衬底冷却至第一预设温度包括：
以第一冷却温度对所述衬底冷却，直至所述衬底冷却至中间预设温度；所述中间预设温度大于所述第一预设温度，所述加热温度大于或者等于所述第一冷却温度；
以第二冷却温度对所述衬底冷却，直至所述衬底冷却至所述第一预设温度；所述第一冷却温度大于或者等于所述第二冷却温度。
在一种可能的实现方式中，通过反应腔体进行第一降温处理以将所述衬底冷却至第一预设温度还包括：以第一冷却温度对所述衬底冷却时，在所述反应台上方以第一气体流速通入工作气体，直至所述衬底冷却至中间预设温度。
在一种可能的实现方式中，通过反应腔体进行第一降温处理以将所述衬底冷却至第一预设温度还包括：以第二冷却温度对所述衬底冷却时，在所述反应台上方以第二气体流速通入工作气体，直至所述衬底冷却至第一预设温度；所述第二气体流速大于或者等于所述第一气体流速。
在一种可能的实现方式中，通过冷却腔体进行第二降温处理以将所述衬底冷却至第二预设温度包括：
将所述衬底转移至冷却腔体；所述冷却腔体内设置有用于承载所述衬底的冷却台；
在所述冷却台内通入冷却液，直至所述衬底冷却至第二预设温度。
在一种可能的实现方式中，通过冷却腔体进行第二降温处理以将所述衬底冷却至第二预设温度还包括：
在所述冷却台的上方通入工作气体。
在一种可能的实现方式中，所述反应气体包括四氯化钛和氨气，所述工作气体包括氮气。
根据一些实施例，本申请实施例第二方面提供一种半导体结构处理设备，包括：加工台、反应腔体、冷却腔体和搬运手臂，所述反应腔体、冷却腔体和搬运手臂均与所述加工台连接；
所述反应腔体用于形成半导体结构的功函数层，所述反应腔体还用于对所述半导体结构进行第一降温处理以冷却至第一预设温度，所述第一降温处理中单位时间的温度变化量为第一速率；
所述冷却腔体用于对所述半导体结构进行第二降温处理以冷却至第二预设温度，所述第二降温处理中单位时间内的温度变化量为第二速率，所述第一速率小于所述第二速率，所述第二预设温度小于所述第一预设温度；
所述搬运手臂用于将所述反应腔体内的所述半导体结构转移至所述冷却腔体内。
在一种可能的实现方式中，所述反应腔体内设置有反应台，所述反应台具有多个伸缩孔，所述反应台内还设置有升降装置，所述升降装置具有升降针，所述升降装置用于带动所述升降针沿所述伸缩孔从所述反应台伸出；所述反应台用于承接半导体结构，并以一定的温度对所述半导体结构进行加热或者冷却。
在一种可能的实现方式中，所述反应腔体内还设置有第一进气管，所述第一进气管用于以一定的气体流速通入工作气体。
在一种可能的实现方式中，所述加热装置反应腔体还包括控制装置，所述反应腔体还包括控制装置，所述控制装置与所述反应台连接，所述第一进气管设置有第一阀门，所述控制装置与所述第一阀门连接；
所述控制装置用于控制所述反应台以第一冷却温度对所述半导体结构冷却，所述控制装置还用于控制所述工作气体以第一气体流速通入，以将所述半导体结构冷却至中间预设温度；
所述控制装置还用于控制所述反应台以第二冷却温度对所述半导体结构冷却，所述控制装置还用于控制所述工作气体以第二气体流速通入，以将所述半导体结构冷却至第一预设温度；所述第一冷却温度大于或者等于所述第二冷却温度，所述第二气体流速大于或者等于所述第一气体流速。
在一种可能的实现方式中，所述反应腔体内还设置有第二进气管，所述反应腔体内还设置有第二进气管，所述第二进气管用于通入反应气体；
所述升降装置还用于带动所述升降针沿所述伸缩孔移动至所述反应台内部，所述反应台用于承接所述半导体结构，所述反应台用于以加热温度对所述半导体结构加热，以形成所述功函数层；所述加热温度大于或者等于所述第一冷却温度。
在一种可能的实现方式中，所述冷却腔体内设置有冷却台，所述冷却台用于承接所述半导体结构，所述冷却台内部具有供冷却液通过的通道，以使所述冷却液以一定的流速从所述通道内通过。
在一种可能的实现方式中，所述冷却腔体内还设置有第三进气管，所述第三进气管用于通入工作气体，以使所述半导体结构冷却至所述第二预设温度。
在一种可能的实现方式中，所述反应气体包括四氯化钛和氨气，所述工作气体包括氮气。
本申请实施例提供一种半导体结构制作方法及半导体结构处理设备，包括：提供衬底；形成栅极介质层，栅极介质层覆盖在衬底上；形成功函数层，功函数层覆盖在栅极介质层上；通过反应腔体进行第一降温处理以将衬底冷却至第一预设温度，第一降温处理中单位时间的温度变化量为第一速率；通过冷却腔体进行第二降温处理以将衬底冷却至第二预设温度，第二降温处理中单位时间的温度变化量为第二速率，第一速率小于第二速率，第二预设温度小于第一预设温度。通过反应腔体进行第一降温处理，使得衬底先进行缓慢降温，然后再进行第二降温阶段，使得衬底降温至第二预设温度，避免因温差过大而导致栅极介质层碎裂，从而减少栅极结构的漏电现象。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种半导体结构制作方法的流程示意图；
图2为相关技术的一种半导体结构制作方法的降温处理的温度变化曲线图；
图3为本申请实施例提供的一种半导体结构制作方法的降温处理的温度变化曲线图；
图4为本申请实施例提供的一种半导体结构处理设备的结构示意图；
图5为图4中反应腔体形成功函数层的结构示意图；
图6为图4中反应腔体进行第一降温处理的结构示意图一；
图7为图4中反应腔体进行第一降温处理的结构示意图二；
图8为图4中冷却腔体进行第二降温处理的结构示意图。
附图标记说明：
10、半导体结构；11、衬底；12、栅极介质层；13、功函数层；
20、反应腔体；21、反应台；212、升降装置；22、第一进气管；24、第二进气管；
30、冷却腔体；31、冷却台；312、通道；32、第三进气管；
40、搬运手臂；
50、加工台。
具体实施方式
为了清楚理解本申请的技术方案，首先对相关技术的方案进行详细介绍。
MOS管包括衬底和设置在衬底表面的栅极结构，栅极结构包括栅极介质层、功函数层和栅极导电层，其中，栅极介质层位于功函数层和衬底之间，栅极导电层覆盖在功函数层上。
相关技术中，在形成栅极介质层之后，需要将膜层结构转移至高温处理室内，并将其放置在高温处理室的反应台上，在反应台的上方通入反应气体，进而在栅极介质层上覆盖形成功函数层。形成功函数层之后，需要将膜层结构转移至冷却室内，并将其放置在冷却室内的冷却台上，冷却台能够通过水冷的方式对其进行冷却。然而，冷却过程中，衬底容易因冷却速率过快，而发生翘曲变形，造成栅极介质层碎裂，导致栅极结构的漏电现象。
有鉴于此，本申请实施例提供一种半导体结构制作方法及半导体结构处理设备，在形成功函数层之后，通过反应腔体进行第一降温处理以将所述衬底冷却至第一预设温度，所述第一降温处理中单位时间的温度变化量为第一速率；通过冷却腔体进行第二降温处理以将所述衬底冷却至第二预设温度，所述第二降温处理中单位时间的温度变化量为第二速率，所述第一速率小于所述第二速率，所述第二预设温度小于所述第一预设温度。通过反应腔体进行第一降温处理，使得衬底进行缓慢降温，然后再进行第二降温阶段，使得衬底降温至第二预设温度，有利于避免栅极介质层碎裂，从而减少栅极结构的漏电现象。
为了使本申请实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本申请保护的范围。
如图1所示，本实施例中的半导体结构制作方法具体包括：
步骤S101、提供衬底。
本实施例中，参照图5中的半导体结构10，衬底11可以为半导体衬底11，例如单晶硅、多晶硅或非晶结构的硅或硅锗(SiGe)，也可以为混合的半导体结构10，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合。本实施例在此不对其进行限制。
步骤S102、形成栅极介质层，栅极介质层覆盖在衬底上。
值得说明的是，栅极介质层12的形成方法可以采用原位水汽氧化(In SitustreamGeneration，ISSG)、化学气相沉积(Chemical Vapor Deposition，CVD)、原子气相沉积(Atomic Layer Deposition，ALD)、快速热化学汽相沉积(Rapid Thermal Chemical VaporDeposition，RTCVD)中的至少一种。
本实施例中，可以采用原位水汽氧化的工艺形成二氧化硅作为栅极介质层12。具体的，可以采用氢气(H2)、氧气(O2)、一氧化二氮(N2O)中的几种作为生成气体，在反应腔体20内的高温氛围下,硅片表面会发生类似于爆轰的化学反应，使得最终得到的氧化膜体内缺陷减少，形成厚度均匀的栅极介质层12。本实施例中，形成的栅极介质层12的厚度为2nm-20nm，以便栅极介质层12能够隔绝衬底11和栅极导电层。
步骤S103、形成功函数层，功函数层覆盖在栅极介质层上。
功函数层13的功函数和半导体结构10的功函数接近，有利于降低半导体结构10和栅极结构之间的功函数差，以提高半导体结构10的性能。
值得说明的是，功函数层13的形成方法可以采用原子气相沉积、化学气相沉积、连续流沉积(Sequential Flow Deposition，SFD)、金属有机化学气相沉积法(Metal-organicChemical Vapor Deposition，MOCVD)中的至少一种。
本实施例中，可以采用原子气相沉积的工艺形成功函数层13，形成功函数层13的步骤包括：将半导体结构10转移至反应腔体20。反应腔体20包括用于承载衬底11的反应台21，反应台21用于加热衬底11。
半导体结构10放置在反应台21上以后，反应台21内能够通过热传导的方式加热衬底11，并且同时加热覆盖在衬底11上的栅极介质层12，以便为后续形成功函数层13提供形成条件。反应台21例如可以采用电加热、激光加热、频射加热等其中一种实现方式。
本实施例中，形成功函数层13的步骤还包括：在将衬底11转移至反应腔体20，反应腔体20内设置有用于承载衬底11的反应台21，在反应台21的上方通入反应气体，以加热温度对衬底11进行加热，以形成功函数层13。
可选的，反应气体可以包括四氯化钛和氨气，以形成材质可以为氮化钛(TiN)的功函数层13。具体的，四氯化钛和氨气在加热的条件下发生化学反应，从而在栅极介质层12的表面形成氮化钛。步骤S104、通过反应腔体进行第一降温处理以将衬底冷却至第一预设温度，第一降温处理中单位时间的温度变化量为第一速率。
值得说明的是，在高温环境沉积功函数层13以后，还需要将功函数层13的温度降低至室温，以方便对半导体结构10从装置中取出进行下一步操作。
通过进行第一降温处理，衬底11能够冷却至第一预设温度，同时，覆盖在衬底11上的栅极介质层12和功函数层13也能够冷却至第一预设温度。第一降温处理在反应腔体20内进行，本实施例中，可以通过降低反应台21的温度，实现对栅极介质层12和功函数层13的降温处理。
步骤S105、通过冷却腔体进行第二降温处理以将衬底冷却至第二预设温度，第二降温处理中单位时间的温度变化量为第二速率，第一速率小于第二速率，第二预设温度小于第一预设温度；形成栅极导电层，栅极导电层覆盖在功函数层上。
通过进行第二降温处理，衬底11能够从第一预设温度冷却至第二预设温度，同时，覆盖在衬底11上的栅极介质层12和功函数层13也能够从第一预设温度冷却至第二预设温度。其中，第二预设温度即为功函数层13降低所需的室温。需要说明的是，第二降温处理在冷却腔体30内进行，第二降温处理的过程中可以采用水冷、风冷，或者二者相结合的方式冷却至第二预设温度。
下面结合附图2和附图3来说明本实施例进行第一降温处理和第二降温处理的过程。
如图2所示，相关技术中，通过直接进行降温处理，将功函数层13的温度降低至第二预设温度，温度的变化量为ΔT。
如图3所示，本实施例通过先后进行第一降温处理和第二降温处理，能够将功函数层13的温度先降低至第一预设温度，然后再从第一预设温度降低至第二预设温度。由于第一速率小于第二速率，第一降温处理相对于第二降温处理进行了缓慢降温操作。本实施例中，第一降温处理也可以进行多次降温操作，例如先降温至中间预设温度，其温度变化量为ΔT1，再从中间预设温度降低至第一预设温度，其温度变化量为ΔT2，则第一降温处理的整体温度变化量为ΔT1与ΔT2的和。当进行第二降温处理时，温度变化量为ΔT3，并且ΔT1、ΔT2与ΔT3和等于ΔT。可见，相比于现有技术，本实施例在进行降温处理时，温度变化量减小，避免因温差过大而导致晶圆翘曲变形，从而避免栅极介质层12发生碎裂。
值得说明的是，本实施例的第一降温处理是通过两次阶段式降温操作，在其他示例中，还可以通过三次、四次等多次阶段式的降温处理，以降温至第一预设温度。
本申请实施例提供一种半导体结构制作方法，包括：提供衬底11；形成栅极介质层12，栅极介质层12覆盖在衬底11上；形成功函数层13，功函数层13覆盖在栅极介质层12上；通过反应腔体20进行第一降温处理以将衬底11冷却至第一预设温度，第一降温处理中单位时间的温度变化量为第一速率；通过冷却腔体30进行第二降温处理以将衬底11冷却至第二预设温度，第二降温处理中单位时间的温度变化量为第二速率，第一速率小于第二速率，第二预设温度小于第一预设温度。通过反应腔体20进行第一降温处理，使得衬底11先进行缓慢降温，然后再进行第二降温阶段，使得衬底11降温至第二预设温度，避免因温差过大而导致栅极介质层12碎裂，从而减少栅极结构的漏电现象。
参照图6和图7，本实施例中，通过反应腔体20进行第一降温处理以将衬底11冷却至第一预设温度时，使衬底11和第一冷却台31之间具有预设高度。：具体的，反应台21具有升降装置212，升降装置212用于抵顶衬底11，以使衬底11与反应台21之间具有预设高度。
升降装置212可以具有升降针，相应的，反应台21具有伸缩孔，升降装置212用于驱动升降针沿伸缩孔从第一冷却台31中伸出，以使升降针能够承接衬底11，并使衬底11和第一冷却台31之间具有预设高度，有利于半导体结构10进行散热，从而降低温度。
通过反应腔体20进行第一降温处理以将衬底11冷却至第一预设温度的步骤还包括：在将衬底11转移至反应腔体20以后，以第一冷却温度对衬底11冷却，直至衬底11冷却至中间预设温度；中间预设温度大于第一预设温度，加热温度大于或者等于第一冷却温度。
具体的，可以通过调节反应台21的温度，调节衬底11的温度。值得说明的是，第一冷却温度小于形成功函数层13的加热温度，以使衬底11以及覆盖在衬底11上的栅极介质层12和功函数层13能够冷却至中间预设温度。
进一步的，以第一冷却温度对衬底11冷却的同时，在反应台21上方以第一气体流速通入工作气体，直至衬底11冷却至中间预设温度。
可选的，工作气体可以包括氮气。通过通入工作气体，能够带走衬底11的部分热量，从而进一步冷却衬底11。同时，工作气体还能为功函数层13的冷却过程提供气体氛围。通过反应腔体20进行第一降温处理以将衬底11冷却至第一预设温度的步骤还包括：衬底11冷却至中间预设温度以后，以第二冷却温度对衬底11冷却，直至衬底11冷却至第一预设温度；第一冷却温度大于或者等于第二冷却温度。
通过调节反应台21的温度，使其从第一冷却温度降低至第二冷却温度，可使衬底11以及覆盖在衬底11上的栅极介质层12和功函数层13进一步冷却至第一预设温度。
进一步的，以第二冷却温度对衬底11冷却的同时，在反应台21上方以第二气体流速通入工作气体，直至衬底11冷却至第一预设温度；第二气体流速大于或者等于第一气体流速。
相同的，工作气体可以包括氮气。通过通入工作气体，能够带走衬底11的部分热量，从而进一步冷却衬底11。同时，工作气体还能为功函数层13的冷却过程提供气体氛围。
本实施例中，在进行第一降温处理以后，通过冷却腔体30进行第二降温处理以将衬底11冷却至第二预设温度的步骤包括：将衬底11转移至冷却腔体30；冷却腔体30内设置有用于承载衬底11的冷却台31。由于衬底11和冷却台31之间直接接触，有利于衬底11通过热传导的方式进行降温。
参照图8，进行第二降温处理以将衬底11冷却至第二预设温度的步骤还包括：在将衬底11转移至冷却腔体30以后，在冷却台31内通入冷却液，直至衬底11冷却至第二预设温度。
具体的，冷却台31内具有通道供冷却液通过，以使第一冷却台31冷却衬底11，并且能够冷却覆盖在衬底11表面的栅极介质层12和功函数层13。
通过冷却腔体30进行第二降温处理以将衬底11冷却至第二预设温度还包括：在冷却台31内通入冷却液的同时，在冷却台31的上方通入工作气体。
相同的，工作气体可以包括氮气。通过通入工作气体，能够带走衬底11的部分热量，从而进一步冷却衬底11。同时，工作气体还能为功函数层13的冷却过程提供气体氛围。
值得说明的是，在一些其他示例中，升降装置212还可以用于驱动升降针沿伸缩孔进入反应台21内，以使反应台21直接承接衬底11，此时衬底11与反应台21之间不存在预设高度，通过控制反应台21的温度，从而控制栅极介质层12进行缓慢冷却。
本申请实施例还提供一种半导体结构处理设备，使用该半导体结构10处理设备可以采用上述的半导体结构制作方法进行制作。
半导体结构10包括衬底11以及设置在衬底11上的栅极结构，栅极结构包括层叠设置的栅极介质层12、功函数层13和栅极导电层。功函数层13覆盖在栅极介质层12上，栅极导电层覆盖在功函数层13上。
参照图4，半导体结构10处理设备包括加工台50、反应腔体20、冷却腔体30和搬运手臂40，反应腔体20、冷却腔体30和搬运手臂40均与加工台50连接。
其中，反应腔体20用于形成半导体结构10的功函数层13；反应腔体20还用于对半导体结构10进行第一降温处理以冷却至第一预设温度，第一降温处理中单位时间的温度变化量为第一速率。
可选的，本实施例中，反应腔体20构成一密闭空间，以便在反应腔体20内进行制程操作。值得说明的是，在高温环境沉积功函数层13以后，还需要将功函数层13的温度降低至室温，以方便对半导体结构10从装置中取出进行下一步操作。
进一步的，通过调节反应台21的温度，能够调节衬底11的温度，从而实现对衬底11以及覆盖在衬底11上的栅极介质层12和功函数层13进行降温。
冷却腔体30用于对半导体结构10进行第二降温处理以冷却至第二预设温度，第二降温处理中单位时间内的温度变化量为第二速率，第一速率小于第二速率，第二预设温度小于第一预设温度。
冷却腔体30可以采用水冷、风冷，或者二者相结合的方式冷却半导体结构10。由于第一速率小于第二速率，第一降温处理过程中的单位时间的温度变化量小于第二降温处理过程中的单位时间的温度变化量，也即，第一降温处理相对于第二降温处理进行了缓慢降温操作。本实施例在进行第二降温处理时，温度变化量减小，避免因温差过大而导致的晶圆翘曲变形，从而避免栅极介质层12发生碎裂。
搬运手臂40用于将反应腔体20内的半导体结构10转移至冷却腔体30内，以便冷却腔体30对半导体结构10进行降温处理。搬运手臂40的结构可以采用相关技术中的常用装置，在此不再赘述。例如，搬运手臂40上可以通过真空吸盘吸取半导体结构10，并转移至相应的位置。
本申请实施例提供的一种半导体结构10处理设备包括加工台50、反应腔体20、冷却腔体30和搬运手臂40，反应腔体20、冷却腔体30和搬运手臂40均与加工台50连接。反应腔体20用于形成半导体结构10的功函数层13；反应腔体20还用于对半导体结构10进行第一降温处理以冷却至第一预设温度，第一降温处理中单位时间的温度变化量为第一速率。冷却腔体30用于对半导体结构10进行第二降温处理以冷却至第二预设温度，第二降温处理中单位时间内的温度变化量为第二速率，第一速率小于第二速率，第二预设温度小于第一预设温度。搬运手臂40用于将反应腔体20内的半导体结构10转移至冷却腔体30内。半导体结构10制作方法需要使用半导体结构10处理设备进行制作，通过在反应腔体20内进行第一降温处理，使得衬底11先进行缓慢降温，然后在冷却腔体30内进行第二降温阶段，使得衬底11降温至第二预设温度，避免因温差过大而导致栅极介质层12碎裂，从而减少栅极结构的漏电现象。
参照图5，本实施例中，反应腔体20内设置有反应台21，反应台21用于加热放置在反应台21上的半导体结构10，便于为功函数层13的形成提供反应条件。反应台21例如可以采用电加热、激光加热、频射加热等其中一种实现方式。
可选的，反应腔体20的反应台21具有多个伸缩孔，反应台21内还设置有升降装置212，升降装置212具有升降针。
本实施例中，在形成功函数层13时，升降装置212用于带动升降针沿伸缩孔移动至反应台21内部，反应台21用于抵顶半导体结构10，反应台21用于以加热温度对半导体结构10加热，以形成功函数层13；加热温度大于或者等于第一冷却温度。
可选的，反应腔体20内还设置有第二进气管24，第二进气管24用于通入反应气体，以形成功函数层13。示例性的，第二进气管24设置在反应台21的上方，且第二进气管24的出气口正对反应台21，以便反应气体能够接触放置在反应台21上的半导体结构10，并在衬底11上形成功函数层13。
可选的，反应气体可以包括四氯化钛和氨气，以形成材质可以为氮化钛(TiN)的功函数层13。具体的，四氯化钛和氨气在加热的条件下发生化学反应，从而在栅极介质层12的表面形成氮化钛。参照图6和图7，本实施例中，在进行第一降温处理时，升降装置212还用于带动升降针沿伸缩孔从反应台21伸出，直至升降针承接衬底11。由于衬底11与反应台21之间具有一定预设距离，有利于衬底11进行散热，从而降低衬底11以及覆盖在衬底11上的栅极介质层12和功函数层13的温度。
可选的，反应腔体20内还设置有第一进气管22，所述第一进气管22用于以一定的气体流速通入工作气体。示例性的，第一进气管22位于反应腔体20的顶端，且第一进气管22的出气口正对反应台21。可选的，工作气体可以包括氮气。通过通入工作气体，能够带走衬底11的部分热量，从而进一步冷却衬底11。同时，工作气体还能为功函数层13的冷却过程提供气体氛围。
需要说明的是，反应腔体20内可以设置有两个或者两个以上的第一进气管22，以便于从多个位置对反应台21进行吹气，从而对冷却衬底11的表面进行均匀的冷却。
可选的，反应腔体20还包括控制装置，控制装置与反应台21连接，第一进气管22设置有第一阀门，控制装置与第一阀门连接。在一种可能的实现方式中，控制装置可以是单片机或者可编程逻辑控制器(PLC)等能够实现控制功能的设备。
进行第一降温处理时，控制装置用于控制反应台21的温度为第一冷却温度，控制装置还用于控制工作气体以第一气体流速通入，具体的，控制装置可以通过控制第一阀门的流量，以控制流过第一阀门的工作气体的流速。通过反应台21和工作气体，以将半导体结构10冷却至中间预设温度。
当半导体结构10冷却至中间预设温度以后，控制装置还用于控制反应台21的温度为第二冷却温度，第一冷却温度大于或者等于第二冷却温度，控制装置还用于控制工作气体以第二气体流速通入，第二气体流速大于或者等于第一气体流速。相同的，控制装置可以通过控制第一阀门的流量，以控制流过第一阀门的工作气体的流速。通过反应台21和工作气体，以将半导体结构10冷却至第一预设温度。
可选的，参照图8，冷却腔体30内设置有冷却台31，冷却台31用于承接半导体结构10，冷却台31内部具有供冷却液通过的通道312，以使冷却液以一定的流速从通道312内通过。
通过在冷却台31内通入冷却液，冷却台31能够冷却衬底11，并且能够冷却覆盖在衬底11表面的栅极介质层12和功函数层13。由于冷却台31承接衬底11，衬底11直接与冷却台31进行接触，从而使得第二降温处理过程中的第二速率大于第一降温处理过程中的第一速率。
可选的，冷却腔体30内还设置有第三进气管32，第三进气管32用于通入工作气体，以使半导体结构10冷却至第二预设温度。
可选的，工作气体可以包括氮气。通过通入工作气体，能够带走衬底11的部分热量，从而进一步冷却衬底11。同时，工作气体还能为功函数层13的冷却过程提供气体氛围。
本领域技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (16)

1.一种半导体结构制作方法，其特征在于，包括：
提供衬底；
形成栅极介质层，所述栅极介质层覆盖在所述衬底上；
形成功函数层，所述功函数层覆盖在所述栅极介质层上；
通过反应腔体进行第一降温处理以将所述衬底冷却至第一预设温度，所述第一降温处理中单位时间的温度变化量为第一速率；
通过冷却腔体进行第二降温处理以将所述衬底冷却至第二预设温度，所述第二降温处理中单位时间的温度变化量为第二速率，所述第一速率小于所述第二速率，所述第二预设温度小于所述第一预设温度。
2.根据权利要求1所述的半导体结构制作方法，其特征在于，形成所述功函数层包括：
将所述衬底转移至反应腔体；所述反应腔体内设置有用于承载所述衬底的反应台；
在所述反应台上方通入反应气体，以加热温度对所述衬底加热。
3.根据权利要求2所述的半导体结构制作方法，其特征在于，通过反应腔体进行第一降温处理以将所述衬底冷却至第一预设温度包括：
以第一冷却温度对所述衬底冷却，直至所述衬底冷却至中间预设温度，所述中间预设温度大于所述第一预设温度，所述加热温度大于或者等于所述第一冷却温度；
以第二冷却温度对所述衬底冷却，直至所述衬底冷却至所述第一预设温度，所述第一冷却温度大于或者等于所述第二冷却温度。
4.根据权利要求3所述的半导体结构制作方法，其特征在于，通过反应腔体进行第一降温处理以将所述衬底冷却至第一预设温度还包括：以第一冷却温度对所述衬底冷却时，在所述反应台上方以第一气体流速通入工作气体，直至所述衬底冷却至中间预设温度。
5.根据权利要求4所述的半导体结构制作方法，其特征在于，通过反应腔体进行第一降温处理以将所述衬底冷却至第一预设温度还包括：以第二冷却温度对所述衬底冷却时，在所述反应台上方以第二气体流速通入工作气体，直至所述衬底冷却至第一预设温度；所述第二气体流速大于或者等于所述第一气体流速。
6.根据权利要求2-5任一项所述的半导体结构制作方法，其特征在于，通过冷却腔体进行第二降温处理以将所述衬底冷却至第二预设温度包括：
将所述衬底转移至冷却腔体；所述冷却腔体内设置有用于承载所述衬底的冷却台；
在所述冷却台内通入冷却液，直至所述衬底冷却至第二预设温度。
7.根据权利要求6所述的半导体结构制作方法，其特征在于，通过冷却腔体进行第二降温处理以将所述衬底冷却至第二预设温度还包括：
在所述冷却台的上方通入工作气体。
8.根据权利要求7所述的半导体结构制作方法，其特征在于，所述反应气体包括四氯化钛和氨气，所述工作气体包括氮气。
9.一种半导体结构处理设备，其特征在于，包括：加工台、反应腔体、冷却腔体和搬运手臂，所述反应腔体、冷却腔体和搬运手臂均与所述加工台连接；
所述反应腔体用于形成半导体结构的功函数层，所述反应腔体还用于对所述半导体结构进行第一降温处理以冷却至第一预设温度，所述第一降温处理中单位时间的温度变化量为第一速率；
所述冷却腔体用于对所述半导体结构进行第二降温处理以冷却至第二预设温度，所述第二降温处理中单位时间内的温度变化量为第二速率，所述第一速率小于所述第二速率，所述第二预设温度小于所述第一预设温度；
所述搬运手臂用于将所述反应腔体内的所述半导体结构转移至所述冷却腔体内。
10.根据权利要求9所述的半导体结构处理设备，其特征在于，
所述反应腔体内设置有反应台，所述反应台具有多个伸缩孔，所述反应台内还设置有升降装置，所述升降装置具有升降针，所述升降装置用于带动所述升降针沿所述伸缩孔从所述反应台伸出；所述反应台用于承接半导体结构，并以一定的温度对所述半导体结构进行加热或者冷却。
11.根据权利要求10所述的半导体结构处理设备，其特征在于，所述反应腔体内还设置有第一进气管，所述第一进气管用于以一定的气体流速通入工作气体。
12.根据权利要求11所述的半导体结构处理设备，其特征在于，所述反应腔体还包括控制装置，所述控制装置与所述反应台连接，所述第一进气管设置有第一阀门，所述控制装置与所述第一阀门连接；
所述控制装置用于控制所述反应台以第一冷却温度对所述半导体结构冷却，所述控制装置还用于控制所述工作气体以第一气体流速通入，以将所述半导体结构冷却至中间预设温度；
所述控制装置还用于控制所述反应台以第二冷却温度对所述半导体结构冷却，所述控制装置还用于控制所述工作气体以第二气体流速通入，以将所述半导体结构冷却至第一预设温度；所述第一冷却温度大于或者等于所述第二冷却温度，所述第二气体流速大于或者等于所述第一气体流速。
13.根据权利要求12所述的半导体结构处理设备，其特征在于，所述反应腔体内还设置有第二进气管，所述第二进气管用于通入反应气体；
所述升降装置还用于带动所述升降针沿所述伸缩孔移动至所述反应台内部，所述反应台用于承接所述半导体结构，所述反应台用于以加热温度对所述半导体结构加热，以形成所述功函数层；所述加热温度大于或者等于所述第一冷却温度。
14.根据权利要求9所述的半导体结构处理设备，其特征在于，所述冷却腔体内设置有冷却台，所述冷却台用于承接所述半导体结构，所述冷却台内部具有供冷却液通过的通道，以使所述冷却液以一定的流速从所述通道内通过。
15.根据权利要求14所述的半导体结构处理设备，其特征在于，所述冷却腔体内还设置有第三进气管，所述第三进气管用于通入工作气体，以使所述半导体结构冷却至所述第二预设温度。
16.根据权利要求13或15所述的半导体结构处理设备，其特征在于，所述反应气体包括四氯化钛和氨气，所述工作气体包括氮气。
CN202111064521.XA 2021-09-10 2021-09-10 半导体结构制作方法及半导体结构处理设备 Pending CN115799056A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111064521.XA CN115799056A (zh) 2021-09-10 2021-09-10 半导体结构制作方法及半导体结构处理设备
PCT/CN2022/091216 WO2023035640A1 (zh) 2021-09-10 2022-05-06 半导体结构制作方法及半导体结构处理设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111064521.XA CN115799056A (zh) 2021-09-10 2021-09-10 半导体结构制作方法及半导体结构处理设备

Publications (1)

Publication Number Publication Date
CN115799056A true CN115799056A (zh) 2023-03-14

Family

ID=85417238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111064521.XA Pending CN115799056A (zh) 2021-09-10 2021-09-10 半导体结构制作方法及半导体结构处理设备

Country Status (2)

Country Link
CN (1) CN115799056A (zh)
WO (1) WO2023035640A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116770264B (zh) * 2023-08-21 2023-11-14 合肥晶合集成电路股份有限公司 半导体器件的加工方法、装置、处理器和半导体加工设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3535457B2 (ja) * 2000-09-11 2004-06-07 東京エレクトロン株式会社 基板の熱処理装置
JP5635378B2 (ja) * 2010-11-30 2014-12-03 日東電工株式会社 半導体ウエハ搬送方法および半導体ウエハ搬送装置
CN104291667B (zh) * 2014-09-30 2016-07-06 苏州安泰空气技术有限公司 玻璃基板的快速连续移动洁净冷却系统
CN108574009B (zh) * 2017-03-07 2021-04-02 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
JP7269713B2 (ja) * 2018-10-09 2023-05-09 東京エレクトロン株式会社 基板冷却装置及び基板冷却方法
US11164796B2 (en) * 2019-03-14 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure

Also Published As

Publication number Publication date
WO2023035640A1 (zh) 2023-03-16

Similar Documents

Publication Publication Date Title
US10943806B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and non- transitory computer-readable recording medium
US9023429B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
US7662236B2 (en) Method for forming insulation film
US9589819B1 (en) Substrate processing apparatus
US20120220116A1 (en) Dry Chemical Cleaning For Semiconductor Processing
JP2012216631A (ja) プラズマ窒化処理方法
US20090209095A1 (en) Manufacturing Method for Semiconductor Devices and Substrate Processing Apparatus
CN106920760A (zh) 衬底处理装置及半导体器件的制造方法
CN115799056A (zh) 半导体结构制作方法及半导体结构处理设备
KR100865581B1 (ko) 반도체장치의 제조방법 및 기판처리장치
US20150179743A1 (en) Graphene as a Ge Surface Passivation Layer to Control Metal-Semiconductor Junction Resistivity
JP5286565B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
WO2023035639A1 (zh) 半导体结构制作方法及半导体结构处理设备
JP7433457B2 (ja) 流動性間隙充填膜のためのマルチステッププロセス
US20230377953A1 (en) Substrate processing method and substrate processing apparatus
JP4218360B2 (ja) 熱処理装置及び熱処理方法
US20130087099A1 (en) In-Situ Hydroxylation Apparatus
JP2006351582A (ja) 半導体装置の製造方法及び基板処理装置
US20080227267A1 (en) Stop mechanism for trench reshaping process
JP2014187269A (ja) 半導体装置の製造方法、基板処理装置及びプログラム
TWI612612B (zh) 基板處理裝置、半導體裝置的製造方法、程式
JP2010212391A (ja) 半導体装置の製造方法及び基板処理装置
US20240153818A1 (en) Embedding method and processing system
US11981992B2 (en) Method for forming RuSi film and substrate processing system
US20210017642A1 (en) METHOD FOR FORMING RuSi FILM AND SUBSTRATE PROCESSING SYSTEM

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination