CN115775851A - 晶硅电池的制备方法 - Google Patents

晶硅电池的制备方法 Download PDF

Info

Publication number
CN115775851A
CN115775851A CN202211373004.5A CN202211373004A CN115775851A CN 115775851 A CN115775851 A CN 115775851A CN 202211373004 A CN202211373004 A CN 202211373004A CN 115775851 A CN115775851 A CN 115775851A
Authority
CN
China
Prior art keywords
semiconductor substrate
layer
back surface
passivation layer
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211373004.5A
Other languages
English (en)
Other versions
CN115775851B (zh
Inventor
马志杰
袁陨来
王建波
周锐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Longi Green Energy Technology Co Ltd
Original Assignee
Longi Green Energy Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Longi Green Energy Technology Co Ltd filed Critical Longi Green Energy Technology Co Ltd
Priority to CN202211373004.5A priority Critical patent/CN115775851B/zh
Publication of CN115775851A publication Critical patent/CN115775851A/zh
Application granted granted Critical
Publication of CN115775851B publication Critical patent/CN115775851B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

本申请实施例提供了一种晶硅电池的制备方法,该制备方法包括:在半导体基底的背面上依次形成隧穿钝化层以及掩膜层;其中,半导体基底具有相背的正面以及背面;对掩膜层进行构图,形成掩膜图案;其中,掩膜图案露出部分隧穿钝化层;利用刻蚀液去除未被掩膜图案遮挡的隧穿钝化层,以露出部分半导体基底,并利用刻蚀液对露出的半导体基底进行抛光;在半导体基底的背面形成保护层,保护层覆盖掩膜图案以及露出的半导体基底;在半导体基底的正面进行制绒;去除保护层,并在半导体基底的正面和背面分别形成钝化层;在半导体基底的背面形成第一电极和第二电极,第一电极穿过钝化层与半导体基底接触,第二电极穿过钝化层与隧穿钝化层接触。

Description

晶硅电池的制备方法
技术领域
本申请涉及晶硅电池的制备方法技术领域,具体涉及一种晶硅电池的制备方法。
背景技术
随着科技的发展,晶硅电池的应用越来越广泛。通常,通过晶硅电池可以进行发电,即将晶硅电池安装在屋面或者晶硅电池安装在支架,之后晶硅电池经过阳光的照射,便可以将光能转换为电能。
现有技术在制备晶硅电池时,通常在半导体基底上形成钝化层,之后在钝化层上开槽,并在开槽处通过印刷工艺形成电极,以使电极与半导体基底接触。印刷工艺对基底的要求较高,然而,现有技术中由于半导体基底的表面不平整或者为绒面,因而不易印刷形成电极,常会出现电极与半导体基底的分离。此外,半导体基底的表面不平整或者为绒面,电极与半导体基底的接触面积较大,会提高电子和空穴的复合,降低电池效率。
发明内容
本申请实施例提供了一种晶硅电池的制备方法,以解决现有技术中半导体基底的表面不平整或者为绒面,因而不易印刷形成电极,常会出现电极与半导体基底的分离,且半导体基底的表面不平整或者为绒面,电极与半导体基底的接触面积较大,会提高电子和空穴的复合,降低电池效率的问题。
为了解决上述技术问题,本申请是这样实现的:
本申请实施例提供了一种晶硅电池的制备方法,包括:在半导体基底的背面上依次形成隧穿钝化层以及掩膜层;其中,所述半导体基底具有相背的正面以及背面;对所述掩膜层进行构图,形成掩膜图案;其中,所述掩膜图案露出部分所述隧穿钝化层;利用刻蚀液去除未被所述掩膜图案遮挡的所述隧穿钝化层,以露出部分所述半导体基底,并利用所述刻蚀液对露出的所述半导体基底进行抛光;在所述半导体基底的背面形成保护层,所述保护层覆盖所述掩膜图案以及露出的所述半导体基底;在所述半导体基底的正面进行制绒;去除所述保护层,并在所述半导体基底的正面和背面分别形成钝化层;在所述半导体基底的背面形成第一电极和第二电极,所述第一电极穿过所述钝化层与所述半导体基底接触,所述第二电极穿过所述钝化层与所述隧穿钝化层接触。
可选地,所述在半导体基底的背面上形成隧穿钝化层,包括:在所述半导体基底的背面上依次形成所述隧穿氧化层和所述掺杂硅层;其中,所述掺杂硅层包括掺杂非晶硅。
可选地,所述在所述半导体基底的背面形成保护层,包括:对形成有所述掺杂硅层和所述隧穿氧化层的半导体基底进行退火,以使所述掺杂非晶硅转换为掺杂多晶硅,且激活所述掺杂多晶硅,并在所述半导体基底的背面形成第一保护层,在所述半导体基底的正面形成第二保护层;在所述半导体基底的背面形成第一保护层,在所述半导体基底的正面形成第二保护层之后,在所述半导体基底的正面进行制绒之前,所述制备方法还包括:去除所述半导体基底的正面的第二保护层。
可选地,所述对形成有所述掺杂硅层和所述隧穿氧化层的半导体基底进行退火的退火温度范围为850度-950度。
可选地,所述刻蚀液为氢氧化钾溶液、氢氧化钠溶液中的至少一种。
可选地,所述刻蚀液的刻蚀温度范围为70度-90度;所述刻蚀液的刻蚀时间为180秒-400秒。
可选地,所述在半导体基底的背面上形成掩膜层,包括:利用化学气相沉积设备,在所述半导体基底的背面上形成所述掩膜层。
可选地,在半导体基底的背面上依次形成隧穿钝化层以及掩膜层,包括:利用化学气相沉积设备,在所述半导体基底的背面上依次形成所述隧穿钝化层以及所述掩膜层。
可选地,所述对所述掩膜层进行构图,形成掩膜图案,包括:利用激光去除部分所述掩膜层,以形成掩膜图案。
可选地,所述去除所述保护层,包括:去除所述第一保护层以及所述掩膜图案。
可选地,所述掩膜层为氧化硅,所述掩膜层的厚度范围为15纳米-25纳米。
在本申请实施例中,在半导体基底的背面上依次形成隧穿钝化层以及掩膜层;其中,半导体基底具有相背的正面以及背面;对掩膜层进行构图,形成掩膜图案;其中,掩膜图案露出部分隧穿钝化层;利用刻蚀液去除未被掩膜图案遮挡的隧穿钝化层,以露出部分半导体基底,并利用刻蚀液对露出的半导体基底进行抛光;在半导体基底的背面形成保护层,保护层覆盖掩膜图案以及露出的半导体基底;在半导体基底的正面进行制绒;去除保护层,并在半导体基底的正面和背面分别形成钝化层;在半导体基底的背面形成第一电极和第二电极,第一电极穿过钝化层与半导体基底接触,第二电极穿过钝化层与隧穿钝化层接触,从而形成晶硅电池。在本申请实施例中,利用刻蚀液去除隧穿钝化层的同时,对半导体基底的背面露出的部分进行抛光,可以简化晶硅电池的制备工艺。此外,在形成晶硅电池的过程中,通过刻蚀液去除未被掩膜图案遮挡的隧穿钝化层,以露出部分半导体基底,并利用刻蚀液对露出的半导体基底进行抛光,从而使得半导体基底的背面露出的部分被抛光,从而有利于在该部分后续形成第一电极,避免了通过印刷工艺形成第一电极时,第一电极与半导体基底分离。在此基础上,半导体基底的背面露出的部分被抛光,还可以使得从正面射入的半导体基底中的光线照射在背面之后,光线在抛光的背面具有较强的反射,即光线被抛光的背面较多的反射在半导体基底内部,使得半导体基底内部的光线内反射提高,从而可以提高半导体基底针对光线的利用率,进而可以提高形成的晶硅电池对光线的利用率。再者,由于半导体基底的背面露出的部分被刻蚀液抛光形成抛光面,相对于半导体基底的表面不平整或者为绒面而言,因而形成第一电极后,第一电极与抛光面的接触面积较小,因此可以降低电子和空穴的复合,提高电池效率。
附图说明
图1表示本申请实施例提供的一种晶硅电池的制备方法的流程图;
图2表示本申请实施例提供的一种晶硅电池的制备过程的示意图之一;
图3表示本申请实施例提供的一种晶硅电池的制备过程的示意图之二;
图4表示本申请实施例提供的一种晶硅电池的制备过程的示意图之三;
图5表示本申请实施例提供的一种晶硅电池的制备过程的示意图之四;
图6表示本申请实施例提供的一种晶硅电池的制备过程的示意图之五;
图7表示本申请实施例提供的一种晶硅电池的制备过程的示意图之六;
图8表示本申请实施例提供的一种晶硅电池的制备过程的示意图之七;
图9表示本申请实施例提供的一种晶硅电池的制备过程的示意图之八;
图10表示本申请实施例提供的一种晶硅电池的制备过程的示意图之九;
图11表示本申请实施例提供的一种晶硅电池的制备过程的示意图之十。
附图标记:
10:半导体基底;20:隧穿钝化层;21:隧穿氧化层;22:掺杂硅层;30:掩膜层;41:第一保护层;42:第二保护层;50:钝化层;51:氧化铝层;52:氮化硅层;61:第一电极;62:第二电极。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
应理解,说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此,在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外,这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。
参照图1,示出了本申请实施例提供的一种晶硅电池的制备方法的流程图。如图1所示,该晶硅电池的制备方法包括:
步骤101:在半导体基底的背面上依次形成隧穿钝化层以及掩膜层;其中,半导体基底具有相背的正面以及背面。
其中,在对半导体基底的背面上依次形成隧穿钝化层以及掩膜层之前,可以先对半导体基底进行碱抛,即将半导体基底放置在碱液中,通过碱液对半导体基底进行碱抛光,使得半导体基底的正面和背面均被抛光。碱液可以为氢氧化钠溶液,当然,还可以为其他类型的碱液,例如,碱液为氢氧化钾溶液。对于碱液的具体类型,本申请实施例在此不作限定。
当然,在对半导体基底的背面上依次形成隧穿钝化层以及掩膜层之前,还可以仅对半导体基底的背面进行抛光,即通过碱液仅对半导体基底的背面进行抛光。
需要说明的是,在对半导体基底的背面上依次形成隧穿钝化层以及掩膜层之前,对半导体基底的背面进行抛光,可以使得半导体基底的背面较为平整,平整的表面便于隧穿钝化层附着,即,便于在平整的表面上形成隧穿钝化层,进而在隧穿钝化层上形成掩膜层,即便于在背面形成隧穿钝化层以及掩膜层。
另外,在本申请实施例中,半导体基底可以为P型单晶硅片。另外,P型单晶硅片的厚度可以根据实际需要进行设定,例如,P型单晶硅片的厚度为10纳米,再例如,P型单晶硅片的厚度为100纳米。对于P型单晶硅片的厚度的具体数值,本申请实施例在此不作限定。
另外,P型单晶硅片的正面以及背面均可以为带倒角的正方形,正方形的边长可以根据实际需要进行设定,例如,正方形的边长为10纳米,再例如,正方形的边长为20纳米。
当然,在本申请实施例中,半导体基底还可以为N型单晶硅片,另外,P型单晶硅片的厚度可以根据实际需要进行设定,例如,N型单晶硅片的厚度为50纳米,再例如,N型单晶硅片的厚度为150纳米。对于N型单晶硅片的厚度的具体数值,本申请实施例在此不作限定。
另外,N型单晶硅片的正面以及背面均可以为带倒角的正方形,正方形的边长可以根据实际需要进行设定,例如,正方形的边长为30纳米,再例如,正方形的边长为10纳米。
在本申请实施例中,在半导体基底的背面上依次形成隧穿钝化层以及掩膜层,即首先在半导体基底的背面形成隧穿钝化层,之后在隧穿钝化层上形成掩膜层。
另外,在一些实现方式中,在半导体基底的背面形成隧穿钝化层的实现方式可以为:在半导体基底的背面上依次形成隧穿氧化层和掺杂硅层;其中,掺杂硅层包括掺杂非晶硅。
其中,在半导体基底的背面可以首先形成隧穿氧化层,之后在隧穿氧化层上形成掺杂硅层,隧穿氧化层与掺杂硅层组合形成隧穿钝化层。
需要说明的是,在隧穿氧化层上形成掺杂硅层时,可以只形成掺杂非晶硅,也可以形成包括掺杂非晶硅以及掺杂多晶硅的混合层。
其中,在隧穿氧化层上形成掺杂硅层之后,后续在通过碱液将掺杂硅层去除的情况下,由于掺杂非晶硅相比于掺杂多晶硅更容易用碱液去除,因此掺杂硅层包括掺杂非晶硅,更有利于利用碱液去除掺杂硅层,可以缩短去除掺杂硅层的时间。
在另一些实现方式中,在半导体基底的背面形成隧穿钝化层的实现方式可以为:在半导体基底的背面上依次形成隧穿氧化层和掺杂硅层;其中,掺杂硅层为掺杂多晶硅、掺杂单晶硅中的至少一种。
另外,在本申请实施例中,可以通过化学气相沉积设备,在半导体基底的背面形成隧穿氧化层。其中,隧穿氧化层可以包括氧化硅。
另外,通过化学气相沉积设备在半导体基底的背面形成隧穿氧化层时,可以通入N2O,即通入一氧化二氮,且使得化学气相沉积设备中的压力保持在120豪托-160豪托之间,化学气相沉积设备的功率保持在9500瓦,通入N2O的流量保持在7500sccm,温度控制在420度,且使得N2O与半导体基底的接触时间保持在100秒-150秒之间,从而N2O中的氧原子与半导体基底中的硅反应生成氧化硅,从而在半导体基底的背面形成隧穿氧化层。另外,通过控制通入一氧化二氮的时间,可以控制隧穿氧化层的厚度,在本申请实施例中,隧穿氧化层的厚度可以为1.2纳米-2纳米中任一数值。
另外,使用化学气相沉积设备形成隧穿氧化层,由于化学气相沉积设备的机理是:借助微波或射频等使含有薄膜组成原子的气体,在局部形成等离子体,而等离子体化学活性很强,很容易发生反应,在基片上沉积出所期望的薄膜。
另外,在本申请实施例中,在利用化学气相沉积设备形成隧穿氧化层时,而化学沉积相设备具体为等离子体增强化学气相沉积设备(Plasma Enhanced Chemical VaporDepositio,PEVCD),从而在形成隧穿氧化层时,通入的一氧化二氮的量容易控制,且通入的一氧化二氮容易在气相沉积设备中形成等离子体,等离子体化学活动比较强,容易反应,从而一氧化二氮中的氧原子与半导体基底中的硅原子反应,从而容易形成隧穿钝化层。且在通过化学气相沉积设备形成隧穿氧化层时,由于化学气相沉积设备中可以直接使得气体成为等离子体,等离子体容易反应,从而使得形成隧穿钝化层的时间较短,可以减小加工晶硅电池的加工时长。
在本申请实施例中,通入一氧化二氮,一氧化二氮中在化学气相设备中变成等离子体,即氧原子变成等离子体,等离子体中高速运动的电子撞击到半导体基底的背面,使得半导体基底背面的硅原子处于激活的状态,从而与氧原子反应形成氧化硅,即形成SiOx。
另外,在隧穿氧化层上形成掺杂硅层时,也可以使用化学气相沉积设备来形成掺杂硅层。其中,当半导体基底为P型单晶硅片时,此时,可以在P型单晶硅片上形成N型掺杂硅层。具体的,可以通入SiH4和PH3,即通入硅烷和磷化氢,硅烷和磷化氢的比例范围在1.2-1:1之间,且使得化学气相沉积设备中的压力保持在300豪托-400豪托之间,化学气相沉积设备的功率保持在8500瓦-9500瓦之间,温度控制在420度,从而硅烷和磷化氢在进入化学气相沉积设备中之后,硅烷中的硅原子以及磷化氢中的磷原子在隧穿氧化层上沉积,形成掺杂硅层。其中,由于掺杂硅层中具有磷,因此,掺杂硅层为N型掺杂硅层。另外,通过控制通入硅烷和磷化氢的时间,可以控制掺杂硅层的厚度,在本申请实施例中,掺杂硅层的厚度可以为200纳米。
当半导体基底为N型单晶硅片时,此时,可以在N型单晶硅片上形成P型掺杂硅层。具体的,可以通入BH3以及SiH4,即通入硼烷和硅烷,从而硼烷中的硼原子以及硅烷中的硅原子在隧穿氧化层上沉积,形成掺杂硅层。由于掺杂硅层中具有硼,因此,掺杂硅层为P型掺杂硅层。
另外,在本申请实施例中,利用化学气相沉积设备形成掺杂硅层时,而化学沉积相设备具体为等离子体增强化学气相沉积设备,从而在形成掺杂硅层时,当掺杂硅层为N型掺杂硅层时,可以便于控制通入磷化氢的通入量,从而可以便于调整形成的掺杂硅层中的磷原子的浓度。且在形成掺杂硅层时,可以使得磷原子的浓度较高,从而使得掺杂硅层具有较好的掺杂效果。另外,在后续工艺步骤中需要去除部分掺杂硅层,而化学气相沉积设备在形成膜层时,温度较低,且温度越低,形成的膜层越容易去除,从而通过化学气相沉积设备形成掺杂硅层时,也便于后续去除部分的掺杂硅层。另外,在通过化学气相沉积设备形成掺杂硅层时,由于化学气相沉积设备中可以直接使得气体成为等离子体,等离子体容易反应,从而使得形成掺杂硅层的时间较短,可以减小加工晶硅电池的加工时长。
另外,在通过化学气相沉积设备形成掺杂硅层,当掺杂硅层为P型掺杂硅层时,具有的效果可以参考掺杂硅层为N型掺杂硅层时的效果,在此不再赘述。
另外,在一些实现方式中,在半导体基底的背面上形成掩膜层的实现方式可以为:利用化学气相沉积设备,在半导体基底的背面上形成掩膜层。
其中,使用化学气相沉积设备形成掩膜层,由于化学气相沉积设备的机理是:借助微波或射频等使含有薄膜组成原子的气体,在局部形成等离子体,而等离子体化学活性很强,很容易发生反应,在基片上沉积出所期望的薄膜。即通过使用化学气相沉积设备在半导体基底的背面形成掩膜层,可以便于在半导体基底的背面形成掩膜层。
另外,在本申请实施例中,掩膜层可以为包括氧化硅。
例如,如图2所示,将半导体基底10的背面以及正面抛光,如图3所示,在半导体基底10的背面形成隧穿氧化层20,即形成氧化硅层21,之后在氧化硅层上形成掺杂硅层22,在掺杂硅层22上形成掩膜层30。
另外,在半导体基底的背面形成掩膜层时,可以在形成了隧穿氧化层以及掺杂硅层之后,在掺杂硅层上形成掩膜层。具体的,在利用化学气相沉积设备形成掩膜层时,可以通入N2O,即通入一氧化二氮,且使得化学气相沉积设备中的压力保持在150豪托-180豪托之间,化学气相沉积设备的功率保持在9500瓦,通入N2O的流量保持在7500sccm-9000sccm,温度控制在420度,且使得N2O与半导体基底的接触时间保持在1000秒-1300秒之间,从而N2O中的氧原子与半导体基底中的硅反应生成氧化硅,从而在半导体基底的背面形成掩膜层。另外,通过控制通入一氧化二氮的时间,可以控制掩膜层的厚度,在本申请实施例中,掩膜层的厚度可以为15纳米-25纳米中任一数值。例如,掩膜层的厚度可以为15纳米,还可以为20纳米,还可以为22纳米,还可以为25纳米。
另外,在相关技术中,在形成掩膜层时,通常使用印刷设备印刷掩膜层。在印刷掩膜层时,通常印刷的掩膜层的良率差,且在印刷过程中,容易带来污染,即掩膜层容易被污染。并且,后续掩膜层也需要被去除,而印刷的掩膜层也会难以去除。
而在本申请实施例中,利用化学气相沉积设备形成掩膜层时,而化学沉积相设备具体为等离子体增强化学气相沉积设备,从而在形成掩膜层时,当掩膜层为N型掩膜层时,可以便于控制通入一氧化二氮的通入量,从而可以便于调整形成的掩膜层的厚度。另外,在后续工艺步骤中需要去除部分掩膜层,而化学气相沉积设备在形成膜层时,温度较低,且温度越低,形成的膜层越容易去除,从而通过化学气相沉积设备形成掩膜层时,也便于后续去除部分的掩膜层。另外,在通过化学气相沉积设备形成掩膜层时,由于化学气相沉积设备中可以直接使得气体成为等离子体,等离子体容易反应,从而使得形成掩膜层的时间较短,即可以快速形成掩膜层,从而可以减小加工晶硅电池的加工时长。另外,在通过化学气相沉积设备形成掩膜层时,由于一氧化二氮在设备中会成为等离子体,从而进行反应,相当于是通过原子之间的反应形成掩膜层,而原子之间的反应一般较为稳定,从而使得形成的掩膜层的良率提高,并且,在设备中,掩膜层也不易被污染。
另外,在一些实现方式中,步骤101的实现方式可以为:利用化学气相沉积设备,在半导体基底的背面上依次形成隧穿钝化层以及掩膜层。可以采用同一化学气相沉积设备形成隧穿钝化层以及掩膜层,从而可以降低生产成本。并且,使用同一化学气相沉积设备形成隧穿钝化层以及掩膜层,还可以避免在形成隧穿钝化层之后,更换设备,导致制作晶硅电池的生产效率下降的问题出现,即使用同一化学气相沉积设备形成隧穿钝化层以及掩膜层,还可以提高制作晶硅电池的生产效率。
步骤102:对掩膜层进行构图,形成掩膜图案;其中,掩膜图案露出部分隧穿钝化层。
在形成了掩膜层之后,为了后续便于形成晶硅电池,需要去除掩膜层的部分区域,从而露出部分隧穿钝化层,且去除掩膜层的部分区域,以露出部分隧穿钝化层,是在半导体基底上形成P型区域。因此,可以对掩膜层进行构图,形成掩膜图案,掩膜图案露出部分隧穿钝化层。
另外,在一些实现方式中,步骤102的实现方式可以为:利用激光去除部分掩膜层,以形成掩膜图案。
在利用激光去除部分掩膜层时,示例的,可以使用绿光纳秒激光器,且使得绿光纳秒激光器的功率在50%-65%之间,绿光纳秒激光器的扫描速率保持在15m/s-30m/s之间,从而激光纳秒激光器发射出的激光刻蚀掩膜层,使得部分掩膜层被激光去除。
另外,在利用激光去除掩膜层时,一方面由于发射激光的激光器便于控制,因此可以较为精确的去除部分掩膜层,从而使得形成的掩膜图案精确度较高;另一方面,直接用激光去除,无需制作光刻胶层,因而可以简化形成掩膜图案的工序。
当然,步骤102的实现方式还可以为其他实现方式,例如,通过刻蚀液去除掩膜层。即使得待去除的部分掩膜层与酸液接触,通过酸液腐蚀掩膜层,从而使得部分掩膜层被去除,从而在掩膜层上构图。对于在掩膜层上构图的方式,本申请实施例在此不作限定。
例如,如图4所示,在掩膜层30上构图,形成掩膜图案,掩膜图案露出部分隧穿钝化层20,即露出部分掺杂硅层22。
步骤103:利用刻蚀液去除未被掩膜图案遮挡的隧穿钝化层,以露出部分半导体基底,并利用刻蚀液对露出的半导体基底进行抛光。
其中,可以利用刻蚀液刻蚀未被掩膜层遮挡的隧穿钝化层,即刻蚀液与未被掩膜图案遮挡的隧穿钝化层反应,相当于将未被掩膜图案遮挡的隧穿钝化层腐蚀,从而去除未被掩膜图案遮挡的隧穿钝化层。在未被掩膜图案遮挡的隧穿钝化层被去除之后,便会露出部分半导体基底,此时,半导体基底也会与刻蚀液接触,从而刻蚀液对露出的半导体基底进行抛光,使得露出的半导体基底的表面较为光滑。即可以通过刻蚀液对未被掩膜图案遮挡的隧穿钝化层刻蚀,且同时通过刻蚀液对露出的半导体基底进行抛光,从而可以简化晶硅电池的制备过程。此外,相对于相关技术中利用激光去除未被掩膜图案遮挡的隧穿钝化层而言,利用刻蚀液去除可以避免激光在去除未被掩膜图案遮挡的隧穿钝化层时,激光对半导体基底的损伤。在此基础上,在本申请实施例中,仅利用激光去除部分掩膜层,利用刻蚀液去除隧穿钝化层,相对于相关技术中利用激光同时去除掩膜层和隧穿钝化层而言,还可以降低对激光要求。
另外,在本申请实施例中,刻蚀液可以为碱液,具体的,刻蚀液可以为氢氧化钾溶液、氢氧化钠溶液中的至少一种。当刻蚀液为氢氧化钾溶液、氢氧化钠溶液中的至少一种时,刻蚀液与掩膜图案不反应,即刻蚀液不对掩膜图案进行刻蚀。另外,在本申请实施例中,设置刻蚀液为碱液,一方面碱液不与掩膜图案反应,另一方面,碱液会与隧穿钝化层反应,即碱液会刻蚀隧穿钝化层,且对半导体基底的背面露出的部分进行抛光。若设置刻蚀液为酸液,可能酸液也会与隧穿钝化层反应,从而刻蚀隧穿钝化层,但酸液可能会使得半导体基底的背面露出的部分制绒,即形成绒面,从而本申请中为了使得半导体基底的背面露出的部分为抛光面,确定刻蚀液为碱液。
另外,在通过刻蚀液去除利用刻蚀液去除未被掩膜图案遮挡的隧穿钝化层,以露出部分半导体基底,并利用刻蚀液对露出的半导体基底进行抛光时,刻蚀液本身对环境的污染较小,即利用刻蚀液对半导体基底抛光,可以比较环保,且刻蚀液对半导体基底抛光实际上是湿法抛光,从而在去除隧穿钝化层时,可以使得隧穿钝化层被去除的较为干净。这是因为隧穿钝化层本质上是被刻蚀液溶解,从而隧穿钝化层可以被去除的较为干净。并且使用刻蚀液对半导体基底抛光,即对半导体基底的背面露出的部分进行抛光,相对于相关技术中使用激光去除隧穿钝化层,在使用激光去除隧穿钝化层之后,激光会对半导体基底的背面造成损伤,且无法使得半导体基底的背面被抛光,即相关技术中,在通过激光去除隧穿钝化层之后,半导体基底的背面本质上并不平整,即半导体基底的背面为绒面或者为不平整表面。本申请中的刻蚀液可以使得隧穿钝化层去除的较为干净,且同时可以对半导体基底抛光,即露出的半导体基底的背面是抛光面,较为平整。
另外,在后续的步骤中,需要在半导体基底上形成电极,电极通常以铝为主,半导体基底被抛光之后,可以便于在半导体基底上形成电极。另外,半导体基底被抛光之后,在将半导体基底形成晶硅电池之后,太阳光通常从半导体基底的正面射入半导体基底中,半导体基底的背面未被掩膜图案遮挡的部分被抛光之后,可以使得射入半导体基底中的光线在照射在抛光的背面之后,光线可以较多的被反射至半导体基底中,即使得光线较少的穿过背面,即可以使得半导体基底中的光线的内反射被提高,使得光线较多的留在半导体基底中,从而可以半导体基底针对光线的利用率,进而可以提高晶硅电池针对光线的利用率,使得晶硅电池的发电效率提高。
若不对半导体基底的背面进行抛光,即在将隧穿钝化层去除之后,不对露出的半导体基底的部分背面进行抛光,在太阳光照从半导体基底的正面射入半导体基底之后,光线在照射在不平整的半导体背面上之后,光线反射的较少,从而半导体基底针对光线的利用率较低。相对于相关技术中露出的半导体基底的背面不太平整,使得半导体基底针对光线的利用率较低,本申请中利用刻蚀液在去除未被掩膜图案遮挡的隧穿钝化层,以露出部分半导体基底,并利用刻蚀液对露出的半导体基底进行抛光,可以提高半导体基底针对光线的利用率。
另外,在利用刻蚀液去除未被掩膜图案遮挡的隧穿钝化层,以露出部分半导体基底,并利用刻蚀液对露出的半导体基底进行抛光时,可以将形成的有隧穿钝化层以及掩膜图案的半导体基底浸泡在刻蚀液中,例如浸泡在碱液中,从而刻蚀液去除未被掩膜图案遮挡的隧穿钝化层,且对露出的半导体基底抛光。其中,在将半导体基底浸泡在刻蚀液中时,可以使得刻蚀液的刻蚀温度范围为70度-90度;和/或,刻蚀液的刻蚀时间范围为180秒-400秒。其中,在通过刻蚀液刻蚀隧穿钝化层并对露出的半导体基底进行抛光时,若刻蚀液的刻蚀温度较高,刻蚀液刻蚀的速度较快,则可能会对半导体基底进行刻蚀,导致半导体基底的抛光效果较差;若刻蚀液的刻蚀温度较低,刻蚀液刻蚀的速度较慢,会使得针对晶硅电池的加工时长受到影响,使得加工晶硅电池的效率降低。另外,在通过刻蚀液刻蚀隧穿钝化层并对露出的半导体基底进行抛光,若刻蚀液的刻蚀时间较短,刻蚀液可能对半导体基底的背面不能完全抛光,影响半导体基底的背面的平整度,若刻蚀液的刻蚀时间较长,会使得针对晶硅电池的加工时长受到影响,且可能会刻蚀掉半导体基底的部分,使得加工晶硅电池的效率降低。另外,为了更好的通过刻蚀液刻蚀隧穿钝化层并对露出的半导体基底进行抛光,可以使得刻蚀液的刻蚀温度范围在70度-90度,且同时使得刻蚀液的刻蚀时间范围在180秒-400秒。
例如,在通过刻蚀液对隧穿钝化层刻蚀,并对露出的半导体基底进行抛光时,可以使得刻蚀液的刻蚀温度为80度,刻蚀时间为240秒。
当然,还可以通过在半导体基底的表面滴入刻蚀液,使得刻蚀液刻蚀未被掩膜图案遮挡的隧穿钝化层,且对露出的半导体基底抛光。
例如,如图5所示,在隧穿钝化层20包括隧穿氧化层21和掺杂硅层22的情况下,利用刻蚀液去除未被掩膜图案遮挡的隧穿钝化层20,即利用刻蚀液去除未被掩膜图案遮挡的隧穿氧化层21和掺杂硅层22。
另外,当刻蚀液为碱液时,此时,在通过刻蚀液去除未被掩膜图案遮挡的隧穿钝化层,以露出部分半导体基底,并利用刻蚀液对露出的半导体基底进行抛光之后,还可以清洗半导体基底,使得遗留在半导体基底上的碱液被彻底清除。具体的,可以使用酸液清洗半导体基底,从而酸液与半导体基底上残留的碱液中和,可以半导体基底上不再有碱液残留,从而可以使得半导体基底的表面更加清洁。其中,酸液可以为氢氟酸、还可以为氢氟酸与双氧水的混合液,还可以为氨水与双氧水的混合液。对于酸液的具体类型,本申请实施例在此不作限定。
步骤104:在半导体基底的背面形成保护层,保护层覆盖掩膜图案以及露出的半导体基底。
在半导体基底的背面形成保护层,且保护层覆盖掩膜图案以及露出的半导体基底,可以使得保护层对掩膜图案以及半导体基底进行保护,避免后续制绒过程破坏步骤103中半导体基底上形成的抛光面。
在一些实现方式中,步骤104的实现方式可以为:对形成有掺杂硅层和隧穿氧化层的半导体基底进行退火,以使掺杂非晶硅转换为掺杂多晶硅,且激活掺杂多晶硅,并在半导体基底的背面形成第一保护层,在半导体基底的正面形成第二保护层。
其中,在对形成有掺杂硅层和隧穿氧化层的半导体基底进行退火时,可以使用低压力化学气相沉积设备(Low Pressure Chemical Vapor Deposition,LPCVD),具体的,可以向低压力化学气相沉积设备中通入惰性气体,且使得低压力化学气相沉积设备中的温度保持在设定温度,惰性气体可以确保半导体基底与其他气体不反应,且化学气相沉积设备中的温度可以使得掺杂硅层的掺杂非晶硅转换为掺杂多晶硅,且掺杂多晶硅中的磷原子与硅原子充分结合,使得掺杂多晶硅被激活。其中,在设定的温度下,硅原子中化学键被破坏,从而硅原子的化学键与磷原子的化学键结合,使得磷原子与硅原子充分结合,即掺杂多晶硅被激活指的是掺杂多晶硅中的磷原子与硅原子的化学键结合,即磷原子与硅原子充分结合。另外,当掺杂多晶硅被激活之后,可以使得掺杂硅层具有较好的钝化效果,而掺杂硅层会作为晶硅电池的N型区域,从而可以使得晶硅电池具有钝化效果较好的N型区域。
其中,惰性气体可以为氮气、氩气等气体。例如,在通入氮气时,可以通入氮气20分钟,且通入氮气的流量为20L/min,从而使得氮气对半导体基底的保护效果较好。
另外,在低压力化学气相沉积设备通入惰性气体之后,还可以继续在低压力化学气相沉积设备通入氧气,从而氧气与半导体基底中的硅反应,从而半导体基底的正面以及背面均会形成氧化层,即半导体基底的背面形成第一保护层,正面形成第二氧化层。
其中,在通入氧气时,氧气的流量可以为20L/min,且通入氧气的时间可以为10分钟,从而使得氧气可以与半导体基底充分反应,有利于在半导体基底的正面形成第二保护层,背面形成第一保护层。
需要说明的是,在通过低压力化学气相沉积设备对形成有掺杂硅层和隧穿氧化层的半导体基底进行退火时,并在半导体基底的背面形成第一保护层,在半导体基底的正面形成第二保护层,可以先通入惰性气体,之后通入氧气,从而直接在半导体基底的正面以及背面形成保护层,且无需额外使用其他设备在半导体基底的正面以及背面形成保护层,使得制备晶硅电池的工艺更加简单。
另外,在本申请实施例中,对形成有掺杂硅层和隧穿氧化层的半导体基底进行退火的退火温度范围为850度-950度,即在通过低压力化学气相沉积设备对形成有掺杂硅层和隧穿氧化层的半导体基底进行退火时,低压力化学气相沉积设备中的温度保持在850度-950度,也即是,在850度-950度的温度下,在低压力化学气相沉积设备中通入惰性气体。另外,在低压力化学气相沉积设备中通入氧气时,低压力化学气相沉积设备中的温度液保持在850度-950度,即在850度-950度的温度下,在低压力化学气相沉积设备中通入氧气。
另外,设置退火温度保持在850度-950度,一方面,可以使得掺杂非晶硅被晶化,即使得掺杂非晶硅转换为掺杂多晶硅,另一方面,在退火的同时,可以使得在这个温度范围内,在半导体基底的背面形成第一保护层,正面形成第二保护层。也即是,在本申请实施例中,不仅考虑使得掺杂非晶硅转换为掺杂多晶硅,还考虑了在半导体基底的表面形成保护层,从而设置退火温度范围为850度-950度。若温度过高,在半导体基底的表面不易形成保护层,若温度过低,掺杂非晶硅无法转换为掺杂多晶硅,且无法激活掺杂多晶硅。
例如,如图6所示,在半导体基底10的背面形成第一保护层41,在半导体基底10的正面形成第二保护层42。
步骤105:在半导体基底的正面进行制绒。
由于半导体基底的正面通常为向光面,在将半导体基底形成晶硅电池之后,在阳光照射在晶硅电池的正面之后,阳光会照射在半导体基底的正面。为了使得半导体基底的正面反射较少的阳光,即使得阳光较多的照射在半导体基底中,因此,可以在半导体基底的正面进行制绒。
另外,在一些实现方式中,在半导体基底的背面形成第一保护层,在半导体基底的正面形成第二保护层之后,在半导体基底的正面进行制绒之前,制备方法还可以包括:去除半导体基底的正面的第二保护层。
由于在半导体基底的正面需要为绒面,如果正面一直存在第二保护层,第二保护层会对影响针对半导体基底的正面进行制绒,因此,为了便于后续对半导体基底的正面进行制绒,可以去除半导体基底的正面的第二保护层。
其中,可以通过酸液清洗半导体基底的正面,从而酸液会腐蚀半导体基底的正面的第二保护层,使得第二保护层被去除。具体的,可以通过氢氟酸清洗半导体基底的正面。当然,还可以通过氢氟酸与双氧水的混合液清洗半导体基底的正面。
当然,还可以通过其他方式去除半导体基底的正面的第二保护层,例如,通过激光去除半导体基底的正面的第二保护层。对此,本申请实施例在此不作限定。
例如,如图7所示,去除了半导体基底10的正面的第二保护层41。
另外,在一些实现方式中,步骤105的实现方式可以为:通过碱液与制绒添加剂的混合液对半导体基底的正面进行制绒。即通过碱液与制绒添加剂清洗半导体基底的正面,碱液与制绒添加剂可以对半导体基底的正面进行腐蚀,从而使得正面成为绒面。其中,碱液可以为氢氧化钠溶液、氢氧化钾溶液等。
当碱液为氢氧化钾溶液时,可以使得氢氧化钾溶液的温度为80度,之后在氢氧化钾溶液中添加制绒添加剂,形成混合液,将半导体基底浸泡在混合液中,或者通过混合液清洗半导体基底。其中,浸泡时长可以为430秒。清洗时长也可以为430秒。
需要说明的是,在通过碱液与制绒添加剂形成的混合液将半导体基底的正面制绒之后,可以通过酸液清洗半导体基底的正面,避免半导体基底的正面有碱液残留,使得半导体基底的正面更加清洁。其中,酸液可以为氢氟酸,还可以为氢氟酸与双氧水的混合液。对此,本申请实施例在此不作限定。
例如,如图8所示,将半导体基底10的正面制绒,使得正面成为绒面。
步骤106:去除保护层,并在半导体基底的正面和背面分别形成钝化层。
由于晶硅电池中需要有钝化层,因此需要在半导体基底的正面和背面形成钝化层。若半导体基底上具有保护层,保护层会对半导体基底的钝化效果产生影响,因此,需要去除保护层,在半导体基底的正面和背面分别形成钝化层。
需要说明的是,钝化层可以包括氧化铝层和氮化硅层,氧化铝层与氮化硅层层叠设置,在半导体基底的正面,氧化铝层与半导体基底的正面接触,氮化硅层位于氧化铝层之上。在半导体基底的背面,氧化铝层与半导体基底的正面接触,氮化硅层位于氧化铝层之上。
由于步骤105中半导体基底的正面为绒面,且正面已经没有第二保护层了,因此,步骤106的实现方式可以为:去除第一保护层以及掩膜图案。即只需去除半导体基底背面的第一保护层以及掩膜层。
考虑到如果不去除掩膜图案30,则后续在形成钝化层50时,会影响钝化层50对隧穿钝化层20的钝化效果,因此需要将第一保护层以及掩膜图案均去除。
其中,可以通过酸液清洗半导体基底的背面,酸液便会腐蚀背面的第一保护层以及掩膜图案,从而使得第一保护层以及掩膜图案被去除。具体的,可以通过氢氟酸清洗半导体基底的背面,氢氟酸便会腐蚀掉第一保护层以及掩膜图案。还可以通过氢氟酸与双氧水的混合液清洗半导体基底的背面。
当通过氢氟酸清洗半导体基底的背面时,氢氟酸的浓度可以10%,可以清洗120秒。
当然,还可以通过其他方式去除第一保护层以及掩膜图案,例如,通过激光去除第一保护层以及掩膜图案。
例如,如图9所示,去除了第一保护层41和掩膜图案。如图10所示,在半导体基底10的正面以及背面分别形成了钝化层50,在半导体基底10的正面形成氧化铝层51,在氧化铝51上形成氮化硅层52;在半导体基底10的背面形成氧化铝层51,在氧化铝51上形成氮化硅层52。
步骤107:在半导体基底的背面形成第一电极和第二电极,第一电极穿过钝化层与半导体基底接触,第二电极穿过钝化层与隧穿钝化层接触。
其中,可以在半导体基底的背面通过激光开槽,形成凹槽,之后在一个凹槽中形成第一电极,另一个凹槽中形成第二电极。需要说明的是,在半导体基底的背面开槽之后,一个凹槽可以贯穿钝化层,且凹槽的槽底为半导体基底的背面,从而使得该凹槽对应的半导体基底的区域为P型区域,之后在该凹槽中形成第一电极,且第一电极与半导体基底接触。另一个凹槽可以贯穿钝化层,该凹槽的槽底为隧穿钝化层,该凹槽对应的隧穿钝化层的区域为N型区域,之后在该凹槽中形成第二电极,第二电极与隧穿钝化层接触。
需要说明的是,当隧穿钝化层包括隧穿氧化层和掺杂硅层时,第二电极与掺杂硅层接触。
另外,在半导体基底的背面形成第一电极和第二电极时,可以在P型区域刷第一电极的浆液,在N型区域刷第二电极的浆液,待第一电极的浆液凝结之后便会形成第一电极,第二电极的浆液凝结之后,便会形成第二电极。
当然,还可以通过电镀的方式,在P型区域形成第一电极,在N型区域形成第二电极。还可以通过蒸镀的方式,在P型区域形成第一电极,在N型区域形成第二电极。对于在半导体基底的背面形成第一电极和第二电极的方式,本申请实施例在此不作限定。
需要说明的是,第一电极可以铝材质,第二电极可以为银材质,当然,第一电极还可以为其他金属材质,第二电极也可以为其他金属材质。
例如,如图11所示,在半导体基底10的背面形成第一电极61和第二电极62,第一电极61穿过钝化层50与半导体基底10接触,第二电极62穿过钝化层50与隧穿钝化层20接触,即第二电极62与掺杂硅层22接触。
另外,在本申请实施例中,在半导体背面上可以仅在开设第一电极对应的凹槽,且该凹槽贯穿钝化层、隧穿钝化层,从而使得该凹槽对应的半导体基底的区域为P型区域,之后在该凹槽中形成第一电极,且第一电极可以为铝材质。可以直接在钝化层上形成第二电极,即无需在钝化层上开槽,第二电极可以为银材质,通过烧结使第二电极62与掺杂硅层22接触。
在本申请实施例中,在半导体基底的背面上依次形成隧穿钝化层以及掩膜层;其中,半导体基底具有相背的正面以及背面;对掩膜层进行构图,形成掩膜图案;其中,掩膜图案露出部分隧穿钝化层;利用刻蚀液去除未被掩膜图案遮挡的隧穿钝化层,以露出部分半导体基底,并利用刻蚀液对露出的半导体基底进行抛光;在半导体基底的背面形成保护层,保护层覆盖掩膜图案以及露出的半导体基底;在半导体基底的正面进行制绒;去除保护层,并在半导体基底的正面和背面分别形成钝化层;在半导体基底的背面形成第一电极和第二电极,第一电极穿过钝化层与半导体基底接触,第二电极穿过钝化层与隧穿钝化层接触,从而形成晶硅电池。在本申请实施例中,利用刻蚀液去除隧穿钝化层的同时,对半导体基底的背面露出的部分进行抛光,可以简化晶硅电池的制备工艺。此外,在形成晶硅电池的过程中,通过刻蚀液去除未被掩膜图案遮挡的隧穿钝化层,以露出部分半导体基底,并利用刻蚀液对露出的半导体基底进行抛光,从而使得半导体基底的背面露出的部分被抛光,从而有利于在该部分后续形成第一电极,避免了通过印刷工艺形成第一电极时,第一电极与半导体基底分离。在此基础上,半导体基底的背面露出的部分被抛光,还可以使得从正面射入的半导体基底中的光线照射在背面之后,光线在抛光的背面具有较强的反射,即光线被抛光的背面较多的反射在半导体基底内部,使得半导体基底内部的光线内反射提高,从而可以提高半导体基底针对光线的利用率,进而可以提高形成的晶硅电池对光线的利用率。再者,由于半导体基底的背面露出的部分被刻蚀液抛光形成抛光面,相对于半导体基底的表面不平整或者为绒面而言,因而形成第一电极后,第一电极与抛光面的接触面积较小,因此可以降低电子和空穴的复合,提高电池效率。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
尽管已描述了本申请实施例的可选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改。所以,所附权利要求意欲解释为包括可选实施例以及落入本申请实施例范围的所有变更和修改。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体与另一个实体区分开来,而不一定要求或者暗示这些实体之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的物品或者终端设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种物品或者终端设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括要素的物品或者终端设备中还存在另外的相同要素。
以上对本申请所提供的技术方案进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,同时,对于本领域的一般技术人员,依据本申请的原理及实现方式,在具体实施方式及应用范围上均会有改变之处,综上,本说明书内容不应理解为对本申请的限制。

Claims (11)

1.一种晶硅电池的制备方法,其特征在于,包括:
在半导体基底的背面上依次形成隧穿钝化层以及掩膜层;其中,所述半导体基底具有相背的正面以及背面;
对所述掩膜层进行构图,形成掩膜图案;其中,所述掩膜图案露出部分所述隧穿钝化层;
利用刻蚀液去除未被所述掩膜图案遮挡的所述隧穿钝化层,以露出部分所述半导体基底,并利用所述刻蚀液对露出的所述半导体基底进行抛光;
在所述半导体基底的背面形成保护层,所述保护层覆盖所述掩膜图案以及露出的所述半导体基底;
在所述半导体基底的正面进行制绒;
去除所述保护层,并在所述半导体基底的正面和背面分别形成钝化层;
在所述半导体基底的背面形成第一电极和第二电极,所述第一电极穿过所述钝化层与所述半导体基底接触,所述第二电极穿过所述钝化层与所述隧穿钝化层接触。
2.根据权利要求1所述的晶硅电池的制备方法,其特征在于,所述在半导体基底的背面上形成隧穿钝化层,包括:
在所述半导体基底的背面上依次形成所述隧穿氧化层和所述掺杂硅层;其中,所述掺杂硅层包括掺杂非晶硅。
3.根据权利要求2所述的晶硅电池的制备方法,其特征在于,所述在所述半导体基底的背面形成保护层,包括:
对形成有所述掺杂硅层和所述隧穿氧化层的半导体基底进行退火,以使所述掺杂非晶硅转换为掺杂多晶硅,且激活所述掺杂多晶硅,并在所述半导体基底的背面形成第一保护层,在所述半导体基底的正面形成第二保护层;
在所述半导体基底的背面形成第一保护层,在所述半导体基底的正面形成第二保护层之后,在所述半导体基底的正面进行制绒之前,所述制备方法还包括:
去除所述半导体基底的正面的第二保护层。
4.根据权利要求3所述的晶硅电池的制备方法,其特征在于,所述对形成有所述掺杂硅层和所述隧穿氧化层的半导体基底进行退火的退火温度范围为850度-950度。
5.根据权利要求1所述的晶硅电池的制备方法,其特征在于,所述刻蚀液为氢氧化钾溶液、氢氧化钠溶液中的至少一种。
6.根据权利要求1所述的晶硅电池的制备方法,其特征在于,所述刻蚀液的刻蚀温度范围为70度-90度;
和/或,所述刻蚀液的刻蚀时间范围为180秒-400秒。
7.根据权利要求1-6中任一项所述的晶硅电池的制备方法,其特征在于,所述在半导体基底的背面上形成掩膜层,包括:
利用化学气相沉积设备,在所述半导体基底的背面上形成所述掩膜层。
8.根据权利要求1-6中任一项所述的晶硅电池的制备方法,其特征在于,在半导体基底的背面上依次形成隧穿钝化层以及掩膜层,包括:
利用化学气相沉积设备,在所述半导体基底的背面上依次形成所述隧穿钝化层以及所述掩膜层。
9.根据权利要求1-6中任一项所述的晶硅电池的制备方法,其特征在于,所述对所述掩膜层进行构图,形成掩膜图案,包括:
利用激光去除部分所述掩膜层,以形成掩膜图案。
10.根据权利要求1-6中任一项所述的晶硅电池的制备方法,其特征在于,所述去除所述保护层,包括:
去除所述保护层以及所述掩膜图案。
11.根据权利要求1-6中任一项所述的晶硅电池的制备方法,其特征在于,所述掩膜层为氧化硅,所述掩膜层的厚度范围为15纳米-25纳米。
CN202211373004.5A 2022-11-03 2022-11-03 晶硅电池的制备方法 Active CN115775851B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211373004.5A CN115775851B (zh) 2022-11-03 2022-11-03 晶硅电池的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211373004.5A CN115775851B (zh) 2022-11-03 2022-11-03 晶硅电池的制备方法

Publications (2)

Publication Number Publication Date
CN115775851A true CN115775851A (zh) 2023-03-10
CN115775851B CN115775851B (zh) 2024-09-06

Family

ID=85388736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211373004.5A Active CN115775851B (zh) 2022-11-03 2022-11-03 晶硅电池的制备方法

Country Status (1)

Country Link
CN (1) CN115775851B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117317067A (zh) * 2023-11-28 2023-12-29 晶科能源(海宁)有限公司 太阳能电池的制造方法及太阳能电池

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110056551A1 (en) * 2009-09-10 2011-03-10 Sunyoung Kim Solar cell and method for manufacturing the same
CN111628050A (zh) * 2020-06-11 2020-09-04 常州时创能源股份有限公司 实现电子局部钝化接触的方法、晶体硅太阳能电池及其制备方法
CN113299771A (zh) * 2021-06-04 2021-08-24 浙江爱旭太阳能科技有限公司 一种选择性接触区域掩埋型太阳能电池及其背面接触结构
CN113611755A (zh) * 2021-08-06 2021-11-05 无锡琨圣智能装备股份有限公司 一种局部钝化接触的ibc电池结构及其制备方法
CN115020537A (zh) * 2022-04-30 2022-09-06 常州时创能源股份有限公司 一种p型ibc电池及其制备方法
CN115172148A (zh) * 2022-06-30 2022-10-11 湖南红太阳光电科技有限公司 一种太阳能电池的制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110056551A1 (en) * 2009-09-10 2011-03-10 Sunyoung Kim Solar cell and method for manufacturing the same
CN111628050A (zh) * 2020-06-11 2020-09-04 常州时创能源股份有限公司 实现电子局部钝化接触的方法、晶体硅太阳能电池及其制备方法
CN113299771A (zh) * 2021-06-04 2021-08-24 浙江爱旭太阳能科技有限公司 一种选择性接触区域掩埋型太阳能电池及其背面接触结构
CN113611755A (zh) * 2021-08-06 2021-11-05 无锡琨圣智能装备股份有限公司 一种局部钝化接触的ibc电池结构及其制备方法
CN115020537A (zh) * 2022-04-30 2022-09-06 常州时创能源股份有限公司 一种p型ibc电池及其制备方法
CN115172148A (zh) * 2022-06-30 2022-10-11 湖南红太阳光电科技有限公司 一种太阳能电池的制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117317067A (zh) * 2023-11-28 2023-12-29 晶科能源(海宁)有限公司 太阳能电池的制造方法及太阳能电池

Also Published As

Publication number Publication date
CN115775851B (zh) 2024-09-06

Similar Documents

Publication Publication Date Title
CN110518088B (zh) 一种se太阳能电池的制备方法
CN111640823B (zh) 一种n型钝化接触电池及其制备方法
CN111725359B (zh) 一种钝化接触太阳能电池的制备方法
CN113809205B (zh) 太阳能电池的制备方法
CN114792744B (zh) 太阳电池及其制备方法和应用
CN114005888A (zh) 一种太阳能电池及其制备方法
CN111509057A (zh) 一种n型电池及其制备方法
JP2024509329A (ja) 選択的接触領域埋込型太陽電池及びその裏面接触構造
CN115513306A (zh) 太阳能电池及其制备和光伏组件
CN111341880A (zh) 太阳能电池的制造方法
CN114497288A (zh) 栅线嵌入选择性重掺杂区域的异质结太阳能电池制造方法
CN113675300A (zh) 一种异质结电池的制备方法
CN115775851B (zh) 晶硅电池的制备方法
CN115566093A (zh) 一种高效选择性掺杂电池及其制备方法
CN116741877A (zh) 一种tbc电池制备方法及tbc电池
CN114005907A (zh) 一种Topcon电池的制造方法
JP6426486B2 (ja) 太陽電池素子の製造方法
CN117153902A (zh) 一种局部隧穿氧化钝化接触的TOPCon电池
CN103872183A (zh) 一种单面抛光方法
CN117855344A (zh) 太阳能电池的制备方法
CN117712219A (zh) 太阳能电池的制备方法及太阳能电池
CN111640807A (zh) 具有v型槽绒面结构的制绒片及其制备方法和应用
CN112599618A (zh) 一种太阳能电池及其制作方法
CN113948590A (zh) 一种太阳能电池及其制作方法
CN104167460A (zh) 太阳能电池制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant