CN115766359A

CN115766359A - 一种超宽带msk调制方法及系统

Info

Publication number: CN115766359A
Application number: CN202210973818.6A
Authority: CN
Inventors: 周良臣; 魏刚冬
Original assignee: Chengdu University of Information Technology
Current assignee: Chengdu University of Information Technology
Priority date: 2022-08-15
Filing date: 2022-08-15
Publication date: 2023-03-07
Anticipated expiration: 2042-08-15
Also published as: CN115766359B

Abstract

本发明提出了一种超宽带MSK调制方法及系统，涉及超宽带无线通信技术领域，包括：获取N路并行的2进制数据，基于N路并行差分编码的所有组合建立并行差分编码表，对N路2进制数据进行N路并行差分编码以得到N路差分码，并进行串并转换以得到I、Q基带符号，对I、Q两路基带符号进行并行加权以得到MSK基带信号，然后上变频以得到相互正交的IQ信号，最后IQ信号对应相加以得到MSK信号；本发明采用并行MSK正交调制方案，采用并行差分编码和并行函数加权，从而使得MSK调制符号速率提升至N倍时钟频率，实现超宽带。

Description

一种超宽带MSK调制方法及系统

技术领域

本发明涉及超宽带无线通信技术领域，具体而言，涉及一种超宽带MSK 调制方法及系统。

背景技术

随着信息技术和数字通信技术的发展，越来越多的应用场景对信息速率提出了越来越高的要求，如无人驾驶、远程手术和无延迟直播等应用场景。因此大容量、超宽带和高频带利用率等指标，成为了如今数字通信系统的目标。继而，对数字通信系统中最基本的调制解调环节和调制解调器的数据处理速率提出的要求也越来越高。基于此，现有技术常使用最小频移键控(MSK，Minimum Shift Keying)调制方法，最小频移键控(MSK， MinimumShift Keying)具有恒包络、相位连续、频带利用率高和抗干扰性能好等特点，在现代数字通信系统中有广泛的应用。

然而传统的串行MSK调制方法，由于受到了奈奎斯特采样定理和时钟频率等限制，难以满足超宽带和高速率等需求。

因此，本申请提出一种超宽带MSK调制方法及系统来解决上述问题。

发明内容

本发明的目的在于提供一种超宽带MSK调制方法及系统，其能够解决上述问题。

本发明的技术方案为：

第一方面，本申请提供一种超宽带MSK调制方法，其包括以下步骤：

S1、获取N路并行的2进制数据；其中，N为正偶数；

S2、基于N路并行差分编码的所有组合建立并行差分编码表，根据并行差分编码表对N路并行的2进制数据进行N路并行差分编码以得到N路差分码；

S3、对N路差分码进行串并转换以得到I、Q基带符号；

S4、对I、Q基带符号进行并行加权以得到MSK基带信号；

S5、将加权后的MSK基带信号上变频以得到I、Q两路相互正交IQ信号；

S6、将上变频后的IQ信号对应相加以得到MSK信号。

进一步地，上述步骤S2还包括采用D触发器寄存每次N路并行差分编码的初始状态，利用寄存器寄存的初始状态和N路2进制数据作为N路并行差分编码表的地址，进行N路并行差分编码结果读取，同时更新初始状态。

进一步地，步骤S3中上述串并转换包括将输入的N路差分码分为I、Q 两路，且对Q路延迟半个符号周期。

进一步地，上述步骤S4包括：

采用加权支路选择器根据I、Q基带符号进行加权支路的选择，以得到相应的MSK基带信号。

进一步地，步骤S6中上述将上变频后的I、Q相互正交IQ信号对应相加的方法得到MSK信号。

第二方面，本申请提供一种超宽带MSK调制系统，其特征在于，包括：

数据源模块，用于获取N路并行的2进制数据；其中，N为正偶数；

并行差分编码模块，用于基于N路并行差分编码的所有组合建立并行差分编码表，根据并行差分编码表对N路并行的2进制数据进行N路并行差分编码以得到N路差分码；

串并转换模块，用于对N路差分码进行串并转换以得到I、Q基带符号，使得I、Q基带符号错开半个符号周期；

并行函数加权模块，用于对I、Q基带符号进行并行加权以得到MSK 基带信号；

并行上变频模块，用于将加权后的MSK基带信号上变频以得到相互正交IQ信号；

IQ合并模块，用于将上变频后的相互正交的IQ信号对应相加以得到 MSK信号。

第三方面，本申请提供一种电子设备，包括：

存储器，用于存储一个或多个程序；

处理器；

当上述一个或多个程序被上述处理器执行时，实现如上述第一方面中任一项的一种超宽带MSK调制方法。

第四方面，本申请提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述第一方面中任一项的一种超宽带MSK调制方法。

相对于现有技术，本发明的至少具有如下优点或有益效果：

本发明提供一种超宽带MSK调制方法及系统，通过对MSK调制的并行架构设计，对MSK调制中的差分编码、加权函数、上变频等均进行并行设计，使得调制符号率可提高至N(并行度)倍时钟频率，从而实现超宽带，将载波和加权函数在同一采样率下产生，避免了复杂的变速率内插滤波器加入。本发明解决传统串行MSK调制方法的低符号速率问题。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本发明一种超宽带MSK调制方法的步骤图；

图2为本发明一种超宽带MSK调制系统的示意性结构框图；

图3为本发明的一种电子设备的示意性结构框图。

图标：101、存储器；102、处理器；103、通信接口。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

需要说明的是，在本文中，术语“包括”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的各个实施例及实施例中的各个特征可以相互组合。

实施例1

请参阅图1，图1所示为本申请实施例提供的一种超宽带MSK调制方法的示意性结构框图。

S1、获取N路并行的2进制数据；其中，N为正偶数；

S3、对N路差分码进行串并转换以得到I、Q基带符号；

S4、对I、Q基带符号进行并行加权以得到MSK基带信号；

S6、将上变频后的IQ信号对应相加以得到MSK信号。

其中，N表示并行度，其数值范围为大于0的偶数。

作为一种优选的实施方式，步骤S2中建立并行差分编码表采用的方法为枚举法。

由此，通过枚举法，可以包含N路差分编码的所有情况，使得能在一个时钟周期内完成N路差分编码。

需要说明的是，MSK正交调制采用的差分编码为空号差分(0变1不变) 或(-1变1不变)，其串行差分编码数学表达式为

d_n＝d_n-1⊙a_n (1)

其中，n表示时间刻度，⊙表示同或运算，d_n、d_n-1表示差分码，a_n表示输入数据；差分编码的初始状态为d₀＝a₀，差分编码运算为当前时刻输入数据a_n与上一时刻差分码d_n-1之间的同或运算。对式(1)进行N路并行公式推导：

令n＝Nk+i，i＝0，1，2……N-1，k表示并行周期，则并行差分编码数学表达式为：

d_Nk+i＝d_Nk+i-1⊙a_Nk+i (2)

其中，N表示并行度，差分编码d_Nk-1(i＝0)的取值为k-1时刻，差分编码的最后一路输出，即d_Nk-1＝d_N(k-1)+(N-1)。若以式(2)进行并行差分编码，则在并行周期k内，只能完成第一路差分编码却无法完成剩余N-1路差分编码。为解决这样的冲突，采用枚举法构建N路并行差分编码表，只需将当前输入和上一时刻最后一路差分值，作为查表地址，即可在一个周期内完成对输入信号的N路差分编码。

记并行差分编码的函数表达式为f(x，y)，x为d_Nk-1(i＝N-1)，y表示当前时刻的N路输入数据即(a_Nk，a_Nk+1，，a_Nk+cN-1)，f(x，y)为当前时刻差分编码的输出值；当N取值为2时，2路并行差分编码表，如下表所示：

2路并行差分编码表

针对不同的并行度N，只需替换对应的N路差分编码表即可实现。

作为一种优选的实施方式，步骤S2还包括采用D触发器寄存每次差分编码的初始状态，D触发寄存器的值和输入值作为查表地址，得到N路差分编码结果，同时更新初始状态。

作为一种优选的实施方式，步骤S3中串并转换包括将输入的N路差分码分为I、Q两路，且对Q路延迟半个符号周期。

其中，N路差分码中，“偶数”支路为I路，“奇数”支路为Q路。

作为一种优选的实施方式，步骤S4包括：

采用加权支路选择器根据I、Q基带符号进行加权支路的选择以得到相应的MSK基带信号。

作为一种优选的实施方式，步骤S6中将上变频后的IQ信号对应相加以得到MSK信号。

实施例2

请参阅图2，图2所示为本申请实施例提供的一种超宽带MSK调制系统的示意性结构框图。

第二方面，本申请实施例2提供一种超宽带MSK调制系统，其特征在于，包括：

串并转换模块，用于对N路差分码进行串并转换以得到I、Q基带符号；

并行函数加权模块，对I、Q基带符号进行并行加权以得到MSK基带信号；

并行上变频模块，用于将加权后的MSK基带信号上变频以得到I、Q 两路相互正交的16路信号；

IQ合并模块，用于将上变频后的I、Q两路相互正交的16路信号对应相加以得到MSK信号。

其中，数据源模块获取N路并行的2进制数据作为并行差分编码模块的输入；然后通过并行差分编码模块进行并行差分编码；然后通过串并转换模块进行串并转换；对得到的I、Q基带符号利用并行函数加权模块进行并行加权，并行函数加权模块由加权支路选择器对相应支路进行选择加权；然后将得到的MSK基带信号通过并行上变频模块进行上变频处理，并行上变频模块主要由乘法器构成，由于加权函数和载波均由并行DDS模块产生，因此载波和加权函数具有相同的采样率，并行上变频模块将加权后的基带信号与载波信号对应支路相乘即可，I路基带信号与载波cos(ω_ct)对应相乘， Q路基带信号与载波sin(ω_ct)对应相乘；得到的相互正交的IQ信号，最后IQ 信号对应支路相加得到MSK信号.

实施例3

请参阅图3，图3所示为本申请实施例3提供的一种电子设备的示意性结构框图。

一种电子设备，包括存储器101、处理器102和通信接口103，该存储器101、处理器102和通信接口103相互之间直接或间接地电性连接，以实现数据的传输或交互。例如，这些元件相互之间可通过一条或多条通讯总线或信号线实现电性连接。存储器101可用于存储软件程序及模块，处理器102通过执行存储在存储器101内的软件程序及模块，从而执行各种功能应用以及数据处理。该通信接口103可用于与其他节点设备进行信令或数据的通信。

其中，存储器101可以是但不限于，随机存取存储器(Random Access Memory，RAM)，只读存储器(Read Only Memory，ROM)，可编程只读存储器(Programmable Read-OnlyMemory，PROM)，可擦除只读存储器 (Erasable Programmable Read-Only Memory，EPROM)，电可擦除只读存储器(Electric Erasable Programmable Read-Only Memory，EEPROM)等。

处理器102可以是一种集成电路芯片，具有信号处理能力。该处理器 102可以是通用处理器，包括中央处理器(Central Processing Unit，CPU)、网络处理器(NetworkProcessor，NP)等；还可以是数字信号处理器(Digital Signal Processing，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。

可以理解，图中所示的结构仅为示意，一种超宽带MSK调制方法及系统还可包括比图中所示更多或者更少的组件，或者具有与图中所示不同的配置。图中所示的各组件可以采用硬件、软件或其组合实现。

在本申请所提供的实施例中，应该理解到，所揭露的系统或方法，也可以通过其它的方式实现。以上所描述的实施例仅仅是示意性的，例如，附图中的流程图和框图显示了根据本申请的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/ 或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

另外，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

综上所述，本申请实施例提供的一种超宽带MSK调制方法及系统，通过获取N路并行的2进制数据，基于N路并行差分编码的所有组合建立并行差分编码表，对N路2进制数据进行N路并行差分编码以得到N路差分码，并进行串并转换以得到I、Q基带符号，然后进行并行加权以得到MSK 基带信号，然后上变频以得到相互正交的IQ信号，最后对应相加以得到MSK信号；本发明通过并行架构MSK调制方案，从而将MSK调制速率提升至N倍时钟频率，实现超宽带。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

Claims

1.一种超宽带MSK调制方法，其特征在于，包括以下步骤：

S1、获取N路并行的2进制数据；其中，N为正偶数；

S3、对N路差分码进行串并转换以得到I、Q基带符号；

S4、对I、Q基带符号进行并行加权以得到MSK基带信号；

S6、将上变频后的IQ信号对应相加以得到MSK信号。

2.如权利要求1所述的一种超宽带MSK调制方法，其特征在于，步骤S2中所述建立并行差分编码表采用的方法为枚举法。

3.如权利要求2所述的一种超宽带MSK调制方法，其特征在于，所述步骤S2还包括采用D触发器寄存每次差分编码的初始状态，D触发器寄存的值和输入的N路数据构成N路并行差分编码表的查表地址，输出N路差分编码结果，同时更新初始状态。

4.如权利要求1所述的一种超宽带MSK调制方法，其特征在于，步骤S3中所述串并转换包括将输入的N路差分码分为I、Q两路基带符号，且对Q路延迟半个符号周期。

5.如权利要求1所述的一种超宽带MSK调制方法，其特征在于，所述步骤S4包括：

采用选择器选择对相应支路进行加权以得到相应的MSK基带信号。

6.如权利要求1所述的一种超宽带MSK调制方法，其特征在于，步骤S5中所述对基带信号进行上变频，将载波和基带信号统一采样率，对应支路相乘完成上变频。采用并行相位累加器完成并行DDS得到统一采样率载波和基带信号。

7.一种超宽带MSK调制系统，其特征在于，包括：

串并转换模块，用于对N路差分码进行串并转换以得到I、Q基带符号，且使得IQ两路基带符号错开半个符号周期；

并行函数加权模块，用于对I、Q基带符号进行并行加权以得到MSK基带信号；

并行上变频模块，用于将加权后的MSK基带信号上变频以得到相互正交的IQ信号；

IQ合并模块，用于将上变频后的IQ信号对应相加以得到MSK信号。

8.一种电子设备，其特征在于，包括：

存储器，用于存储一个或多个程序；

处理器；

当所述一个或多个程序被所述处理器执行时，实现如权利要求1-6中任一项所述的一种超宽带MSK调制方法。

9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时实现如权利要求1-6中任一项所述的一种超宽带MSK调制方法。