CN115765721A - 分频器、天线装置及电子设备 - Google Patents

Abstract

本申请涉及一种分频器、天线装置及电子设备，分频器包括并联的第一频段滤波电路及第二频段滤波电路，第一频段滤波电路包括至少一个第一低通滤波器，第二频段滤波电路包括至少一个带通滤波器。第一频段滤波电路用于通过第一低通滤波器从接收到的原始射频信号中选择输出第一频段对应的射频信号。第二频段滤波电路用于通过带通滤波器从原始射频信号中选择输出第二频段对应的射频信号；第一频段的频率小于第二频段的频率。本申请所采用的分频器，采用并联的第一频段滤波电路及第二频段滤波电路来实现对所接收到的射频信号进行分频。相比较于集成化程度较高的LTCC分频器，分频器中包含的是低通滤波器、带通滤波器，所以分频器的整体物料成本就随之降低。

Description

分频器、天线装置及电子设备

技术领域

本申请涉及通信技术领域，特别是涉及一种分频器、天线装置及电子设备。

背景技术

随着通信技术的快速发展，移动网络及无线局域网等多种通信技术也得到了快速发展。一般情况下，电子设备能够支持移动网络及无线局域网等多种不同频率的信号传输。且受限于电子设备的体积等因素，电子设备通常会采用同一根天线来支持不同频率的信号传输。

显然，采用同一根天线来支持不同频率的信号传输，那么，不同频率的信号之间必然存在相互影响。传统方法采用LTCC分频器，可以解决多种不同频率的信号通过同一根天线进行传输过程中相互影响的问题。

然而，由于LTCC分频器是一种集成化程度较高的模块，其物料成本较高，所以亟需提出一种新的分频器来降低成本。

发明内容

本申请实施例提供了一种分频器、天线装置及电子设备，可以降低分频器的物料成本。

一方面，提供了一种分频器，所述分频器包括并联的第一频段滤波电路及第二频段滤波电路，所述第一频段滤波电路包括至少一个第一低通滤波器，所述第二频段滤波电路包括至少一个带通滤波器；

所述第一频段滤波电路，用于通过所述第一低通滤波器从接收到的原始射频信号中选择输出第一频段对应的射频信号；

所述第二频段滤波电路，用于通过所述带通滤波器从所述原始射频信号中选择输出第二频段对应的射频信号；所述第一频段的频率小于所述第二频段的频率。

另一方面，提供了一种天线装置，所述天线装置包括第一频段射频收发电路、第二频段射频收发电路、如上所述的分频器、第一LC匹配电路及天线：所述第一频段射频收发电路、所述第二频段射频收发电路分别与所述分频器连接，所述分频器与所述第一LC匹配电路连接，所述第一LC匹配电路与所述天线连接。

另一方面，提供了一种电子设备，包括如上所述的天线装置。

上述分频器、天线装置及电子设备，分频器包括并联的第一频段滤波电路及第二频段滤波电路，第一频段滤波电路包括至少一个第一低通滤波器，第二频段滤波电路包括至少一个带通滤波器。第一频段滤波电路，用于通过第一低通滤波器从接收到的原始射频信号中选择输出第一频段对应的射频信号。第二频段滤波电路，用于通过带通滤波器从原始射频信号中选择输出第二频段对应的射频信号；第一频段的频率小于第二频段的频率。本申请实施例中所采用的分频器，主要采用并联的第一频段滤波电路及第二频段滤波电路来实现对所接收到的射频信号进行分频。且第一频段滤波电路包括至少一个第一低通滤波器，第二频段滤波电路包括至少一个带通滤波器。相比较于集成化程度较高的LTCC分频器，由于本申请实施例中的分频器中包含的是低通滤波器、带通滤波器，且滤波器的物料成本较低，所以，包含滤波器的分频器的整体物料成本相较于LTCC分频器也就随之降低。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一个实施例中分频器的电路结构图；

图2为另一个实施例中分频器的电路结构图；

图3为一个实施例中分频器中第一低通滤波器的电路结构图；

图4为一个实施例中分频器中m推演型低通滤波器的电路结构图；

图5为一个实施例中分频器中二阶定K型低通滤波器的电路结构图；

图6为一个实施例中分频器中带通滤波器的电路结构图；

图7为再一个实施例中分频器的电路结构图；

图8为一个实施例中包含第二低通滤波器的分频器的电路结构图；

图9A为一个具体的实施例中分频器的电路结构图；

图9B为一个实施例中分频器在PCB板上的布局示意图；

图10为一个实施例中分频器的第一频段滤波电路、第二频段滤波电路的频率响应特征曲线；

图11为一个实施例中天线装置的电路结构图；

图12为一个实施例中电子设备的结构图；

图13为一个实施例中电子设备的内部结构示意图。

附图标记说明：

01 天线装置； 10 分频器；

100 第一频段滤波电路； 120 第一低通滤波器；

122 m推演型低通滤波器； 122a 第一并联支路；

122b 第一串联支路； 124 二阶定K型低通滤波器；

124a 第二并联支路； 124b 第二串联支路；

200 第二频段滤波电路； 220 带通滤波器；

222 第一串联谐振支路； 224 并联谐振支路；

226 第二串联谐振支路； 300 第三频段滤波电路；

320 第二低通滤波器； 20 第一频段射频收发电路；

22 第一频段射频收发器； 24 第二LC匹配电路；

30 第二频段射频收发电路； 32 第二频段射频收发器；

34 第三LC匹配电路； 40 第一LC匹配电路。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一低通滤波器称为第二低通滤波器，且类似地，可将第二低通滤波器称为第一低通滤波器。第一低通滤波器和第二低通滤波器两者都是低通滤波器，但其不是同一低通滤波器。

一般情况下，电子设备能够支持移动网络及无线局域网等多种不同频率的信号传输。且受限于电子设备的体积等因素，电子设备通常会采用同一根天线来支持不同频率的信号传输。显然，采用同一根天线来支持不同频率的信号传输，那么，不同频率的信号之间必然存在相互影响。传统方法采用LTCC(低温共烧陶瓷，LowTemperatureCo-firedCeramic)分频器，可以解决多种不同频率的信号通过同一根天线进行传输过程中相互影响的问题。低温共烧陶瓷技术是一种采用多层立体布线技术集成得到模块化的器件的技术。

然而，由于LTCC分频器的物料成本较高，所以亟需提出一种新的分频器来降低成本。

在一个实施例中提出了一种分频器10，如图1所示，为一个实施例中分频器10的电路结构图。分频器10包括并联的第一频段滤波电路100及第二频段滤波电路200，第一频段滤波电路100包括至少一个第一低通滤波器120，第二频段滤波电路200包括至少一个带通滤波器220；

第一频段滤波电路100，用于通过第一低通滤波器120从接收到的原始射频信号中选择输出第一频段对应的射频信号；

第二频段滤波电路200，用于通过带通滤波器220从原始射频信号中选择输出第二频段对应的射频信号；第一频段的频率小于第二频段的频率。

结合图1所示，分频器10包括并联的第一频段滤波电路100及第二频段滤波电路200。第一频段滤波电路100包括至少一个第一低通滤波器120，第二频段滤波电路200包括至少一个带通滤波器220。

这里，第一频段滤波电路100可以包括一个第一低通滤波器120。第一频段滤波电路100还可以包括两个或多个第一低通滤波器120，这些两个或多个第一低通滤波器120之间依次串联，本申请对此不做限定。同理，第二频段滤波电路200包括一个带通滤波器220。第二频段滤波电路200还可以包括两个或多个带通滤波器220，这些两个或多个带通滤波器220之间依次串联，本申请对此不做限定。

其中，低通滤波器是一种允许低于截止频率的信号通过，但屏蔽高于截止频率的信号的电子滤波设备。因此，在第一频段滤波电路100接收到原始射频信号之后，第一频段滤波电路100可以通过第一低通滤波器120从接收到的原始射频信号中选择输出第一频段对应的射频信号。

其中，带通滤波器220(band-pass filter)是一个允许特定频段的信号通过，同时屏蔽其他频段的信号的电子滤波设备，即带通滤波器220是指能通过某一频率范围内的频率分量、但将其他频率范围内的频率分量衰减到极低水平的滤波器。因此，在第二频段滤波电路200接收到原始射频信号之后，第二频段滤波电路200可以通过带通滤波器220从原始射频信号中选择输出第二频段对应的射频信号。第一频段滤波电路100包括至少一个第一低通滤波器120，第二频段滤波电路200包括至少一个带通滤波器220，因此，这里第一频段的频率小于第二频段的频率。

如图2所示，为另一个实施例中分频器10的电路结构图。当然，在其他实施例中，分频器10还可以包括与第一频段滤波电路100及第二频段滤波电路200并联的至少一个另一频段滤波电路。该另一频段滤波电路包括至少一个高通滤波器，另一频段滤波电路，用于通过高通滤波器从接收到的原始射频信号中选择输出第三频段对应的射频信号。这里第三频段的频率大于第一频段的频率、第二频段的频率。另一频段滤波电路可以包括一个高通滤波器。第一频段滤波电路100可以包括一个高通滤波器，还可以包括两个或多个高通滤波器，这些两个或多个高通滤波器之间依次串联，本申请对此不做限定。采用两个或多个高通滤波器之间依次串联的方式，可以进一步提高第一频段滤波电路100的滤波效果。其中，高通滤波器，又称低截止滤波器、低阻滤波器，是一种允许高于某一截止频率的信号通过，而大大衰减较低频率的信号的滤波器。

本申请实施例中，提出了一种分频器10包括并联的第一频段滤波电路100及第二频段滤波电路200，第一频段滤波电路100包括至少一个第一低通滤波器120，第二频段滤波电路200包括至少一个带通滤波器220。第一频段滤波电路100，用于通过第一低通滤波器120从接收到的原始射频信号中选择输出第一频段对应的射频信号。第二频段滤波电路200，用于通过带通滤波器220从原始射频信号中选择输出第二频段对应的射频信号；第一频段的频率小于第二频段的频率。本申请实施例中所采用的分频器10，主要采用并联的第一频段滤波电路100及第二频段滤波电路200来实现对所接收到的射频信号进行分频。且第一频段滤波电路100包括至少一个第一低通滤波器120，第二频段滤波电路200包括至少一个带通滤波器220。相比较于集成化程度较高的LTCC分频器，由于本申请实施例中的分频器10中包含的是低通滤波器、带通滤波器，且滤波器的物料成本较低，所以，包含滤波器的分频器10的整体物料成本相较于LTCC分频器也就随之降低。

在上一个实施例描述了一种分频器10，包括并联的第一频段滤波电路100及第二频段滤波电路200，第一频段滤波电路100包括至少一个第一低通滤波器120，第二频段滤波电路200包括至少一个带通滤波器220。本申请实施例中，进一步描述了第一低通滤波器120包括至少一个相互串联的m推演型低通滤波器122及至少一个相互串联的二阶定K型低通滤波器124；

至少一个m推演型低通滤波器122与至少一个二阶定K型低通滤波器124串联。

结合图3所示，为一个实施例中分频器10中第一低通滤波器120的电路结构图。第一低通滤波器120包括至少一个相互串联的m推演型低通滤波器122及至少一个相互串联的二阶定K型低通滤波器124，且至少一个m推演型低通滤波器122与至少一个二阶定K型低通滤波器124串联。假设第一低通滤波器120包括一个m推演型低通滤波器122及一个二阶定K型低通滤波器124，即为第一低通滤波器120包括一阶m推演型低通滤波器和二阶定K型低通滤波器(相当于一阶LC滤波器)。假设第一低通滤波器120包括两个相互串联的m推演型低通滤波器122及两个相互串联的二阶定K型低通滤波器124，则即为包括二阶m推演型低通滤波器和四阶定K型低通滤波器。依次类推，本申请中的第一低通滤波器120不局限于上述已列举的结构。其中，这里的一阶相当于进行一次滤波处理，二阶相当于进行二次滤波处理，依次类推，显然，阶数越高则滤波器的滤波效果越好。

其中，m推演型低通滤波器122是一种可以将工作频段范围内且位于截止频率附近的射频信号实现陡峭衰减的低通滤波器。这里，第一低通滤波器120中可以选用m值取值范围为0.5-0.7的m推演型低通滤波器122，可选地，第一低通滤波器120中可以选用m值取值为0.68的m推演型低通滤波器122，当然，本申请对此不做限定。

其中，在第一低通滤波器120中采用二阶定K型低通滤波器124，就可以改善一阶低通滤波器阻带衰减太慢的问题，提高了衰减的陡降系数。

本申请实施例中，第一低通滤波器120包括至少一个相互串联的m推演型低通滤波器122及至少一个相互串联的二阶定K型低通滤波器124，且至少一个m推演型低通滤波器122与至少一个二阶定K型低通滤波器124串联。其中，m推演型低通滤波器122是一种可以将工作频段范围内且位于截止频率附近的射频信号实现陡峭衰减的低通滤波器，以及二阶定K型低通滤波器124可以改善一阶低通滤波器阻带衰减太慢的问题，提高衰减的陡降系数。因此，第一低通滤波器120就可以通过结构简单的m推演型低通滤波器122及二阶定K型低通滤波器124的组合，实现射频信号在通道内衰减平坦、通道外快速衰减的性能。进而，通过该分频器10就可以实现在对不同频段的射频信号进行分频时，降低不同频段的射频信号之间的干扰。

在一个实施例中，进一步描述m推演型低通滤波器122的电路结构。结合图4所示，为一个实施例中分频器10中m推演型低通滤波器122的电路结构图。m推演型低通滤波器122包括第一并联支路122a及第一串联支路122b。其中，第一并联支路122a的第一端接地，第一并联支路122a的第二端分别与第一频段射频收发电路20、第一串联支路122b的第一端连接；第一串联支路122b的第二端与二阶定K型低通滤波器124连接。

其中，第一并联支路122a的谐振频率可以在3.5-4.5GHz之间，可选地，第一并联支路122a的谐振频率可以在4.1GHz。第一并联支路122a包括第一电感L1及第一电容C1，第一电感L1的第一端与第一电容C1的第一端连接。这里，如图4中(a)所示，可以将第一电感L1的第二端作为第一并联支路122a的第二端，将第一电容C1的第二端作为第一并联支路122a的第一端。或者，如图4中(b)所示，还可以将第一电感L1的第二端作为第一并联支路122a的第一端，将第一电容C1的第二端作为第一并联支路122a的第二端，本申请对此不做限定。

其中，第一串联支路122b包括第二电感L2，第二电感L2的第一端与第一并联支路122a的第二端连接，第二电感L2的第二端与二阶定K型低通滤波器124连接。第一电感L1及第一电容C1、第二电感L2均可以采用0201封装的贴片元件。当然，还可以采用封装尺寸更小的01005封装的贴片元件。

本申请实施例中，m推演型低通滤波器122包括第一并联支路122a及第一串联支路122b。第一并联支路122a的第一端接地，第一并联支路122a的第二端分别与第一频段射频收发电路20、第一串联支路122b的第一端连接；第一串联支路122b的第二端与二阶定K型低通滤波器124连接。其中，第一并联支路122a包括串联的第一电感L1及第一电容C1；第一串联支路122b包括第二电感L2。如此，通过m推演型低通滤波器122就可以对工作频段范围内且位于截止频率附近的射频信号实现陡峭衰减、快速衰减的效果。

在一个实施例中，进一步描述二阶定K型低通滤波器124的电路结构。结合图5所示，为一个实施例中分频器10中二阶定K型低通滤波器124的电路结构图。其中，二阶定K型低通滤波器124包括第二并联支路124a及第二串联支路124b；第二并联支路124a的第一端接地，第二并联支路124a的第二端分别与m推演型低通滤波器122、第二串联支路124b的第一端连接；第二串联支路124b的第二端，用于通过第一LC匹配电路40连接至天线。二阶定K型低通滤波器124的1dB截至频率可以为2.5GHz。

其中，第二并联支路124a包括第二电容C2，第二串联支路124b包括第三电感L3；第二电容C2的第一端接地，第二电容C2的第二端分别与m推演型低通滤波器122、第三电感L3的第一端连接；第三电感L3的第二端，用于通过第一LC匹配电路40连接至天线。第二电容C2、第三电感L3均可以采用0201封装的贴片元件。当然，还可以采用封装尺寸更小的01005封装的贴片元件。

随着电子设备向轻薄化不断发展，电子设备对厚度有极高的要求，这就导致了电子设备内部PCB主板上的屏蔽罩的高度也随之降低。通常情况下，屏蔽罩内壁距离PCB主板的高度不大于1.4mm。LTCC分频器外一般需要覆盖屏蔽罩以隔离外界信号的干扰，而传统方法中所采用的LTCC分频器的高度往往大于0.6mm，那么，将LTCC分频器安装至PCB主板上，并在LTCC分频器外覆盖屏蔽罩之后，LTCC分频器与屏蔽罩顶层之间的距离就非常小。如此，就会导致LTCC分频器与屏蔽罩顶层发生互耦，进而产生频偏或谐振等现象，使得LTCC分频器的性能受到影响。

如果不将LTCC分频器放入屏蔽罩内，而将LTCC分频器布局在PCB主板上的未屏蔽区域，则可能存在LTCC分频器未被有效屏蔽，进而存在容易受到其他电路模块的信号干扰的风险。

本申请实施例中，分频器包括并联的第一频段滤波电路及第二频段滤波电路，第一频段滤波电路包括至少一个第一低通滤波器。其中，第一低通滤波器包括至少一个相互串联的m推演型低通滤波器及至少一个相互串联的二阶定K型低通滤波器。且m推演型低通滤波器122的电路结构、二阶定K型低通滤波器124的电路结构均包括采用分立式布局在PCB板上的电容电感等元器件。由于采用分立式方式布局在PCB板上的电容电感等元器件的高度均较小，因此，相比较于集成化的LTCC分频器，显然，本申请中的分频器的高度更低。那么，分频器与屏蔽罩顶层之间的距离就较大，进而，就可以避免产生频偏或谐振等现象，最终提高了分频器的性能。

传统方法中适用于电子设备(例如移动终端)的LTCC分频器，其最小封装尺寸一般为1.6*0.8mm。且LTCC分频器上具有三个端口，且每个端口都需要预留电感、电容匹配网络，因此，使得整个包含LTCC分频器的射频前端电路在PCB板上的占用空间较大且布局不够灵活。尤其是在电子设备(例如移动终端)上部分高密度或结构受限的PCB板上的区域存在一定的布局限制。本申请中分频器中所包含的电容电感等元器件，采用分立式方式布局在PCB板上，因此，可以灵活地在PCB板上布局各种电容电感等元器件。

在上一个实施例描述了一种分频器10，包括并联的第一频段滤波电路100及第二频段滤波电路200，第一频段滤波电路100包括至少一个第一低通滤波器120，第二频段滤波电路200包括至少一个带通滤波器220。进一步描述分频器10中带通滤波器220的电路结构。结合图6所示，为一个实施例中分频器10中带通滤波器220的电路结构图。其中，带通滤波器220至少包括第一串联谐振支路222、并联谐振支路224及第二串联谐振支路226。当然，带通滤波器220还可以包括更多数量的并联谐振支路、串联谐振支路，且每个串联谐振支路与并联谐振支路间隔连接。例如，带通滤波器220还可以包括与第二串联谐振支路226串联的下一个并联谐振支路(图未示)。

其中，第一串联谐振支路222的第一端与第二频段射频收发电路30连接，第一串联谐振支路222的第二端与并联谐振支路224的第一端连接，并联谐振支路224的第二端与第二串联谐振支路226的第一端连接，第二串联谐振支路226的第二端，用于通过第一LC匹配电路40连接至天线。

第一串联谐振支路222包括第四电感L4及第三电容C3，第四电感L4的第一端与第二频段射频收发电路30连接，第四电感L4的第二端与第三电容C3的第一端连接；第三电容C3的第二端与并联谐振支路224的第一端连接。

并联谐振支路224包括第四电容C4及第五电感L5，第四电容C4的第一端及第五电感L5的第一端接地，第四电容C4的第二端及第五电感L5的第二端分别与第一串联谐振支路222的第二端连接；

第二串联谐振支路226包括第六电感L6及第五电容C5，第六电感L6的第一端与第四电容C4的第二端及第五电感L5的第二端连接；第六电感L6的第二端与第五电容C5的第一端连接；第五电容C5的第二端，用于通过第一LC匹配电路40连接至天线。第四电感L4、第三电容C3、第四电容C4、第五电感L5、第六电感L6、第五电容C5均可以采用0201封装的贴片元件。当然，分频器10还可以采用封装尺寸更小的01005封装的贴片元件。例如，分频器10所采用的0201封装的贴片电容或贴片电感的高度约为0.3mm，因此，将分频器10布局在PCB板上且放置在屏蔽罩内，分频器10的性能几乎不会受到屏蔽层高度的影响。相比较于LTCC分频器，就避免了将分频器放入屏蔽罩内，因屏蔽罩的高度不足而导致分频器产生频偏和谐振等现象。

可选地，该带通滤波器220用于通过WI-FI 5GHz频率的射频信号，且由第四电感L4、第三电容C3、第四电容C4、第五电感L5、第六电感L6、第五电容C5可以构建三阶最大平坦度带通滤波器，该带通滤波器220的通带为5GHz～5.9GHz。且上述三阶最大平坦度带通滤波器的两支串联谐振支路中的电容的电容值、电感的电感值并不完全相同。带通滤波器220至少包括第一串联谐振支路222、并联谐振支路224及第二串联谐振支路226，因此，带通滤波器220的整体具有一定对称性。且带通滤波器220可以兼顾第一低通滤波器120与带通滤波器220合路后所得到的射频信号的阻抗特性。

本申请实施例中，第二频段滤波电路200包括至少一个带通滤波器220。通滤波器220的电路结构也均包括采用分立式布局在PCB板上的电容电感等元器件。因此，相比较于集成化的LTCC分频器，显然，本申请中的分频器的高度更低。那么，分频器与屏蔽罩顶层之间的距离就较大，进而，就可以避免产生频偏或谐振等现象，最终提高了分频器的性能。且本申请中分频器中所包含的电容电感等元器件，采用分立式方式布局在PCB板上，因此，可以灵活地在PCB板上布局各种电容电感等元器件。

在上一个实施例描述了一种分频器10，包括并联的第一频段滤波电路100及第二频段滤波电路200，第一频段滤波电路100包括至少一个第一低通滤波器120，第二频段滤波电路200包括至少一个带通滤波器220。本申请实施例中，进一步描述分频器10还包括第三频段滤波电路300；第三频段滤波电路300包括至少一个第二低通滤波器320；第三频段滤波电路300分别与第一频段滤波电路100和第二频段滤波电路200连接；

第三频段滤波电路300，用于通过第二低通滤波器320输出第一频段对应的射频信号或第二频段对应的射频信号。

结合图7所示，为再一个实施例中分频器10的电路结构图。其中，第三频段滤波电路300包括至少一个第二低通滤波器320。例如，第三频段滤波电路300可以包括一个第二低通滤波器320。或者，第三频段滤波电路300也包括两个或多个第二低通滤波器320，这些两个或多个第二低通滤波器320之间依次串联，本申请对此不做限定。采用两个或多个第二低通滤波器之间依次串联的方式，可以进一步提高第三频段滤波电路300的滤波效果。

本申请实施例中，分频器10包括并联的第一频段滤波电路100及第二频段滤波电路200，第一频段滤波电路100包括至少一个第一低通滤波器120，第二频段滤波电路200包括至少一个带通滤波器220。进一步描述分频器10还包括第三频段滤波电路300，第三频段滤波电路300包括至少一个第二低通滤波器320。相比较于集成化程度较高的LTCC分频器，由于本申请实施例中的分频器10中包含的是低通滤波器、带通滤波器，且滤波器的物料成本较低，所以，包含滤波器的分频器10的整体物料成本相较于LTCC分频器也就随之降低。

在一个实施例中，进一步描述了第三频段滤波电路300，用于将第一频段滤波电路100输出的第一频段对应的射频信号输出至天线，或者，将第二频段滤波电路200输出的第二频段对应的射频信号输出至天线；或者，

第三频段滤波电路300，用于将天线接收到的射频信号中的第一频段对应的射频信号输出至第一频段滤波电路100；或者，第三频段滤波电路300，用于将天线接收到的射频信号中的第二频段对应的射频信号输出至第二频段滤波电路200。

本申请实施例中，一方面，第三频段滤波电路300可以将从第一频段滤波电路100或第二频段滤波电路200所接收到的射频信号，向外传输至天线。另一方面，第三频段滤波电路300可以将从天线接收到的射频信号分别输出至第一频段滤波电路100或第二频段滤波电路200。

在上一个实施例描述了一种分频器10，包括并联的第一频段滤波电路100及第二频段滤波电路200，还包括第三频段滤波电路300，且第三频段滤波电路300分别与第一频段滤波电路100和第二频段滤波电路200连接。其中，第三频段滤波电路300包括至少一个第二低通滤波器320。本申请实施例中，如图8所示，为一个实施例中包含第二低通滤波器320的分频器10的电路结构图。描述第二低通滤波器320，包括第六电容C6及第七电感L7，第六电容C6的第一端接地，第六电容C6的第二端与第七电感L7的第一端连接作为第二低通滤波器320的第一端；将第七电感L7的第二端作为第二低通滤波器320的第二端。其中，第六电容C6采用较小容值的电容，例如pF(皮法)级电容，第七电感L7采用较小容值的电感，例如nH(纳亨)级电感，且第六电容C6、第七电感L7均采用0201封装的贴片元件。当然，还可以采用封装尺寸更小的01005封装的贴片元件，并调整部分电容的电容值及部分电感的电感值，以实现相同的电路功能，同时进一步减小分频器10在PCB板上所占用的面积。

第二低通滤波器320的第一端分别与第一频段滤波电路100和第二频段滤波电路200连接；第二低通滤波器320的第二端，用于通过第一LC匹配电路40连接至天线。

本申请实施例中，第三频段滤波电路300包括至少一个第二低通滤波器320，且第二低通滤波器320，包括第六电容C6及第七电感L7。由于第三频段滤波电路300包括第六电容C6及第七电感L7，因此，一方面，第三频段滤波电路300可以用于改善射频信号经过第一低通滤波器120与带通滤波器220合路后所得到的射频信号的阻抗特性，以及改善分频器各端口的带内反射系数。另一方面，采用第六电容C6作为并联支路、第七电感L7作为串联支路，构成第二低通滤波器320，可以实现对10-15GHz频段内的射频信号提供额外衰减，从而增加分频器的整体带外抑制性能。

在一个具体的实施例中，提供了一种分频器10，图9A为一个具体的实施例中分频器的电路结构图。结合图7所示，分频器10包括并联的第一频段滤波电路100及第二频段滤波电路200，还包括第三频段滤波电路300，且第三频段滤波电路300分别与第一频段滤波电路100和第二频段滤波电路200连接。

其中，第一频段滤波电路100包括至少一个第一低通滤波器120，如图9A所示，第一低通滤波器120包括至少一个相互串联的m推演型低通滤波器122及至少一个相互串联的二阶定K型低通滤波器124，且至少一个m推演型低通滤波器122与至少一个二阶定K型低通滤波器124串联。m推演型低通滤波器122包括第一并联支路122a及第一串联支路122b。其中，第一并联支路122a的第一端接地，第一并联支路122a的第二端分别与第一频段射频收发电路20、第一串联支路122b的第一端连接；第一串联支路122b的第二端与二阶定K型低通滤波器124连接。

其中，第一并联支路122a的谐振频率可以在3.5-4.5GHz之间，可选地，第一并联支路122a的谐振频率可以在4.1GHz。第一并联支路122a包括第一电感L1及第一电容C1，第一电感L1的第一端与第一电容C1的第一端连接。这里，可以将第一电感L1的第二端作为第一并联支路122a的第二端，将第一电容C1的第二端作为第一并联支路122a的第一端。或者，还可以将第一电感L1的第二端作为第一并联支路122a的第一端，将第一电容C1的第二端作为第一并联支路122a的第二端，本申请对此不做限定。

其中，第一串联支路122b包括第二电感L2，第二电感L2的第一端与第一并联支路122a的第二端连接，第二电感L2的第二端与二阶定K型低通滤波器124连接。

二阶定K型低通滤波器124包括第二并联支路124a及第二串联支路124b；第二并联支路124a的第一端接地，第二并联支路124a的第二端分别与m推演型低通滤波器122、第二串联支路124b的第一端连接；第二串联支路124b的第二端，用于通过第一LC匹配电路40连接至天线。

其中，第二并联支路124a包括第二电容C2，第二串联支路124b包括第三电感L3；第二电容C2的第一端接地，第二电容C2的第二端分别与m推演型低通滤波器122、第三电感L3的第一端连接；第三电感L3的第二端，用于通过第一LC匹配电路40连接至天线。

其中，第二频段滤波电路200包括至少一个带通滤波器220。其中，带通滤波器220至少包括第一串联谐振支路222、并联谐振支路224及第二串联谐振支路226；第一串联谐振支路222的第一端与第二频段射频收发电路30连接，第一串联谐振支路222的第二端与并联谐振支路224的第一端连接，并联谐振支路224的第二端与第二串联谐振支路226的第一端连接，第二串联谐振支路226的第二端，用于通过第一LC匹配电路40连接至天线。

第一串联谐振支路222包括第四电感L4及第三电容C3，第四电感L4的第一端与第二频段射频收发电路30连接，第四电感L4的第二端与第三电容C3的第一端连接；第三电容C3的第二端与并联谐振支路224的第一端连接。

并联谐振支路224包括第四电容C4及第五电感L5，第四电容C4的第一端及第五电感L5的第一端接地，第四电容C4的第二端及第五电感L5的第二端分别与第一串联谐振支路222的第二端连接；

第二串联谐振支路226包括第六电感L6及第五电容C5，第六电感L6的第一端与第四电容C4的第二端及第五电感L5的第二端连接；第六电感L6的第二端与第五电容C5的第一端连接；第五电容C5的第二端，用于通过第一LC匹配电路40连接至天线。

其中，第三频段滤波电路300包括至少一个第二低通滤波器320。第二低通滤波器320，包括第六电容C6及第七电感L7，第六电容C6的第一端接地，第六电容C6的第二端与第七电感L7的第一端连接作为第二低通滤波器320的第一端；将第七电感L7的第二端作为第二低通滤波器320的第二端；

第二低通滤波器320的第一端分别与第一频段滤波电路100和第二频段滤波电路200连接；第二低通滤波器320的第二端，用于通过第一LC匹配电路40连接至天线。

如图9B所示，为一个实施例中分频器10在PCB板上的布局示意图。其中，分频器10包括第一端(Port1)、第二端(Port2)及第三端(Port3)。将第七电感L7的第二端作为分频器10的第一端(Port1)，将第二电感L2的第一端作为分频器10的第二端(Port2)，将第四电感L4的第一端作为分频器10的第三端(Port3)。

本申请实施例中，假设第一频段滤波电路为WI-FI 2.4GHz频段对应的滤波电路，第二频段滤波电路为WI-FI 5GHz频段对应的滤波电路，则如图10所示，为一个实施例中分频器10的第一频段滤波电路、第二频段滤波电路的频率响应特征曲线。如图10中(a)所示，横轴为射频信号的频率(frequency)，简称Freq，单位为GHz；纵轴为magnitude幅值，单位为dB。其中，S11曲线表征分频器10的第一端(Port1)的反射情况。S12曲线表征分频器10的第一端(Port1)与第二端(Port2)之间的插损或带外抑制情况。S13曲线表征分频器10的第一端(Port1)与第三端(Port3)之间的插损或带外抑制情况。

如图10中(b)所示，横轴为射频信号的频率(frequency)，简称Freq，单位为GHz；纵轴为magnitude幅值，单位为dB。其中，S22曲线表征分频器10的第二端(Port2)的反射情况。S33曲线表征分频器10的第三端(Port3)的反射情况。S32曲线表征分频器10的第二端(Port2)与第三端(Port3)之间的隔离度情况。

基于图10中(a)及图10中(b)可知，WI-FI 2.4GHz对应的低频通路在0.5～2.5GHz通带频率范围内的插损(插入损耗)小于0.5dB，在4.8～10GHz阻带频率范围内的带外抑制大于30dB。

WI-FI 5GHz对应的高频通路在5～5.9GHz通带频率范围内的插损(插入损耗)小于1dB，二次谐波10～11.8GHz阻带频率范围内的带外抑制高于50dB。另外，该分频器在2.4GHz和5GHz两个通路之间，即在2.4-2.5GHz和5-5.9GHz频率范围内的隔离度大于30dB。

且WI-FI 2.4GHz对应的低频通路，其对应的第二端(Port2)的反射系数小于15dB。WI-FI 5GHz对应的高频通路，其对应的第三端(Port3)的反射系数也是小于15dB。WI-FI2.4GHz对应的低频通路、WI-FI 5GHz对应的高频通路，其对应的第一端(Port1)的反射系数均小于15dB。

在一个实施例中，如图11所示，提供了一种天线装置01，天线装置01包括第一频段射频收发电路20、第二频段射频收发电路30、上述分频器10、第一LC匹配电路40及天线：第一频段射频收发电路20、第二频段射频收发电路30分别与分频器10连接，分频器10与第一LC匹配电路40连接，第一LC匹配电路40与天线连接。

若这里的天线装置包括第一频段射频收发电路20、第二频段射频收发电路30，则通过分频器10可以实现第一频段射频收发电路20用于收发第一频段的射频信号，第二频段射频收发电路30用于收发第二频段的射频信号，且可以实现两个通路之间的信号影响较小。

若这里的天线装置还包括另一频段滤波电路，则通过分频器10可以实现第一频段射频收发电路20用于收发第一频段的射频信号，第二频段射频收发电路30用于收发第二频段的射频信号，另一频段滤波电路收发电路30用于收发另一频段的射频信号，且可以实现三个通路之间的信号影响较小。依次类推，天线装置可以实现多通路共天线场景下收发射频信号，且互相影响较小。

其中，第一频段、第二频段分别包括WI-FI网络频段、蜂窝网络频段、全球导航卫星系统频段中的任意一种频段。例如，若第一频段为全球导航卫星系统频段，则第二频段包括WI-FI网络5GHz频段。

若第一频段及第二频段均为WI-FI网络频段，则第一频段未WI-FI网络2.4GHz频段，第二频段为WI-FI网络5GHz频段。

若第一频段及第二频段均为蜂窝网络频段，则第一频段及第二频段分别包括蜂窝网络频段中的不同频段，且第一频段的频率小于第二频段的频率。

本申请实施例中，通过上述天线装置可以实现多通路共天线场景下收发射频信号，且互相影响较小。

在上一个实施例中描述了一种天线装置01，天线装置01包括第一频段射频收发电路20、第二频段射频收发电路30、上述分频器10、第一LC匹配电路40及天线。在本申请实施例中，进一步描述了第一频段射频收发电路20包括第一频段射频收发器22及第二LC匹配电路24，第一频段射频收发器22与第二LC匹配电路24连接；第一频段射频收发器22，用于收发处于第一频段内的射频信号；

第二频段射频收发电路30包括第二频段射频收发器32及第三LC匹配电路34，第二频段射频收发器32与第三LC匹配电路34连接；第二频段射频收发器32，用于收发处于第二频段内的射频信号。

在一个实施例中，如图12所示，提供了一种电子设备1200，包括上述任意一种天线装置01。其中，电子设备1200可以但不限于是各种个人计算机、笔记本电脑、智能手机、平板电脑、物联网设备和便携式可穿戴设备，物联网设备可为智能音箱、智能电视、智能空调、智能车载设备、智能汽车等。便携式可穿戴设备可为智能手表、智能手环、头戴设备等。

图13为一个实施例中电子设备的内部结构示意图。该电子设备可以是手机、平板电脑、笔记本电脑、台式电脑、PDA(Personal Digital Assistant，个人数字助理)、POS(Point of Sales，销售终端)、车载电脑、穿戴式设备等任意终端设备。该电子设备包括通过系统总线连接的处理器和存储器。其中，该处理器可以包括一个或多个处理单元。处理器可为CPU(Central Processing Unit,中央处理单元)或DSP(Digital Signal Processing，数字信号处理器)等。存储器可包括非易失性存储介质及内存储器。非易失性存储介质存储有操作系统和计算机程序。内存储器为非易失性存储介质中的操作系统计算机程序提供高速缓存的运行环境。

本申请所使用的对存储器、存储、数据库或其它介质的任何引用可包括非易失性和/或易失性存储器。非易失性存储器可包括ROM(Read-Only Memory，只读存储器)、PROM(Programmable Read-only Memory，可编程只读存储器)、EPROM(Erasable ProgrammableRead-Only Memory，可擦除可编程只读存储器)、EEPROM(Electrically ErasableProgrammable Read-only Memory，电可擦除可编程只读存储器)或闪存。易失性存储器可包括RAM(Random Access Memory，随机存取存储器)，它用作外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如SRAM(Static Random Access Memory，静态随机存取存储器)、DRAM(Dynamic Random Access Memory，动态随机存取存储器)、SDRAM(Synchronous Dynamic Random Access Memory，同步动态随机存取存储器)、双数据率DDRSDRAM(Double Data Rate Synchronous Dynamic Random Access memory，双数据率同步动态随机存取存储器)、ESDRAM(Enhanced Synchronous Dynamic Random Access memory，增强型同步动态随机存取存储器)、SLDRAM(Sync Link Dynamic Random Access Memory，同步链路动态随机存取存储器)、RDRAM(Rambus Dynamic Random Access Memory，总线式动态随机存储器)、DRDRAM(Direct Rambus Dynamic Random Access Memory，接口动态随机存储器)。

以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (16)

1.一种分频器，其特征在于，所述分频器包括并联的第一频段滤波电路及第二频段滤波电路，所述第一频段滤波电路包括至少一个第一低通滤波器，所述第二频段滤波电路包括至少一个带通滤波器；

所述第一频段滤波电路，用于通过所述第一低通滤波器从接收到的原始射频信号中选择输出第一频段对应的射频信号；

所述第二频段滤波电路，用于通过所述带通滤波器从所述原始射频信号中选择输出第二频段对应的射频信号；所述第一频段的频率小于所述第二频段的频率。

2.根据权利要求1所述的分频器，其特征在于，第一低通滤波器包括至少一个相互串联的m推演型低通滤波器及至少一个相互串联的二阶定K型低通滤波器；

所述至少一个m推演型低通滤波器与所述至少一个二阶定K型低通滤波器串联。

3.根据权利要求2所述的分频器，其特征在于，所述m推演型低通滤波器包括第一并联支路及第一串联支路；

所述第一并联支路的第一端接地，所述第一并联支路的第二端分别与第一频段射频收发电路、第一串联支路的第一端连接；

所述第一串联支路的第二端与所述二阶定K型低通滤波器连接。

4.根据权利要求3所述的分频器，其特征在于，所述第一并联支路包括第一电感及第一电容，所述第一电感的第一端与所述第一电容的第一端连接；

将第一电感的第二端作为所述第一并联支路的第二端，将所述第一电容的第二端作为所述第一并联支路的第一端；

或，将第一电感的第二端作为所述第一并联支路的第一端，将所述第一电容的第二端作为所述第一并联支路的第二端。

5.根据权利要求3所述的分频器，其特征在于，所述第一串联支路包括第二电感，所述第二电感的第一端与所述第一并联支路的第二端连接，所述第二电感的第二端与所述二阶定K型低通滤波器连接。

6.根据权利要求2所述的分频器，其特征在于，所述二阶定K型低通滤波器包括第二并联支路及第二串联支路；

所述第二并联支路的第一端接地，所述第二并联支路的第二端分别与所述m推演型低通滤波器、所述第二串联支路的第一端连接；

所述第二串联支路的第二端，用于通过第一LC匹配电路连接至天线。

7.根据权利要求6所述的分频器，其特征在于，所述第二并联支路包括第二电容，所述第二串联支路包括第三电感；所述第二电容的第一端接地，所述第二电容的第二端分别与所述m推演型低通滤波器、所述第三电感的第一端连接；所述第三电感的第二端，用于通过第一LC匹配电路连接至天线。

8.根据权利要求1所述的分频器，其特征在于，所述带通滤波器至少包括第一串联谐振支路、并联谐振支路及第二串联谐振支路；所述第一串联谐振支路的第一端与第二频段射频收发电路连接，所述第一串联谐振支路的第二端与所述并联谐振支路的第一端连接，所述并联谐振支路的第二端与所述第二串联谐振支路的第一端连接，所述第二串联谐振支路的第二端，用于通过第一LC匹配电路连接至天线。

9.根据权利要求8所述的分频器，其特征在于，所述第一串联谐振支路包括第四电感及第三电容，所述第四电感的第一端与第二频段射频收发电路连接，所述第四电感的第二端与所述第三电容的第一端连接；所述第三电容的第二端与所述并联谐振支路的第一端连接。

10.根据权利要求9所述的分频器，其特征在于，所述并联谐振支路包括第四电容及第五电感，所述第四电容的第一端及第五电感的第一端接地，所述第四电容的第二端及第五电感的第二端分别与所述第一串联谐振支路的第二端连接；

所述第二串联谐振支路包括第六电感及第五电容，所述第六电感的第一端与第四电容的第二端及第五电感的第二端连接；所述第六电感的第二端与所述第五电容的第一端连接；所述第五电容的第二端，用于通过第一LC匹配电路连接至天线。

11.根据权利要求1-10中任一项所述的分频器，其特征在于，所述分频器还包括第三频段滤波电路；所述第三频段滤波电路包括至少一个第二低通滤波器；所述第三频段滤波电路分别与所述第一频段滤波电路和所述第二频段滤波电路连接；

所述第三频段滤波电路，用于通过所述第二低通滤波器输出所述第一频段对应的射频信号或所述第二频段对应的射频信号。

12.根据权利要求11所述的分频器，其特征在于，所述第三频段滤波电路，用于将所述第一频段滤波电路输出的第一频段对应的射频信号输出至天线，或者，将第二频段滤波电路输出的第二频段对应的射频信号输出至天线；或者，

所述第三频段滤波电路，用于将天线接收到的射频信号中的第一频段对应的射频信号输出至所述第一频段滤波电路；或者，所述第三频段滤波电路，用于将天线接收到的射频信号中的第二频段对应的射频信号输出至所述第二频段滤波电路。

13.根据权利要求11所述的分频器，其特征在于，所述第二低通滤波器，包括第六电容及第七电感，所述第六电容的第一端接地，所述第六电容的第二端与所述第七电感的第一端连接作为所述第二低通滤波器的第一端；将所述第七电感的第二端作为所述第二低通滤波器的第二端；

所述第二低通滤波器的第一端分别与所述第一频段滤波电路和所述第二频段滤波电路连接；所述第二低通滤波器的第二端，用于通过第一LC匹配电路连接至天线。

14.一种天线装置，其特征在于，所述天线装置包括第一频段射频收发电路、第二频段射频收发电路、如权利要求1-13中任一项所述的分频器、第一LC匹配电路及天线：所述第一频段射频收发电路、所述第二频段射频收发电路分别与所述分频器连接，所述分频器与所述第一LC匹配电路连接，所述第一LC匹配电路与所述天线连接。

15.根据权利要求14所述的天线装置，其特征在于，所述第一频段射频收发电路包括第一频段射频收发器及第二LC匹配电路，所述第一频段射频收发器与所述第二LC匹配电路连接；所述第一频段射频收发器，用于收发处于第一频段内的射频信号；

所述第二频段射频收发电路包括第二频段射频收发器及第三LC匹配电路，所述第二频段射频收发器与所述第三LC匹配电路连接；所述第二频段射频收发器，用于收发处于第二频段内的射频信号。

16.一种电子设备，其特征在于，包括如权利要求14或15所述的天线装置。

Images