CN115763506A - 图像传感器及其制备方法 - Google Patents
图像传感器及其制备方法 Download PDFInfo
- Publication number
- CN115763506A CN115763506A CN202211460083.3A CN202211460083A CN115763506A CN 115763506 A CN115763506 A CN 115763506A CN 202211460083 A CN202211460083 A CN 202211460083A CN 115763506 A CN115763506 A CN 115763506A
- Authority
- CN
- China
- Prior art keywords
- substrate
- region
- layer
- pixel
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明提供一种图像传感器及其制备方法，其中图像传感器的制备方法包括：提供包含像素区、逻辑区和隔离区的衬底；依次形成衬垫氧化层和硬掩膜层；在隔离区形成间隔分布的第一沟槽；在邻近所述像素区的第一沟槽底部形成呈锥型的第二沟槽；形成浅沟槽隔离结构和深沟槽隔离结构。本申请通过在邻近像素区的所述隔离区的第一沟槽底部形呈锥型的深沟槽隔离结构，可以使逻辑区的光在到达隔离区时遇到锥型的深沟槽隔离结构直接发生反射，使得逻辑区的光无法到达像素区，改善了器件的像素性能，提高了器件良率；进一步的，锥型的深沟槽隔离结构也可减少逻辑区的电子越过隔离区到达像素区，改善像素区边缘发光的问题，进一步提高了器件良率。
Description
技术领域
本申请涉及半导体制造技术领域，具体涉及一种图像传感器及其制备方法。
背景技术
CIS(CMOS image sensor，图像传感器)产品设计管芯中心区域为像素区域，边缘(外围)为逻辑区域，像素区与逻辑区之间有STI隔离区。逻辑电路工作时反复开关，电子和空穴复合释放能量产生光，如果STI隔离区的隔离能力不足，逻辑区的光及电子穿过STI隔离区到达像素区，造成像素区边缘发光问题，越靠近像素区边缘位置发光问题越严重，从而影响CIS产品的良率甚至导致CIS产品失效。
发明内容
本申请提供了一种图像传感器及其制备方法，可以解决逻辑区的光及电子穿过隔离区到达像素区域，造成像素区边缘位置发光的问题。
一方面，本申请实施例提供了一种图像传感器的制备方法，包括：
提供一衬底，所述衬底包含：像素区、逻辑区和隔离区，其中，所述逻辑区位于所述像素区外围，所述隔离区位于所述像素区和所述逻辑区之间；
依次形成衬垫氧化层和硬掩膜层，所述衬垫氧化层覆盖所述衬底，所述硬掩膜层覆盖所述衬垫氧化层；
刻蚀所述隔离区的所述硬掩膜层、所述衬垫氧化层和第一厚度的所述衬底以得到多个间隔分布的第一沟槽；
刻蚀邻近所述像素区的所述第一沟槽底部的第二厚度的所述衬底以得到呈锥型的第二沟槽；
在所述第二沟槽中填充介质层以得到呈锥型的深沟槽隔离结构，以及在所述第一沟槽中填充介质层以得到浅沟槽隔离结构。
可选的，在所述图像传感器的制备方法中，刻蚀所述隔离区的所述硬掩膜层、所述衬垫氧化层和第一厚度的所述衬底的过程中，所述衬底的第一厚度为
可选的，在所述图像传感器的制备方法中，在刻蚀邻近所述像素区的所述第一沟槽底部的第二厚度的所述衬底之后，所述第一沟槽底部的刻蚀开口为圆滑顶角。
可选的，在所述图像传感器的制备方法中，所述第二沟槽的底部与所述衬底的下表面之间的距离为
可选的，在所述图像传感器的制备方法中，所述刻蚀所述隔离区的所述硬掩膜层、所述衬垫氧化层和第一厚度的所述衬底以得到多个间隔分布的第一沟槽的步骤包括：
在所述硬掩膜层表面涂覆第一光刻胶层；
形成图案化的第一光刻胶层；
根据所述图案化的第一光刻胶层，刻蚀所述隔离区的所述硬掩膜层、所述衬垫氧化层和第一厚度的所述衬底以得到多个间隔分布的所述第一沟槽，其中，邻近所述像素区的所述第一沟槽在宽度上的尺寸大于远离所述像素区的所述第一沟槽在宽度上的尺寸。
可选的，在所述图像传感器的制备方法中，所述刻蚀邻近所述像素区的所述第一沟槽底部的第二厚度的所述衬底以得到呈锥型的第二沟槽的步骤包括：
在所述第一沟槽中填充第二光刻胶层以及在所述硬掩膜层表面涂覆第二光刻胶层；
形成图案化的第二光刻胶层；
根据所述图案化的第二光刻胶层，刻蚀邻近所述像素区的所述第一沟槽底部的第二厚度的所述衬底以得到呈锥型的所述第二沟槽。
可选的，在所述图像传感器的制备方法中，在在所述第二沟槽中填充介质层以得到呈锥型的深沟槽隔离结构，以及在所述第一沟槽中填充介质层以得到浅沟槽隔离结构之后，所述图像传感器的制备方法还包括：
去除所述隔离区的所述硬掩膜层；
对所述隔离区执行化学机械研磨工艺平坦化所述介质层表面。
可选的，在所述图像传感器的制备方法中，所述硬掩膜层为氮化硅层。
可选的，在所述图像传感器的制备方法中，多个所述第一沟槽呈同心环状间隔设置在所述隔离区中。
另一方面，本申请实施例还提供了一种图像传感器，包括：
衬底，所述衬底包含：像素区、逻辑区和隔离区，其中，所述逻辑区位于所述像素区外围，所述隔离区位于所述像素区和所述逻辑区之间；
衬垫氧化层，所述衬垫氧化层覆盖所述衬底；
多个第一沟槽，所述第一沟槽间隔分布在所述隔离区的所述衬垫氧化层和第一厚度的所述衬底中；
呈锥型的第二沟槽，所述第二沟槽位于邻近所述像素区的所述第一沟槽底部的第二厚度的所述衬底中；
介质层，所述介质层填充所述第二沟槽以得到呈锥型的深沟槽隔离结构，所述介质层填充所述第一沟槽以得到浅沟槽隔离结构。
本申请技术方案，至少包括如下优点：
本申请通过在邻近像素区的所述隔离区的所述第一沟槽底部形成呈锥型的第二沟槽，并填充介质层构成锥型的深沟槽隔离结构，可以使逻辑区的光在到达隔离区时遇到锥型的深沟槽隔离结构直接发生反射，使得逻辑区的光无法到达像素区，也就不会影响器件的像素性能，提高了器件良率；进一步的，锥型的深沟槽隔离结构也可减少逻辑区的电子越过隔离区到达像素区，从而改善像素区边缘发光的问题，进一步提高了器件良率。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例的图像传感器的制备方法的流程图；
图2是本发明实施例的衬底的俯视图；
图3-图6是本发明实施例的制备图像传感器的各工艺步骤中的半导体结构的剖面示意图；
其中，附图标记说明如下：
A-像素区，B-隔离区，C-逻辑区；
10-衬底，20-衬垫氧化层，30-硬掩膜层，41-第一沟槽，42-第二沟槽，51-浅沟槽隔离结构，52-锥型的深沟槽隔离结构。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本申请实施例提供了一种图像传感器的制备方法，参考图1，图1是本发明实施例的图像传感器的制备方法的流程图，以及参考图3-图6，图3-图6是本发明实施例的制备图像传感器的各工艺步骤中的半导体结构的剖面示意图。
所述图像传感器的制备方法包括：
步骤S10：参考图2，图2是本发明实施例的衬底的俯视图，提供一衬底10，所述衬底10包含：像素区A、逻辑区C和隔离区B，其中，所述逻辑区C位于所述像素区A的外围，所述隔离区B位于所述像素区A和所述逻辑区C之间。
步骤S20：如图3所示，图3-图6只示意了所述隔离区B的剖面，本申请实施例主要介绍图像传感器隔离区的制备工艺，像素区和逻辑区的制备工艺可以按照常规的图像传感器制备工艺进行，在所述隔离区B的衬底10上依次形成衬垫氧化层20和硬掩膜层30，所述衬垫氧化层20覆盖所述衬底10，所述硬掩膜层30覆盖所述衬垫氧化层20。具体的，所述硬掩膜层30为氮化硅层。
在本实施例中，所述衬垫氧化层20的厚度可以为
所述硬掩膜层30的厚度可以为10nm～2μm。
步骤S30：刻蚀所述隔离区B的所述硬掩膜层30、所述衬垫氧化层20和第一厚度的所述衬底10以得到多个间隔分布的第一沟槽41。
在本实施例中，所述刻蚀所述隔离区B的所述硬掩膜层30、所述衬垫氧化层20和第一厚度的所述衬底10以得到多个间隔分布的第一沟槽41的步骤具体可以包括：
步骤S30.1：在所述硬掩膜层30表面涂覆第一光刻胶层；
步骤S30.2：形成图案化的第一光刻胶层；
步骤S30.3：根据所述图案化的第一光刻胶层，刻蚀所述隔离区B的所述硬掩膜层30、所述衬垫氧化层20和第一厚度的所述衬底10以得到多个间隔分布的所述第一沟槽41，例如5个第一沟槽41，其中，邻近所述像素区的所述第一沟槽在宽度上的尺寸大于远离所述像素区的所述第一沟槽在宽度上的尺寸，也就是说，紧挨所述像素区A的那个所述第一沟槽41在宽度上的尺寸大于远离所述像素区A(靠近所述逻辑区C)的多个所述第一沟槽41在宽度上的尺寸。
步骤S30.4：灰化去除剩余的所述图案化的第一光刻胶层。
较佳的，多个所述第一沟槽41呈同心环状间隔设置在所述隔离区B中。
在本实施例中，所述像素区A和所述逻辑区C之间的隔离区B的宽度尺寸可以为2μm～10μm，相邻的两个所述第一沟槽41之间的间隔可以是0.5μm。
优选的，在刻蚀所述隔离区B的所述硬掩膜层30、所述衬垫氧化层20和第一厚度的所述衬底10的过程中，刻蚀去除的所述衬底10的第一厚度可以为
步骤S40：刻蚀邻近所述像素区A的一个所述第一沟槽41底部或者多个所述第一沟槽41底部的第二厚度的所述衬底10以得到呈锥型的第二沟槽42。
在本实施例中，所述刻蚀邻近所述像素区A的所述第一沟槽41底部的第二厚度的所述衬底10以得到呈锥型的第二沟槽42的步骤包括：
步骤S40.1：在所述第一沟槽41中填充第二光刻胶层以及在所述硬掩膜层30表面涂覆第二光刻胶层；
步骤S40.2：形成图案化的第二光刻胶层；
步骤S40.3：根据所述图案化的第二光刻胶层，刻蚀邻近所述像素区A的所述第一沟槽41底部的第二厚度的所述衬底10以得到呈锥型的所述第二沟槽42；
步骤S40.4：灰化去除剩余的所述图案化的第二光刻胶层。
在本实施例中，所述第二沟槽42可以呈倒立的圆锥型。所述第二沟槽42的深度(刻蚀去除的所述衬底10的第二厚度)可以为1μm～8μm。
较佳的，所述第二沟槽42的深度可以根据所述衬底10的厚度进行调节，本申请只需要保证所述第二沟槽42的底部和所述衬底10的下表面之间仅留有很小的间隙，在本实施例中，所述第二沟槽42的底部与所述衬底10的下表面之间的距离可以为
进一步的，如图5所示，在刻蚀邻近所述像素区A的所述第一沟槽41底部的第二厚度的所述衬底10之后，所述第一沟槽41底部的刻蚀开口为圆滑顶角，所述第一沟槽41底部的刻蚀开口为所述第二沟槽42的顶部开口。本实施例中圆滑顶角形貌的刻蚀开口便于后续填充介质层以形成深沟槽隔离结构52，可以避免在利用介质层填充高深宽比的所述第二沟槽42的过程中在所述第二沟槽42内出现空洞缺陷的情况。
步骤S50：在所述第二沟槽42中填充介质层以得到呈锥型的深沟槽隔离结构52，以及在所有的所述第一沟槽41中填充介质层以得到浅沟槽隔离结构51。
优选的，所述介质层的材料可以是氧化硅。
进一步的，在在所述第二沟槽42中填充介质层以得到呈锥型的深沟槽隔离结构52，以及在所述第一沟槽41中填充介质层以得到浅沟槽隔离结构51之后，所述图像传感器的制备方法还可以包括：
步骤S60：去除所述隔离区B的所述硬掩膜层30；
步骤S70：对所述隔离区B执行化学机械研磨工艺，以平坦化所述介质层的表面，研磨后的所述介质层表面不低于所述衬垫氧化层的表面。
在本实施例中，对所述隔离区B执行化学机械研磨工艺，研磨所述介质层的表面，也可能会研磨部分所述衬垫氧化层20的表面，可以使所述衬垫氧化层20的表面和所述介质层的表面齐平。
在本申请中，通过在邻近像素区A的所述隔离区B的所述第一沟槽41底部形成呈锥型的第二沟槽42，并填充介质层构成锥型的深沟槽隔离结构52，可以使逻辑区C的光在到达隔离区B时遇到锥型的深沟槽隔离结构52直接发生反射，使得逻辑区C的光无法到达像素区A，也就不会影响器件的像素性能，提高了器件良率；进一步的，锥型的深沟槽隔离结构52也可减少逻辑区C的电子越过隔离区B到达像素区A，从而改善像素区A边缘发光的问题，进一步提高了器件良率。
基于同一发明构思，本申请实施例还提供了一种图像传感器，如图1和图6所示，所述图像传感器包括：
衬底10，所述衬底10包含：像素区A、逻辑区C和隔离区B，其中，所述逻辑区C位于所述像素区A的外围，所述隔离区B位于所述像素区A和所述逻辑区C之间；
衬垫氧化层20，所述衬垫氧化层20覆盖所述衬底10；
多个第一沟槽41，所述第一沟槽41间隔分布在所述隔离区B的所述衬垫氧化层20和第一厚度的所述衬底10中；
呈锥型的第二沟槽42，所述第二沟槽42位于邻近所述像素区A的所述第一沟槽41底部的第二厚度的所述衬底10中；
介质层，所述介质层填充所述第二沟槽42以得到呈锥型的深沟槽隔离结构52，所述介质层填充所述第一沟槽41以得到浅沟槽隔离结构42。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (10)
1.一种图像传感器的制备方法，其特征在于，包括：
提供一衬底，所述衬底包含：像素区、逻辑区和隔离区，其中，所述逻辑区位于所述像素区外围，所述隔离区位于所述像素区和所述逻辑区之间；
依次形成衬垫氧化层和硬掩膜层，所述衬垫氧化层覆盖所述衬底，所述硬掩膜层覆盖所述衬垫氧化层；
刻蚀所述隔离区的所述硬掩膜层、所述衬垫氧化层和第一厚度的所述衬底以得到多个间隔分布的第一沟槽；
刻蚀邻近所述像素区的所述第一沟槽底部的第二厚度的所述衬底以得到呈锥型的第二沟槽；
在所述第二沟槽中填充介质层以得到呈锥型的深沟槽隔离结构，以及在所述第一沟槽中填充介质层以得到浅沟槽隔离结构。
2.根据权利要求1所述的图像传感器的制备方法，其特征在于，刻蚀所述隔离区的所述硬掩膜层、所述衬垫氧化层和第一厚度的所述衬底的过程中，所述衬底的第一厚度为
3.根据权利要求1所述的图像传感器的制备方法，其特征在于，在刻蚀邻近所述像素区的所述第一沟槽底部的第二厚度的所述衬底之后，所述第一沟槽底部的刻蚀开口为圆滑顶角。
4.根据权利要求1所述的图像传感器的制备方法，其特征在于，所述第二沟槽的底部与所述衬底的下表面之间的距离为
5.根据权利要求1所述的图像传感器的制备方法，其特征在于，所述刻蚀所述隔离区的所述硬掩膜层、所述衬垫氧化层和第一厚度的所述衬底以得到多个间隔分布的第一沟槽的步骤包括：
在所述硬掩膜层表面涂覆第一光刻胶层；
形成图案化的第一光刻胶层；
根据所述图案化的第一光刻胶层，刻蚀所述隔离区的所述硬掩膜层、所述衬垫氧化层和第一厚度的所述衬底以得到多个间隔分布的所述第一沟槽，其中，邻近所述像素区的所述第一沟槽在宽度上的尺寸大于远离所述像素区的所述第一沟槽在宽度上的尺寸。
6.根据权利要求1所述的图像传感器的制备方法，其特征在于，所述刻蚀邻近所述像素区的所述第一沟槽底部的第二厚度的所述衬底以得到呈锥型的第二沟槽的步骤包括：
在所述第一沟槽中填充第二光刻胶层以及在所述硬掩膜层表面涂覆第二光刻胶层；
形成图案化的第二光刻胶层；
根据所述图案化的第二光刻胶层，刻蚀邻近所述像素区的所述第一沟槽底部的第二厚度的所述衬底以得到呈锥型的所述第二沟槽。
7.根据权利要求1所述的图像传感器的制备方法，其特征在于，在在所述第二沟槽中填充介质层以得到呈锥型的深沟槽隔离结构，以及在所述第一沟槽中填充介质层以得到浅沟槽隔离结构之后，所述图像传感器的制备方法还包括：
去除所述隔离区的所述硬掩膜层；
对所述隔离区执行化学机械研磨工艺平坦化所述介质层表面。
8.根据权利要求1所述的图像传感器的制备方法，其特征在于，所述硬掩膜层为氮化硅层。
9.根据权利要求1所述的图像传感器的制备方法，其特征在于，多个所述第一沟槽呈同心环状间隔设置在所述隔离区中。
10.一种图像传感器，其特征在于，包括：
衬底，所述衬底包含：像素区、逻辑区和隔离区，其中，所述逻辑区位于所述像素区外围，所述隔离区位于所述像素区和所述逻辑区之间；
衬垫氧化层，所述衬垫氧化层覆盖所述衬底；
多个第一沟槽，所述第一沟槽间隔分布在所述隔离区的所述衬垫氧化层和第一厚度的所述衬底中；
呈锥型的第二沟槽，所述第二沟槽位于邻近所述像素区的所述第一沟槽底部的第二厚度的所述衬底中；
介质层，所述介质层填充所述第二沟槽以得到呈锥型的深沟槽隔离结构，所述介质层填充所述第一沟槽以得到浅沟槽隔离结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211460083.3A CN115763506A (zh) | 2022-11-17 | 2022-11-17 | 图像传感器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211460083.3A CN115763506A (zh) | 2022-11-17 | 2022-11-17 | 图像传感器及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115763506A true CN115763506A (zh) | 2023-03-07 |
Family
ID=85334186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211460083.3A Pending CN115763506A (zh) | 2022-11-17 | 2022-11-17 | 图像传感器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115763506A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116779630A (zh) * | 2023-08-22 | 2023-09-19 | 合肥晶合集成电路股份有限公司 | 一种图像传感器及其制造方法 |
| CN117153786A (zh) * | 2023-10-31 | 2023-12-01 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
-
2022
- 2022-11-17 CN CN202211460083.3A patent/CN115763506A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116779630A (zh) * | 2023-08-22 | 2023-09-19 | 合肥晶合集成电路股份有限公司 | 一种图像传感器及其制造方法 |
| CN116779630B (zh) * | 2023-08-22 | 2023-11-28 | 合肥晶合集成电路股份有限公司 | 一种图像传感器及其制造方法 |
| CN117153786A (zh) * | 2023-10-31 | 2023-12-01 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
| CN117153786B (zh) * | 2023-10-31 | 2024-03-01 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115763506A (zh) | 图像传感器及其制备方法 | |
| US7923821B2 (en) | Semiconductor integrated circuit substrate containing isolation structures | |
| US6828239B2 (en) | Method of forming a high aspect ratio shallow trench isolation | |
| KR101002917B1 (ko) | 기판에 대한 감소된 캐패시턴스를 갖는 반도체 디바이스및 방법 | |
| US6559029B2 (en) | Method of fabricating semiconductor device having trench isolation structure | |
| US6436611B1 (en) | Trench isolation method for semiconductor integrated circuit | |
| US7947522B2 (en) | Method of production of semiconductor device and method of production of solid-state imaging device | |
| US20120104539A1 (en) | Trenches with reduced silicon loss | |
| US11121207B2 (en) | Integrated trench capacitor with top plate having reduced voids | |
| US6355538B1 (en) | Method of forming isolation material with edge extension structure | |
| US7323394B2 (en) | Method of producing element separation structure | |
| KR100361102B1 (ko) | 트렌치 아이솔레이션의 형성방법 | |
| US6872632B2 (en) | Method of fabricating semiconductor device | |
| CN114496902A (zh) | 具有tcr的sti结构的制作方法 | |
| US20050136619A1 (en) | Semiconductor devices and methods of forming a trench in a semiconductor device | |
| US20070148908A1 (en) | Method of forming trench isolation layer of semiconductor device | |
| US20060148204A1 (en) | Monitoring pattern for optimization of chemical mechanical polishing process of trench isolation layer and related methods | |
| US8043932B2 (en) | Method of fabricating semiconductor device | |
| CN114121775A (zh) | 包含深沟槽结构的半导体器件的制作方法 | |
| KR100935760B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100478488B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100461328B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| KR100897958B1 (ko) | 반도체 장치의 소자 분리막 및 이의 형성방법 | |
| KR100567872B1 (ko) | 반도체 제조 장치에서의 소자 분리막 형성 방법 | |
| KR20040041861A (ko) | 반도체 소자의 격리구조 및 그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |