CN115762410A - 像素电路、驱动方法和显示装置 - Google Patents

Abstract

本发明提供一种像素电路、驱动方法和显示装置。像素电路包括发光元件、驱动电路、补偿电路、补偿控制电路和数据写入电路；补偿电路在显示周期包括的保持帧，维持驱动电路的控制端的电位；补偿控制电路在扫描信号的控制下，控制驱动电路的控制端与驱动电路的第二端之间连通；数据写入电路在扫描信号的控制下，将数据电压写入驱动电路的第一端；所述驱动电路用于在其控制端的电位的控制下，驱动所述发光元件。本发明采用了补偿电路，补偿电路可以在显示周期包括的保持帧，维持驱动电路的控制端的电位，使得在低频下，所述驱动电路的控制端的电位也能长时间保持，提升在低频下的显示画质。

Description

像素电路、驱动方法和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种像素电路、驱动方法和显示装置。

背景技术

在AMOLED(有源矩阵有机发光二极管)显示领域中，随着显示产品的广泛应用，显示产品尺寸增加，薄型需求，续航需求，要求显示产品功耗节省，需求更低的显示频率。现在使用LTPS(低温多晶硅)显示产品，由于本征TFT (薄膜晶体管)的特性，在关闭的TFT还是存在漏电流影响，长时间保持显示和刷新时的电压存在差异，导致主观观测到同一个灰阶有亮度变化，出现闪烁。LTPS晶体管的漏电流在E^-13等级，显示频率越低保持时间越长，漏电流时间更长，发光元件的发光亮度差异越明显，出现闪烁。常规的技术手段都是通过设计和工艺减少漏电流，但是提升空间有限。

发明内容

在一个方面中，本发明实施例提供一种像素电路，包括发光元件、驱动电路、补偿电路、补偿控制电路和数据写入电路；

所述补偿电路与所述驱动电路的控制端电连接，用于在显示周期包括的保持帧，维持所述驱动电路的控制端的电位；

所述补偿控制电路分别与扫描端、所述驱动电路的控制端和所述驱动电路的第二端电连接，用于在所述扫描端提供的扫描信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通；

所述数据写入电路分别与扫描端、数据线和所述驱动电路的第一端电连接，用于在所述扫描信号的控制下，将所述数据线提供的数据电压写入所述驱动电路的第一端；

所述驱动电路用于在其控制端的电位的控制下，驱动所述发光元件。

可选的，所述补偿电路包括第一初始化电路、第一控制电路、第二控制电路和第一储能电路；

所述第一初始化电路分别与第一复位端、所述驱动电路的控制端和控制节点电连接，用于在所述第一复位端提供的第一复位信号的控制下，控制所述驱动电路的控制端与所述控制节点之间连通；

所述第一控制电路分别与第一控制端、写入节点和所述控制节点电连接，用于在所述第一控制端提供的第一控制信号的控制下，控制所述写入节点与所述控制节点之间连通；

所述第二控制电路分别与第二控制端、数据线和所述写入节点电连接，用于在所述第二控制端提供的第二控制信号的控制下，将所述数据线提供的数据电压提供至所述写入节点；

所述第一储能电路的第一端与所述写入节点电连接，所述第一储能电路的第二端与第一电压端电连接，所述第一储能电路用于储存电能。

可选的，所述补偿电路还包括第三控制电路；

所述第三控制电路分别与第三控制端、第一初始电压端和所述控制节点电连接，用于在所述第三控制端提供的第三控制信号的控制下，将所述第一初始电压端提供的一初始电压写入所述控制节点。

可选的，所述第一控制端与所述第一复位端为同一控制端；

所述第一初始化电路包括第一晶体管，所述第一控制电路包括第二晶体管；

所述第一晶体管的栅极与第一复位端电连接，所述第一晶体管的第一极与所述控制节点电连接，所述第一晶体管的第二极与所述驱动电路的控制端电连接；

所述第二晶体管的栅极与所述第一控制端电连接，所述第二晶体管的第一极与所述写入节点电连接，所述第二晶体管的第二极与所述控制节点电连接。

可选的，所述第一晶体管为p型晶体管，所述第二晶体管为n型晶体管；或者，

所述第一晶体管为n型晶体管，所述第二晶体管为p型晶体管。

可选的，所述第二控制电路包括第三晶体管；所述第一储能电路包括第一电容；

所述第三晶体管的栅极与第二控制端电连接，所述第三晶体管的第一极与数据线电连接，所述第三晶体管的第二极与所述写入节点电连接；

所述第一电容的第一端与所述写入节点电连接，所述第一电容的第二端与第一电压端电连接。

可选的，所述第三控制电路包括第四晶体管；

所述第四晶体管的栅极与第三控制端电连接，所述第四晶体管的第一极与第一初始电压端电连接，所述第四晶体管的第二极与所述控制节点电连接；

所述第三控制端与第一复位端为同一控制端；

所述第四晶体管与所述第一初始化电路包括的晶体管都为p型晶体管；或者，所述第四晶体管与所述第一初始化电路包括的晶体管都为n型晶体管。

可选的，所述补偿电路包括第四控制电路、第五控制电路和第二储能电路；

所述第二储能电路的第一端与所述驱动电路的控制端电连接；所述第二储能电路的第二端与写入节点电连接；

所述第四控制电路分别与第四控制端、第一电压端和写入节点电连接，用于在所述第四控制端提供的第四控制信号的控制下，控制所述第一电压端与所述写入节点之间连通；

所述第五控制电路分别与第二电压端、所述写入节点和第二初始电压端电连接，用于在所述第二电压端提供的第二电压信号的控制下，控制所述写入节点与所述第二初始电压端之间连通。

可选的，所述第四控制端与扫描端为同一控制端；所述第四控制电路包括第五晶体管，所述第五控制电路包括第六晶体管；

所述第五晶体管的栅极与所述扫描端电连接，所述第五晶体管的第一极与第一电压端电连接，所述第五晶体管的第二极与写入节点电连接；

所述第六晶体管的栅极与第二电压端电连接，所述第六晶体管的第一极与所述写入节点电连接，所述第六晶体管的第二极与第二初始电压端电连接。

可选的，所述第一电压端为第一高电压端，所述第二电压端为第二高电压端，所述第六晶体管为p型晶体管；

所述第五晶体管与所述数据写入电路包括的晶体管都为p型晶体管；或者，所述第五晶体管与所述数据写入电路包括的晶体管都为n型晶体管。

可选的，第二控制端与所述扫描端为同一控制端；

所述补偿控制电路包括第七晶体管，所述数据写入电路包括第八晶体管；所述驱动电路包括驱动晶体管；

所述第七晶体管的栅极与所述扫描端电连接，所述第七晶体管的第一极与所述驱动晶体管的栅极电连接，所述第七晶体管的第二极与所述驱动晶体管的第二极电连接；

所述第八晶体管的栅极与所述扫描端电连接，所述第八晶体管的第一极与所述数据线电连接，所述第八晶体管的第二极与所述驱动晶体管的第一极电连接。

可选的，本发明至少一实施例所述的像素电路还包括第一发光控制电路、第二发光控制电路和第二初始化电路；

所述第一发光控制电路分别与发光控制线、第一电压端和所述驱动电路的第一端电连接，用于在所述发光控制线提供的发光控制信号的控制下，控制所述第一电压端与所述驱动电路的第一端之间连通；

所述第二发光控制电路分别与所述发光控制线、所述驱动电路的第二端和所述发光元件的第一极电连接，用于在所述发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件的第一极之间连通；

所述第二初始化电路分别与第二复位端、第三初始电压端和所述发光元件的第一极电连接，用于在所述第二复位端提供的第二复位信号的控制下，将所述第三初始电压端提供的第三初始电压提供至所述发光元件的第一极；

所述发光元件的第二极与第三电压端电连接。

可选的，所述驱动电路包括驱动晶体管；

所述第一发光控制电路包括第九晶体管，所述第二发光控制电路包括第十晶体管，所述第二初始化电路包括第十一晶体管；

所述第九晶体管的栅极与所述发光控制线电连接，所述第九晶体管的第一极与所述第一电压端电连接，所述第九晶体管的第二极与所述驱动晶体管的第一极连接；

所述第十晶体管的栅极与所述发光控制线电连接，所述第十晶体管的第一极与所述驱动晶体管的第二极电连接，所述第十晶体管的第二极与所述发光元件的第一极电连接；

所述第十一晶体管的栅极与所述第二复位端电连接，所述第十一晶体管的第一极与所述第三初始电压端电连接，所述第十一晶体管的第二极与所述发光元件的第一极电连接。

在第二个方面中，本发明实施例提供一种驱动方法，应用于上述的像素电路，显示周期包括保持帧；所述驱动方法包括：

在所述保持帧，补偿电路维持驱动电路的控制端的电位。

在第三个方面中，本发明实施例提供一种显示装置，其特征在于，包括上述的像素电路。

附图说明

图1是本发明实施例所述的像素电路的结构图；

图2是本发明至少一实施例所述的像素电路的结构图；

图3是本发明至少一实施例所述的像素电路的结构图；

图4是本发明至少一实施例所述的像素电路的结构图；

图5是本发明至少一实施例所述的像素电路的电路图；

图6是图5所示的像素电路的至少一实施例的工作时序图；

图7是本发明至少一实施例所述的像素电路的结构图；

图8是本发明至少一实施例所述的像素电路的结构图；

图9是本发明至少一实施例所述的像素电路的电路图。

具体实施方式

下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。

本公开所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本公开实施例中，为区分晶体管除栅极之外的两极，将其中一极称为第一极，另一极称为第二极。

在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述第一极可以为漏极，所述第二极可以为源极；或者，所述栅极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。

本发明实施例所述的像素电路包括发光元件、驱动电路、补偿电路、补偿控制电路和数据写入电路；

所述补偿电路与所述驱动电路的控制端电连接，用于在显示周期包括的保持帧，维持所述驱动电路的控制端的电位；

所述补偿控制电路分别与扫描端、所述驱动电路的控制端和所述驱动电路的第二端电连接，用于在所述扫描端提供的扫描信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通；

所述数据写入电路分别与扫描端、数据线和所述驱动电路的第一端电连接，用于在所述扫描信号的控制下，将所述数据线提供的数据电压写入所述驱动电路的第一端；

所述驱动电路用于在其控制端的电位的控制下，驱动所述发光元件。

本发明实施例所述的像素电路采用了补偿电路，补偿电路可以在显示周期包括的保持帧，维持驱动电路的控制端的电位，使得在低频下，所述驱动电路的控制端的电位也能长时间保持，提升在低频下的显示画质，实现低频低功耗，以及续航能力的增加，增加应用场景。

本发明实施例不会增加工艺流程和难度，同时成本不会变化，能够实现显示产品增加低频画质能力提升。

在本发明至少一实施例中，所述补偿电路在保持帧，维持所述驱动电路的控制端的电位指的可以是：在保持帧，所述补偿电路维持所述驱动电路的控制端的电位，使得在保持帧所述驱动电路的控制端的电位与在刷新帧所述驱动电路的控制端的电位之间的差值的绝对值小于预定电压差值，以使得在保持帧所述驱动电路的控制端的电位与在刷新帧所述驱动电路的控制端的电位大致相同；所述预定电压差值例如可以小于等于0.1V，但不以此为限。

在具体实施时，所述像素电路可以包括补偿控制电路和数据写入电路，补偿控制电路在扫描信号的控制下，控制驱动电路的控制端与驱动电路的第二端之间连通，数据写入电路在扫描信号的控制下，将数据电压写入驱动电路的第一端。

如图1所示，本发明实施例所述的像素电路包括发光元件EL、驱动电路 10、补偿电路11、补偿控制电路41和数据写入电路42；

所述补偿电路11与所述驱动电路10的控制端电连接，用于在显示周期包括的保持帧，维持所述驱动电路10的控制端的电位；

所述补偿控制电路41分别与扫描端G1、所述驱动电路10的控制端和所述驱动电路10的第二端电连接，用于在所述扫描端G1提供的扫描信号的控制下，控制所述驱动电路10的控制端与所述驱动电路10的第二端之间连通；

所述数据写入电路42分别与扫描端G1、数据线Data和所述驱动电路10 的第一端电连接，用于在所述扫描信号的控制下，将所述数据线Data提供的数据电压Vdata写入所述驱动电路10的第一端；

所述驱动电路10用于在其控制端的电位的控制下，驱动所述发光元件EL。

在相关技术中，p型晶体管在截止时，漏电流在E^-13等级，漏电流Ioff可以等于K(W/L)×(Vgs-Vth)²，Vth为阈值电压，Vgs为栅源电压，在p 型晶体管截止时，Ioff的电流值随着晶体管的栅极的电位的增大而变化。

在相关技术中，随着低功耗的需求，按照显示分辨率为1080×2340的基准计算，当显示频率为120Hz和30Hz时，一帧包括的刷新帧持续的时间和保持帧持续的时间如下：

当显示频率为120Hz时，刷新帧持续的时间为(1/120/(2340+16))s，刷新帧持续的时间为3.537us，保持帧持续的时间为8329.796us；

当显示频率为30Hz时，刷新帧持续的时间为(1/30/(2340+16))s，刷新帧持续的时间为14.148us，保持帧持续的时间为33319.185us。

初步估算，当显示频率为30Hz时，保持帧持续的时间为当显示频率为 120Hz时，保持帧持续的时间的4倍，假设同样漏电流的情况下，当显示频率为30Hz时，漏电的电荷为当显示频率为120Hz时，漏电的电荷的4倍，导致在保持帧，驱动电路的控制端的电压下降很多，导致驱动电流不同，发光元件的显示亮度不同，在显示频率较低时，能够感受到明显差异，出现闪烁不良。

在本发明至少一实施例中，所述补偿电路包括第一初始化电路、第一控制电路、第二控制电路和第一储能电路；

所述第一初始化电路分别与第一复位端、所述驱动电路的控制端和控制节点电连接，用于在所述第一复位端提供的第一复位信号的控制下，控制所述驱动电路的控制端与所述控制节点之间连通；

所述第一控制电路分别与第一控制端、写入节点和所述控制节点电连接，用于在所述第一控制端提供的第一控制信号的控制下，控制所述写入节点与所述控制节点之间连通；

所述第二控制电路分别与第二控制端、数据线和所述写入节点电连接，用于在所述第二控制端提供的第二控制信号的控制下，将所述数据线提供的数据电压提供至所述写入节点；

所述第一储能电路的第一端与所述写入节点电连接，所述第一储能电路的第二端与第一电压端电连接，所述第一储能电路用于储存电能。

在具体实施时，所述补偿电路可以包括第一初始化电路、第一控制电路、第二控制电路和第一储能电路，第一初始化电路在第一复位信号的控制下，控制驱动电路的控制端与控制节点之间连通，第一控制电路在第一控制信号的控制下，控制写入节点与控制节点之间连通，第二控制电路在第二控制信号的控制下，将数据电压提供至写入节点。

如图2所示，在图1所示的像素电路的实施例的基础上，所述补偿电路包括第一初始化电路21、第一控制电路22、第二控制电路23和第一储能电路 24；

所述第一初始化电路21分别与第一复位端R1、所述驱动电路10的控制端和控制节点N0电连接，用于在所述第一复位端R1提供的第一复位信号的控制下，控制所述驱动电路10的控制端与所述控制节点N0之间连通；

所述第一控制电路22分别与第一控制端Ct1、写入节点Vc和所述控制节点N0电连接，用于在所述第一控制端Ct1提供的第一控制信号的控制下，控制所述写入节点Vc与所述控制节点N0之间连通；

所述第二控制电路23分别与第二控制端Ct2、数据线Data和所述写入节点Vc电连接，用于在所述第二控制端Ct2提供的第二控制信号的控制下，将所述数据线Data提供的数据电压Vdata提供至所述写入节点Vc；

所述第一储能电路24的第一端与所述写入节点Vc电连接，所述第一储能电路24的第二端与第一电压端V1电连接，所述第一储能电路24用于储存电能。

在本发明至少一实施例中，所述第一电压端可以为第一高电压端，所述第一控制端可以与第一复位端可以为同一控制端，所述第二控制端与扫描端可以为同一控制端，但不以此为限。

可选的，所述补偿电路还包括第三控制电路；

所述第三控制电路分别与第三控制端、第一初始电压端和所述控制节点电连接，用于在所述第三控制端提供的第三控制信号的控制下，将所述第一初始电压端提供的一初始电压写入所述控制节点。

在具体实施时，所述像素电路还可以包括第三控制电路，第三控制电路在第三控制信号的控制下，将第一初始电压写入控制节点。

如图3所示，在图2所示的像素电路的至少一实施例的基础上，所述补偿电路还可以包括第三控制电路31；

所述第三控制电路31分别与第三控制端Ct3、第一初始电压端I1和所述控制节点N0电连接，用于在所述第三控制端Ct3提供的第三控制信号的控制下，将所述第一初始电压端I1提供的一初始电压Vinit1写入所述控制节点N0。

在本发明至少一实施例中，所述第三控制端可以与第一复位端为同一控制端，但不以此为限。

可选的，所述第一控制端与所述第一复位端为同一控制端；

所述第一初始化电路包括第一晶体管，所述第一控制电路包括第二晶体管；

所述第一晶体管的栅极与第一复位端电连接，所述第一晶体管的第一极与所述控制节点电连接，所述第一晶体管的第二极与所述驱动电路的控制端电连接；

所述第二晶体管的栅极与所述第一控制端电连接，所述第二晶体管的第一极与所述写入节点电连接，所述第二晶体管的第二极与所述控制节点电连接。

可选的，所述第一晶体管为p型晶体管，所述第二晶体管为n型晶体管；或者，

所述第一晶体管为n型晶体管，所述第二晶体管为p型晶体管。

可选的，所述第二控制电路包括第三晶体管；所述第一储能电路包括第一电容；

所述第三晶体管的栅极与第二控制端电连接，所述第三晶体管的第一极与数据线电连接，所述第三晶体管的第二极与所述写入节点电连接；

所述第一电容的第一端与所述写入节点电连接，所述第一电容的第二端与第一电压端电连接。

可选的，所述第三控制电路包括第四晶体管；

所述第四晶体管的栅极与第三控制端电连接，所述第四晶体管的第一极与第一初始电压端电连接，所述第四晶体管的第二极与所述控制节点电连接。

在本发明至少一实施例中，所述第三控制端与第一复位端为同一控制端；

所述第四晶体管与所述第一初始化电路包括的晶体管都为p型晶体管；或者，所述第四晶体管与所述第一初始化电路包括的晶体管都为n型晶体管。

可选的，第二控制端与所述扫描端为同一控制端；

所述第二控制电路包括的晶体管、所述补偿控制电路包括的晶体管与所述数据写入电路包括的晶体管都为p型晶体管；或者，

所述第二控制电路包括的晶体管、所述补偿控制电路包括的晶体管与所述数据写入电路包括的晶体管都为n型晶体管。

可选的，所述补偿控制电路包括第七晶体管，所述数据写入电路包括第八晶体管；所述驱动电路包括驱动晶体管；

所述第七晶体管的栅极与所述扫描端电连接，所述第七晶体管的第一极与所述驱动晶体管的栅极电连接，所述第七晶体管的第二极与所述驱动晶体管的第二极电连接；

所述第八晶体管的栅极与所述扫描端电连接，所述第八晶体管的第一极与所述数据线电连接，所述第八晶体管的第二极与所述驱动晶体管的第一极电连接。

本发明至少一实施例所述的像素电路还包括第一发光控制电路、第二发光控制电路和第二初始化电路；

所述第一发光控制电路分别与发光控制线、第一电压端和所述驱动电路的第一端电连接，用于在所述发光控制线提供的发光控制信号的控制下，控制所述第一电压端与所述驱动电路的第一端之间连通；

所述第二发光控制电路分别与所述发光控制线、所述驱动电路的第二端和所述发光元件的第一极电连接，用于在所述发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件的第一极之间连通；

所述第二初始化电路分别与第二复位端、第三初始电压端和所述发光元件的第一极电连接，用于在所述第二复位端提供的第二复位信号的控制下，将所述第三初始电压端提供的第三初始电压提供至所述发光元件的第一极；

所述发光元件的第二极与第三电压端电连接。

在具体实施时，所述像素电路可以包括第一发光控制电路、第二发光控制电路和第二初始化电路，第一发光控制电路在发光控制信号的控制下，控制第一电压端与驱动电路的第一端之间连通，第二发光控制电路在发光控制信号的控制下，控制驱动电路的第二端与发光元件的第一极之间连通，第二初始化电路在第二复位信号的控制下，将第三初始电压提供至发光元件的第一极。

在本发明至少一实施例中，所述第三电压端可以为低电压端。

如图4所示，在图3所示的像素电路的至少一实施例的基础上，本发明至少一实施例所述的像素电路还包括第一发光控制电路51、第二发光控制电路 52、第二初始化电路53和第二储能电路54；

所述第一发光控制电路51分别与发光控制线EM、第一电压端V1和所述驱动电路10的第一端电连接，用于在所述发光控制线EM提供的发光控制信号的控制下，控制所述第一电压端V1与所述驱动电路10的第二端之间连通；

所述第二发光控制电路52分别与所述发光控制线EM、所述驱动电路10 的第二端和所述发光元件EL的第一极电连接，用于在所述发光控制信号的控制下，控制所述驱动电路10的第二端与所述发光元件EL的第一极之间连通；

所述第二初始化电路53分别与第二复位端R2、第三初始电压端I3和所述发光元件EL的第一极电连接，用于在所述第二复位端R2提供的第二复位信号的控制下，将所述第三初始电压端I3提供的第三初始电压Vinit3提供至所述发光元件EL的第一极；

所述第二储能电路54的第一端与所述驱动电路10的控制端电连接，所述第二储能电路54的第二端与第一电压端V1电连接；

所述发光元件EL的第二极与第三电压端V3电连接。

可选的，所述驱动电路包括驱动晶体管；

所述第一发光控制电路包括第九晶体管，所述第二发光控制电路包括第十晶体管，所述第二初始化电路包括第十一晶体管；

所述第九晶体管的栅极与所述发光控制线电连接，所述第九晶体管的第一极与所述第一电压端电连接，所述第九晶体管的第二极与所述驱动晶体管的第一极连接；

所述第十晶体管的栅极与所述发光控制线电连接，所述第十晶体管的第一极与所述驱动晶体管的第二极电连接，所述第十晶体管的第二极与所述发光元件的第一极电连接；

所述第十一晶体管的栅极与所述第二复位端电连接，所述第十一晶体管的第一极与所述第三初始电压端电连接，所述第十一晶体管的第二极与所述发光元件的第一极电连接。

如图5所示，在图4所示的像素电路的至少一实施例的基础上，所述第一初始化电路包括第一晶体管T1，所述第一控制电路包括第二晶体管T2；所述驱动电路包括驱动晶体管DT；

所述第一晶体管T1的栅极与第一复位端R1电连接，所述第一晶体管T1 的源极与所述控制节点N0电连接，所述第一晶体管T1的漏极与所述驱动晶体管DT的栅极电连接；

所述第二晶体管T2的栅极与第一复位端R1电连接，所述第二晶体管T2 的源极与所述写入节点Vc电连接，所述第二晶体管T2的漏极与所述控制节点N0电连接；

所述第二控制电路包括第三晶体管T3；所述第一储能电路包括第一电容 C1；

所述第三晶体管T3的栅极与扫描端G1电连接，所述第三晶体管T3的源极与数据线Data电连接，所述第三晶体管T3的漏极与所述写入节点Vc电连接；

所述第一电容C1的第一端与所述写入节点Vc电连接，所述第一电容C1 的第二端与第一高电压端VDD电连接；

所述第三控制电路包括第四晶体管T4；

所述第四晶体管T4的栅极与第一复位端R1电连接，所述第四晶体管T4 的源极与第一初始电压端I1电连接，所述第四晶体管T4的漏极与所述控制节点N0电连接；所述第一初始电压端I1用于提供第一初始电压Vinit1；

所述补偿控制电路包括第七晶体管T7，所述数据写入电路包括第八晶体管T8；

所述第七晶体管T7的栅极与所述扫描端G1电连接，所述第七晶体管T7 的源极与所述驱动晶体管DT的栅极电连接，所述第七晶体管T7的漏极与所述驱动晶体管DT的漏极电连接；

所述第八晶体管T8的栅极与所述扫描端G1电连接，所述第八晶体管T8 的第一极与所述数据线Data电连接，所述第八晶体管T8的漏极与所述驱动晶体管DT的源极电连接；

所述第一发光控制电路包括第九晶体管T9，所述第二发光控制电路包括第十晶体管T10，所述第二初始化电路包括第十一晶体管T11；所述第二储能电路包括第二电容C2；所述发光元件为有机发光二极管O1；

所述第九晶体管T9的栅极与所述发光控制线EM电连接，所述第九晶体管T9的源极与第一高电压端VDD电连接，所述第九晶体管T9的漏极与所述驱动晶体管DT的源极连接；

所述第十晶体管T10的栅极与所述发光控制线EM电连接，所述第十晶体管T10的源极与所述驱动晶体管DT的漏极电连接，所述第十晶体管T10 的漏极与所述有机发光二极管O1的阳极电连接；

所述第十一晶体管T11的栅极与所述第二复位端R2电连接，所述第十一晶体管T11的源极与所述第三初始电压端I3电连接，所述第十一晶体管T11 的漏极与所述有机发光二极管O1的阳极电连接；所述有机发光二极管O1的阴极与低电压端VSS电连接；

所述第二电容C2的第一端与所述驱动晶体管DT的栅极电连接，所述第二电容C2的第二端与第一高电压端VDD电连接。

在图5所示的像素电路的至少一实施例中，T2为n型晶体管，除了T2 之外的其他晶体管都为p型晶体管，但不以此为限。

在本发明至少一实施例中，VDD提供的第一高电压信号的电压值可以大于等于4V而小于等于5V，例如，第一高电压信号的电压值可以为4.6V，数据电压Vdata的电压值可以大于等于2V而小于等于7V，Vinit1的电压值可以大于等于-3.3V而小于等于-3V，但不以此为限。

如图6所示，本发明图5所示的像素电路的至少一实施例在工作时，显示周期可以包括先后设置的刷新帧和保持帧S2；

刷新帧可以包括先后设置的复位阶段S11、数据写入阶段S12和发光阶段 S13；

在复位阶段S11，EM输出高电压信号，R1输出低电压信号，G1提供高电压信号，R2提供高电压信号，T1打开，T4打开，T2关断，以将I1提供的第一初始电压Vinit1写入DT的栅极；

在数据写入阶段S12，EM提供高电压信号，R1提供高电压信号，G1提供低电压信号，Data提供数据电压Vdata，R2提供低电压信号，T3打开，T7 和T8打开，以将Vdata写入DT的源极，控制DT的栅极与DT的漏极之间连通，并控制数据线Data与Vc之间连通；T2打开；T1关断；

在数据写入阶段S12开始时，DT打开，通过Vdata为C2充电，以提升 DT的栅极的电位，直至DT的栅极的电位变为Vdata+Vth，DT关断，停止充电；Vth为DT的阈值电压；

在发光阶段S13，EM提供低电压信号，R1提供高电压信号，G1提供高电压信号，G2提供高电压信号，T9和T10打开，DT驱动O1发光，并此时 DT的栅源电压为Vdata+Vth-VDD，O1的发光电流与Vth无关；

在保持帧S2，EM提供低电压信号，R1提供高电压信号，G1提供高电压信号，R2提供高电压信号，T2打开，控制Vc与N0之间连通；此时N0的电位约等于Vdata-Vth3-Vth2，其中，Vth3为T3的阈值电压，Vth2为T2的阈值电压，N0的电位与DT的栅极电位相差不大，T1的源极电位和T1的漏极电位相差不大，T1的漏电流减小，DT的栅极电位在低频下也能长时间保持，保证在低频下的显示画质。

本发明图5所示的像素电路能够使得在保持帧，T1的源极和T1的漏极之间的电压差几乎为零。

在本发明至少一实施例中，所述补偿电路包括第四控制电路、第五控制电路和第二储能电路；

所述第二储能电路的第一端与所述驱动电路的控制端电连接；所述第二储能电路的第二端与写入节点电连接；

所述第四控制电路分别与第四控制端、第一电压端和写入节点电连接，用于在所述第四控制端提供的第四控制信号的控制下，控制所述第一电压端与所述写入节点之间连通；

所述第五控制电路分别与第二电压端、所述写入节点和第二初始电压端电连接，用于在所述第二电压端提供的第二电压信号的控制下，控制所述写入节点与所述第二初始电压端之间连通。

在具体实施时，所述补偿电路可以包括第四控制电路、第五控制电路和第二储能电路，第四控制电路在第四控制端提供的第四控制信号的控制下，控制第一电压端与写入节点之间连通，第五控制电路在第二电压信号的控制下，控制写入节点与第二初始电压端之间连通。

如图7所示，在图1所示的像素电路的实施例的基础上，所述补偿电路包括第四控制电路81、第五控制电路82和第二储能电路54；

所述第二储能电路54的第一端与所述驱动电路10的控制端电连接；所述第二储能电路54的第二端与写入节点Vc电连接；

所述第四控制电路81分别与第四控制端Ct4、第一电压端V1和写入节点 Vc电连接，用于在所述第四控制端Ct4提供的第四控制信号的控制下，控制所述第一电压端V1与所述写入节点Vc之间连通；

所述第五控制电路82分别与第二电压端V2、所述写入节点Vc和第二初始电压端I2电连接，用于在所述第二电压端V2提供的第二电压信号的控制下，控制所述写入节点Vc与所述第二初始电压端I2之间连通。

在本发明至少一实施例中，所述第一电压端可以为第一高电压端，第二电压端可以为第二高电压端，第二初始电压端用于提供第二初始电压Vinit2。

可选的，第二高电压端提供的第二高电压信号的电压值可以大于第一高电压端提供的第一高电压信号的电压值；例如，所述第一高电压信号的电压值可以大于等于4V而小于等于5V，而第二高电压信号的电压值可以大于等于7.7V 而小于等于8V；

所述第二初始电压Vinit2的电压值可以大于第一高电压信号的电压值，例如，所述第二初始电压Vinit2的电压值可以大于4.6V，但不以此为限。

可选的，所述第四控制端与扫描端为同一控制端；所述第四控制电路包括第五晶体管，所述第五控制电路包括第六晶体管；

所述第五晶体管的栅极与所述扫描端电连接，所述第五晶体管的第一极与第一电压端电连接，所述第五晶体管的第二极与写入节点电连接；

所述第六晶体管的栅极与第二电压端电连接，所述第六晶体管的第一极与所述写入节点电连接，所述第六晶体管的第二极与第二初始电压端电连接。

可选的，所述第一电压端为第一高电压端，所述第二电压端为第二高电压端，所述第六晶体管为p型晶体管；

所述第五晶体管与所述数据写入电路包括的晶体管都为p型晶体管；或者，所述第五晶体管与所述数据写入电路包括的晶体管都为n型晶体管。

如图8所示，在图7所示的像素电路的至少一实施例的基础上，本发明至少一实施例所述的像素电路还包括第一发光控制电路51、第二发光控制电路 52、第二初始化电路53和第一初始化电路21；

所述第一初始化电路21分别与第一复位端R1、所述驱动电路10的控制端和控制节点N0电连接，用于在所述第一复位端R1提供的第一复位信号的控制下，控制所述驱动电路10的控制端与所述控制节点N0之间连通；

所述第一发光控制电路51分别与发光控制线EM、第一电压端V1和所述驱动电路10的第一端电连接，用于在所述发光控制线EM提供的发光控制信号的控制下，控制所述第一电压端V1与所述驱动电路10的第二端之间连通；

所述第二发光控制电路52分别与所述发光控制线EM、所述驱动电路10 的第二端和所述发光元件EL的第一极电连接，用于在所述发光控制信号的控制下，控制所述驱动电路10的第二端与所述发光元件EL的第一极之间连通；

所述第二初始化电路53分别与第二复位端R2、第三初始电压端I3和所述发光元件EL的第一极电连接，用于在所述第二复位端R2提供的第二复位信号的控制下，将所述第三初始电压端I3提供的第三初始电压Vinit3提供至所述发光元件EL的第一极；

所述发光元件EL的第二极与第三电压端V3电连接。

如图9所示，在图8所示的像素电路的至少一实施例的基础上，所述第一初始化电路包括第一晶体管；所述第四控制电路包括第五晶体管T5，所述第五控制电路包括第六晶体管T6；

所述第一晶体管T1的栅极与第一复位端R1电连接，所述第一晶体管T1 的源极与第一初始电压端I1电连接，所述第一晶体管T1的漏极与所述驱动晶体管DT的栅极电连接；所述第一初始电压端I1用于提供第一初始电压Vinit1；

所述第五晶体管T5的栅极与所述扫描端G1电连接，所述第五晶体管T5 的源极与第一高电压端VDD电连接，所述第五晶体管T5的漏极与写入节点 Vc电连接；

所述第六晶体管T6的栅极与第二高电压端VGH电连接，所述第六晶体管T6的源极与所述写入节点Vc电连接，所述第六晶体管T6的漏极与第二初始电压端I2电连接；

所述补偿控制电路包括第七晶体管T7，所述数据写入电路包括第八晶体管T8；

所述第七晶体管T7的栅极与所述扫描端G1电连接，所述第七晶体管T7 的源极与所述驱动晶体管DT的栅极电连接，所述第七晶体管T7的漏极与所述驱动晶体管DT的漏极电连接；

所述第八晶体管T8的栅极与所述扫描端G1电连接，所述第八晶体管T8 的第一极与所述数据线Data电连接，所述第八晶体管T8的漏极与所述驱动晶体管DT的源极电连接；

所述第一发光控制电路包括第九晶体管T9，所述第二发光控制电路包括第十晶体管T10，所述第二初始化电路包括第十一晶体管T11；所述第二储能电路包括第二电容C2；所述发光元件为有机发光二极管O1；

所述第九晶体管T9的栅极与所述发光控制线EM电连接，所述第九晶体管T9的源极与第一高电压端VDD电连接，所述第九晶体管T9的漏极与所述驱动晶体管DT的源极连接；

所述第十晶体管T10的栅极与所述发光控制线EM电连接，所述第十晶体管T10的源极与所述驱动晶体管DT的漏极电连接，所述第十晶体管T10 的漏极与所述有机发光二极管O1的阳极电连接；

所述第十一晶体管T11的栅极与所述第二复位端R2电连接，所述第十一晶体管T11的源极与所述第三初始电压端I3电连接，所述第十一晶体管T11 的漏极与所述有机发光二极管O1的阳极电连接；所述有机发光二极管O1的阴极与低电压端VSS电连接；

所述第二电容C2的第一端与所述驱动晶体管DT的栅极电连接，所述第二电容C2的第二端与写入节点Vc电连接。

在图9所示的像素电路的至少一实施例中，所有晶体管都为p型晶体管，但不以此为限。

本发明图9所示的像素电路的至少一实施例采用了T5和T6，T5的宽长比和T6的宽长比可以依据T1的宽长比和T7的宽长比而选定。

本发明图9所示的像素电路的至少一实施例的补偿方式是补偿损失的电荷，通过补偿电路的漏电流Ioff补偿第二电容C2的第二端的电位，虽然第二电容C2存储的电荷减少，但是C2的第一端的电位(也即DT的栅极的电位) 变化不大。

本发明图9所示的像素电路的至少一实施例在工作时，T5的栅极与扫描端G1电连接，同步像素开启时序，当G1提供低电压信号时，Vc与VDD之间连通；

当G1提供高电压信号时，T5关断，T5处于产生漏电流阶段；

T6的栅极与VGH电连接，T6一直处于截止状态，通过T6的漏电流影响，对Vc的电位进行影响；

T6的漏极与第二初始电压端I2电连接，第二初始电压端I2提供的第二初始电压Vinit2的电压值大于第一高电压信号的电压值，在T5截止时间中，Vc 的电位随着T5的漏电流Ioff大小的影响持续升高，在保持帧，当Ioff6-Ioff5 约等于Ioff1+Ioff7时，能够维持DT的栅极的电位；其中，Ioff6为T6的漏电流，Ioff5为T5的漏电流，Ioff1为T1的漏电流，Ioff7为T7的漏电流。

本发明图9所示的像素电路的至少一实施例在工作时，无论显示频率如何变化，通过采用T6，DT的栅极的电位得到补偿，DT的栅极的电位的变化量在减少，在低频时也不会由于漏电导致电压差引起亮度的变化到肉眼可观察的程度，有效规避不良，LTPS(低温多晶硅)器件也能在低频下显示(显示频率可以低至30Hz，或者更低的频率)；在具体实施时，Vinit2的电压值可以根据不同显示频率下设置不同的电压值，以更好的匹配显示面板的需求。

在相关技术中，当图9所示的像素电路的至少一实施例不包含T5和T6 时，当DT的栅极的电位大于DT的漏极的电位时，DT的栅极的漏电流可以为Ioff-1；当DT的栅极的电位小于DT的漏极的电位时，DT的栅极的漏电流可以为Ioff-2；

Ioff-1＝K×(W1/L1)×((Vgh-Vg)-Vth1)²+K×((W7/L7)×(Vgh-Vd)

-Vth7)²；

Ioff-2＝K×(W1/L1)×((Vgh-Vg)-Vth1)²-K×((W7/L7)×(Vgh-Vd)

-Vth7)²；

其中，K为电流系数，K为固定值，W1/L1为T1的宽长比，W7/L7为T7 的宽长比，Vth1为T1的阈值电压，Vth7为T7的阈值电压，Vg为DT的栅极的电位，Vd为DT的漏极的电位，Vgh为R1提供的高电压信号的高电压值， Vgh也为G1提供的高电压信号的高电压值。

本发明实施例所述的驱动方法，应用于上述的像素电路，显示周期包括保持帧；所述驱动方法包括：

在所述保持帧，补偿电路维持驱动电路的控制端的电位。

本发明实施例所述的显示装置包括上述的像素电路。

本发明实施例所提供的显示触控装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (15)

1.一种像素电路，其特征在于，包括发光元件、驱动电路、补偿电路、补偿控制电路和数据写入电路；

所述补偿电路与所述驱动电路的控制端电连接，用于在显示周期包括的保持帧，维持所述驱动电路的控制端的电位；

所述补偿控制电路分别与扫描端、所述驱动电路的控制端和所述驱动电路的第二端电连接，用于在所述扫描端提供的扫描信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通；

所述数据写入电路分别与扫描端、数据线和所述驱动电路的第一端电连接，用于在所述扫描信号的控制下，将所述数据线提供的数据电压写入所述驱动电路的第一端；

所述驱动电路用于在其控制端的电位的控制下，驱动所述发光元件。

2.如权利要求1所述的像素电路，其特征在于，所述补偿电路包括第一初始化电路、第一控制电路、第二控制电路和第一储能电路；

所述第一初始化电路分别与第一复位端、所述驱动电路的控制端和控制节点电连接，用于在所述第一复位端提供的第一复位信号的控制下，控制所述驱动电路的控制端与所述控制节点之间连通；

所述第一控制电路分别与第一控制端、写入节点和所述控制节点电连接，用于在所述第一控制端提供的第一控制信号的控制下，控制所述写入节点与所述控制节点之间连通；

所述第二控制电路分别与第二控制端、数据线和所述写入节点电连接，用于在所述第二控制端提供的第二控制信号的控制下，将所述数据线提供的数据电压提供至所述写入节点；

所述第一储能电路的第一端与所述写入节点电连接，所述第一储能电路的第二端与第一电压端电连接，所述第一储能电路用于储存电能。

3.如权利要求2所述的像素电路，其特征在于，所述补偿电路还包括第三控制电路；

所述第三控制电路分别与第三控制端、第一初始电压端和所述控制节点电连接，用于在所述第三控制端提供的第三控制信号的控制下，将所述第一初始电压端提供的一初始电压写入所述控制节点。

4.如权利要求2所述的像素电路，其特征在于，所述第一控制端与所述第一复位端为同一控制端；

所述第一初始化电路包括第一晶体管，所述第一控制电路包括第二晶体管；

所述第一晶体管的栅极与第一复位端电连接，所述第一晶体管的第一极与所述控制节点电连接，所述第一晶体管的第二极与所述驱动电路的控制端电连接；

所述第二晶体管的栅极与所述第一控制端电连接，所述第二晶体管的第一极与所述写入节点电连接，所述第二晶体管的第二极与所述控制节点电连接。

5.如权利要求4所述的像素电路，其特征在于，所述第一晶体管为p型晶体管，所述第二晶体管为n型晶体管；或者，

所述第一晶体管为n型晶体管，所述第二晶体管为p型晶体管。

6.如权利要求2所述的像素电路，其特征在于，所述第二控制电路包括第三晶体管；所述第一储能电路包括第一电容；

所述第三晶体管的栅极与第二控制端电连接，所述第三晶体管的第一极与数据线电连接，所述第三晶体管的第二极与所述写入节点电连接；

所述第一电容的第一端与所述写入节点电连接，所述第一电容的第二端与第一电压端电连接。

7.如权利要求3所述的像素电路，其特征在于，所述第三控制电路包括第四晶体管；

所述第四晶体管的栅极与第三控制端电连接，所述第四晶体管的第一极与第一初始电压端电连接，所述第四晶体管的第二极与所述控制节点电连接；

所述第三控制端与第一复位端为同一控制端；

所述第四晶体管与所述第一初始化电路包括的晶体管都为p型晶体管；或者，所述第四晶体管与所述第一初始化电路包括的晶体管都为n型晶体管。

8.如权利要求1所述的像素电路，其特征在于，所述补偿电路包括第四控制电路、第五控制电路和第二储能电路；

所述第二储能电路的第一端与所述驱动电路的控制端电连接；所述第二储能电路的第二端与写入节点电连接；

所述第四控制电路分别与第四控制端、第一电压端和写入节点电连接，用于在所述第四控制端提供的第四控制信号的控制下，控制所述第一电压端与所述写入节点之间连通；

所述第五控制电路分别与第二电压端、所述写入节点和第二初始电压端电连接，用于在所述第二电压端提供的第二电压信号的控制下，控制所述写入节点与所述第二初始电压端之间连通。

9.如权利要求8所述的像素电路，其特征在于，所述第四控制端与扫描端为同一控制端；所述第四控制电路包括第五晶体管，所述第五控制电路包括第六晶体管；

所述第五晶体管的栅极与所述扫描端电连接，所述第五晶体管的第一极与第一电压端电连接，所述第五晶体管的第二极与写入节点电连接；

所述第六晶体管的栅极与第二电压端电连接，所述第六晶体管的第一极与所述写入节点电连接，所述第六晶体管的第二极与第二初始电压端电连接。

10.如权利要求9所述的像素电路，其特征在于，所述第一电压端为第一高电压端，所述第二电压端为第二高电压端，所述第六晶体管为p型晶体管；

所述第五晶体管与所述数据写入电路包括的晶体管都为p型晶体管；或者，所述第五晶体管与所述数据写入电路包括的晶体管都为n型晶体管。

11.如权利要求1所述的像素电路，其特征在于，第二控制端与所述扫描端为同一控制端；

所述补偿控制电路包括第七晶体管，所述数据写入电路包括第八晶体管；所述驱动电路包括驱动晶体管；

所述第七晶体管的栅极与所述扫描端电连接，所述第七晶体管的第一极与所述驱动晶体管的栅极电连接，所述第七晶体管的第二极与所述驱动晶体管的第二极电连接；

所述第八晶体管的栅极与所述扫描端电连接，所述第八晶体管的第一极与所述数据线电连接，所述第八晶体管的第二极与所述驱动晶体管的第一极电连接。

12.如权利要求1所述的像素电路，其特征在于，还包括第一发光控制电路、第二发光控制电路和第二初始化电路；

所述第一发光控制电路分别与发光控制线、第一电压端和所述驱动电路的第一端电连接，用于在所述发光控制线提供的发光控制信号的控制下，控制所述第一电压端与所述驱动电路的第一端之间连通；

所述第二发光控制电路分别与所述发光控制线、所述驱动电路的第二端和所述发光元件的第一极电连接，用于在所述发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件的第一极之间连通；

所述第二初始化电路分别与第二复位端、第三初始电压端和所述发光元件的第一极电连接，用于在所述第二复位端提供的第二复位信号的控制下，将所述第三初始电压端提供的第三初始电压提供至所述发光元件的第一极；

所述发光元件的第二极与第三电压端电连接。

13.如权利要求12所述的像素电路，其特征在于，所述驱动电路包括驱动晶体管；

所述第一发光控制电路包括第九晶体管，所述第二发光控制电路包括第十晶体管，所述第二初始化电路包括第十一晶体管；

所述第九晶体管的栅极与所述发光控制线电连接，所述第九晶体管的第一极与所述第一电压端电连接，所述第九晶体管的第二极与所述驱动晶体管的第一极连接；

所述第十晶体管的栅极与所述发光控制线电连接，所述第十晶体管的第一极与所述驱动晶体管的第二极电连接，所述第十晶体管的第二极与所述发光元件的第一极电连接；

所述第十一晶体管的栅极与所述第二复位端电连接，所述第十一晶体管的第一极与所述第三初始电压端电连接，所述第十一晶体管的第二极与所述发光元件的第一极电连接。

14.一种驱动方法，应用于如权利要求1至13中任一权利要求所述的像素电路，其特征在于，显示周期包括保持帧；所述驱动方法包括：

在所述保持帧，补偿电路维持驱动电路的控制端的电位。

15.一种显示装置，其特征在于，包括如权利要求1至14中任一权利要求所述的像素电路。

Images