CN1157438A - 无指令可编程控制设备 - Google Patents

Abstract

可应用于一声音合成器的可编程控制设备，被公开为具一可编程方法以被构成于一限定输入/输出端(12)的形态(13、14、15、16)的第一表格形式(10)与一限定事件(21、22、23、24)以于认可的输入信号接收时被执行的第二列表(20)。包括预定I/O状态存储器以设定不同I/O形态(11)的硬件实施例亦被公开。该硬件实施例与可编程方法紧密相关，以制成一低成本可编程控制设备。

Description

无指令可编程控制设备

本发明涉及一种对外部电信号产生反应的可编程控制设备，以交互地产生不同类型的输出信号，包括模拟信号、数字信号及模拟信号。

传统的以微处理器为基础的控制设备，以逐行地利用组合语言程序可编程地来组成控制程序。本发明的目的在于提供一种具有简易构成程序的方法的低成本的可编程控制设备，该方法对学习组合语言的指令组不具任何困难，以使程式程序化过程可藉由普通人员来进行而无需经过强化训练组合语言的概念与技能及理解微处理器的构造。

本发明是尤指透过一可编程控制设备来学习所需基本元件的步骤；建立一简单到足以由未接受任何强化专业训练的普通人员来执行的图表模式来代表一控制系统的操作；提供一简单的程序程式化格式以系统地为所需的程序功能提供数据及最终发展一种可配合该模式编码系统与一硬件回路及所发展的该简单的程序格式。

本发明简单的程序程式化方法，包括填入两表格或两数据区的步骤。该第一数据区取名为输入/输出端不同的稳定或变化形态，限定该输入/输出端的形态，并设定当一输入端接收到一认可的触发信号时将被执行的事件。该第二数据区限定于当一认可的触发信号被接收时的一事件的响应。

本发明的硬件实施例是针对一可编程的装置的输入/输出(I/O)结构与数据储存机构以产生合成的音频信号及/或数字输出信号。典型的硬件实施例包括多个输入/输出端(I/O端)，各I/O端被连到多个信号鉴定回路用于预定认可的输入信号的检测；多个输出信号驱动器，用于一输出信号的传送；一事件数据存储器以储存当一认可的触发信号被接收时的将被执行事件；一I/O形态存储器用以储存构成的数据以设定该I/O端的输入/输出状况，以及当一认可的触发信号被接收时寻址于该事件数据存储器；一事件执行回路用于自事件数据存储器接收数据以产生不同类型的输出信号；及该寻址回路以寻址于该事件数据存储器与该I/O形态存储器。

该程序程式化过程的除错是利用简单的程序程式化结构。在许多情况下，该程序除错可藉由人机对话地定址显示于一监测屏幕上的一单页数据表的触发模式来进行。该等简单的程序程式化结构大大削减了研发成本、所需的程序程式化时间与除错时间，以发展一种具人机对话控制特征的产品。

本发明的最简结构与最小化结构实施例中的主要区别，当与一建立在控制装置上的微处理器比较时，为其不含任何程序计数器，逻辑运算单元(ALU)、指令解码器也不含任何堆叠存储器。其未具特定的共同数据总线地址总线以由控制设备的大部功能块共享。一时钟信号为不必要的，除非是由一信号发生器所需以产生一信号。一事件的执行可为瞬时的而不会有任何由与微处理器的时钟回路有关的指令组造成的延迟。由于该等简单的硬件结构，所发明的控制设备的成本与一传统的以微处理器为基础的控制器比较即较为廉价。

本发明的程序程式化程序无需如常规组合语言程序程式化中所需的程序程式化过程是处于一指令序列逻辑次序；程序师也无需学习任何指令组。本发明的简单结构使得普通人可以最少的训练而有效地为控制装置程式化程序。

藉由加入声音合成功能，该装置可应用于一可用以人机对话地驱动外部变换器如一发光二极管(LED)的排列及于同时产生模拟声音的有限能力的可编程声音合成器设备。

此外，本发明的实施例在许多其它的应用中获得实用性，如逻辑控制器，人机对话控制器与计时器。

本发明当阅读以下的描述并连同结合的附图时可最佳地被理解。

图1说明一显示数据格式以为控制装置程式化程序的可编程成型表的一种实施例；

图2A是为一实施例的流程图；

图2B是为一依据图2A的流程图程式化的图表；

图3A是为另一实施例的流程图；

图3B是为一依据图3A的流程图程式化的图表；

图4A是为另一实施例的另一流程图；

图4B是为一依据图4A的流程图程式化的图表；

图5是为一方块图以显示硬件的结构；

图6是为一电路图以显示一典型输入/输出回路的结构；

图7是为一电路图以显示该I/O形态存储器与该寻址回路的典型结构；

图8是为一电路图以显示典型的事件数据存储器，事件执行回路与相关的寻址回路的连接；

图9是为图8的一放大的电路图；

图10A说明一显示计时程序程式化功能的可程式化构型表的一种实施例；

图10B说明一显示间接寻址功能的可程式化构型表的一种实施例；

图11是为一典型的屏幕显示以模拟该程序流程用于调整该程序构型表；

图12是为一版面设计的实例以显示一集成电路内部的该I/O形态存储器的位置。

一理解本发明的较简单的途径是限定该可编程设备之一较佳实施例的规格，以藉由应用例而被说明并学习该程序程式化方法以为可程式化的声音合成器程式化程序。下一步为学习若干简单的应用例。该描述其后扩展到所发明的控制装置与将本发明制造在一集成路中的方法的硬件实施例及最后为程序模拟与调整系统的一较佳实施例。

一典型的实施例的详细说明将以以下所列的应用实例来说明：

1.该控制设备包括八个可编程输入/输出端及一附加的音频输出端。各端的名称由一三个位数的二进制数代表。

2.各端可编程为一输入端、一输出端或一“无关”的高阻抗端。

3.各输入端可编程以对一“认可”特征的输入触发信号响应。较佳实施例的四个典型特征的输入信号被限定如下：

(a)一信号，藉由一上升缘特征，以符号“R”代表；

(b)一信号，藉由一下降缘特征，以符号“F”代表；

(c)一信号，当该信号被取样时有一逻辑高电平特征，以符号“1”代表；以及

(d)一信号，当该信号被取样时有一逻辑低电平特征，以符号“O”代表。

4.各输出端可被程式化以传送一输出信号。三个输出信号的实施被限定如下：

(a)一逻辑高电平信号，以符号“H”代表；

(b)一逻辑低电平信号，以符号“L”代表；

(c)一输出信号包括一6Hz的矩形波脉冲，以符号“P”代表。

5.该“无关”高阻抗状态由符号“X”代表。各端将如上限定而被设定为八个可能的状态之一：  R、F、1、O、H、L、P与X。八个可能的I/O型态的一端点，可藉由一三位数的二进制数代表。

6.例如最多有16种可能的I/O型态，设定为I/O状态#0至I/O状态15。各I/O状态藉由一四位数的二进制数代表。仅有一个I/O状态是由程序来设定以代表在某个时刻的控制装置的I/O型态。I/O状态#“0”被限定为预设的主动的I/O形态；亦即当控制装置被首先接通电源时，为主动的I/O形态。此外，上述状态#0的功能也可由一特定的事件#’0来代替。

7.无论何时一I/O形态之一输入端收到一合格的触发信号，其直接执行一预定事件。

8.最多有32项预定事件。各事件以一五位数的二进制数代表。

应当注意一I/O端被规划的方法与实施例的I/O状态及事件的数目是为示范性的。尽管I/O形态与事件的数目可为任何灵活的数目；实际上，较高的数目在内部寄存器与存储器数据段中需要更多的位数，且因此导致较高的生产成本。一恰当的数目最好在控制设备的设计中被限定。

为可编程的声音合成器程式化的较佳的程序程式化方法的一个实例是藉由依据本发明的图1中的程序程式化格式代表。该程序程式化格式包括两个区域。第一区域是藉由图表10来代表，包括列出所有八个I/O端的一第一座标系12与列出所有I/O形态的一第二座标系11。图表中的各元件代表一端点于一特殊I/O形态处的型态。该程序程式化过程的第一部分是用以设定表中的各元件具如限定的八个符号R、F、1、O、X、H、L与P中之一。无论何时一端被规划为一输入端，一计数的事件将被设定。此是为当一认可的输入信号被接收时将被执行的事件。元件13“F：E11”指的是I/O态#1的端1(脚1)的状态，而“F”指的是认可的信号藉由一下降缘特征，E11指的是当一下降缘信号藉由端1接收时事件#11将被执行。元件14指的是当一上升缘信号由端2检测时，事件#2将被执行。元件15“X”指的是端6是为一无关端。无论何时一输入端被成形为“X”，任何由该端收到的触发信号被忽略。无论何时一输出端被成形成“X”，该输出端被成形为具一高的输出阻抗。

现请注意图表20，其包括该程序程式化格式的第二部分并限定欲被执行的事件。一事件可能包括一或多个子事件。各事件或子事件当被执行时执行一任务如产生一输出信号、调整一主动的I/O形态、开始一计时计数器或将执行导向另一事件。表20罗列了依据表10的将被执行的所有事件的细节内容。行21指的是事件#1包括三个子事件22(状态#1)、23(声音1)，与24(事件#1)。假定I/O状态#0是为主动的I/O形态；藉由端1的一上升缘信号的接收触发事件#1的执行；即，子事件22、23与24将被顺次执行。子事件22指的是主动的I/O形态自I/O状态#0变换到I/O状态1，继之以“声音1”标识的音频信号复制。当声音的复制完成时，子事件24被执行，循环回到执行“事件#1”并重复“声音1”以作另一循环。该回路继续进行直至I/O状态#1的端1至端4的任一收到认可的信号。例如，当端1检测到一下降缘信号时，该与“事件#1”构成循环的“声音1”被中断且事件#11被执行。事件#11指示控制器回到I/O状态#0如该主动的I/O形态且该“结束”符号指的是事件结束且控制装置是处在一等待下一认可的输入信号以如所限定地由I/O状态#0被接收的闲置模式中。

在控制装置启动时，一I/O形态是被限定为预设的I/O状态；即，控制装置之驱动后的主动的I/O形态。一方便的标示法是为限定I/O状态#0为预设启动I/O状态。相对来说，状态#0可由一事件#0来替代即于启动时事件#0首先被执行。

应当注意的是各I/O形态相互不具序列关系且表10可由任何次序被排列。类似地，表20中所列的任何事件与另一事件不具序列关系，除非其被标识为如行21中另一事件的子事件。事件可以任何次序被编号且倘程序师要求号码可被跳过。所有具序列关系的子事件被排列在一单一事件行列中。该等排列使程序师可在与列出常规组合语言程序程式化的多行数列表比较时，具有一更清晰的程序图示。

尽管图1中的程序表如所述者构成两区域，本发明程式化方式保持学习的简单性与简易的可追纵特性，程序程式化图表的格式结构可有不同变化。例如I/O形态区域可被分割为一个硬性输入区域及一个硬性输出区域。此时输入区域只有与输入认可信号有关的符号而相对输出区域只有与输出有关的符号。

图2A与图2B说明另一简单的应用实例，其中该控制装置的一触发脚被设计为一不可触发的触发输入端。图2B的行41指的是脚2至脚8均为无关端。元件42表示当一上升缘信号由脚1接收时，事件#1将被执行。表50表示事件#1首先触发子事件51，其在“声音”52产生之前设定状态#1为主动的I/O形态。表40的行45表示脚1在“声音”52产生的时间内变换为高阻抗状态；故而脚1成为一不可触发的触发脚。在声音再现结束时，I/O状态#0被标识为主动状态且脚1准备接收另一合格的触发信号。

该两I/O的形态与事件#1可藉由如图2A中所示之一信号流程图表示。各I/O状态#0与I/O状态#1藉由一方块表示。该矩形块31指的是I/O状态#0为一稳定状态。该椭圆形的方块34指的是I/O状态#1为一变换状态。箭头行32表示主动状态仿据表50中事件#1的子事件51的指令，自I/O状态#0被切换到I/O状态#1。箭头行33代表在“声音”52被再现后，自主动状态返回I/O状态0的子事件53。

图3A与图3B说明另一应用实例其中该控制装置被限定为具被设计为触发四个不同声音(声音#1至声音#4)的四个触发端(脚1至脚4)。在一声音被再现期间内，对应的触发端由于触发信号本身而为不可触发的但将被中断并藉由其它输入端收到的认可触发信号而被再次触发。

图3B的行77指的是脚5至脚8均为无关端。元件74表示当一上升缘信号由脚4接收时，事件#4将被执行。表80表示事件#4首先触发子事件82，其在“声音#4”83产生之前设定I/O状态#4为主动的I/O形态。表70的行78表示脚4在“声音#4”83产生的时间内变换为高阻抗状态；故而脚4成为一不可触发的触发脚。行78亦指示脚1至脚3以保持可触发性以使由脚1至脚3接收的任何认可的触发信号脉冲中断“声音#4”的再现。在声音再现结束之时，状态#0依据子事件84被标识为主动状态且脚4准备接收另一认可的触发信号。

该五个I/O形态与四项事件可藉由如图3A中所示之一流程图表示，脚1在“声音”52产生的时间内变换为高阻抗状态；故而脚1成为一不可触发的触发脚。在声音再现结束时，I/O状态#0被标识为主动状态且脚1准备接收另一认可的触发信号。

该两I/O的形态与事件#1可藉由如图2A中所示之一信号流程图表示。各I/O状态#0至I/O状态#4藉由一方块表示。该矩形块64指的是I/O状态#0为一稳定状态。该椭圆形的块61、65、66与67指的是I/O状态#1至I/O状态#4为变换状态。箭头行69表示主动状态依据表80中所示的事件#4的子事件82的指令自I/O状态#0被切换到I/O状态#4。箭头行71代表在“声音#4”83被再现后自主动状态返回I/O状态0的子事件84。

图2A与图3A的流程图分别与程序程式化表40、50、70与80的内容紧密联结。在更为复杂的应用中，使用者将发现首先草拟一流程图对设定程式有很大帮助，对每一I/O形态与事件给定一有意义的名字而不是一标识号。依据该流程图限定所需的I/O形态与事件，并最后填入I/O构型表与事件列表为如流程图的内连箭头行所述。

图4A与图4B说明另一应用实例中该控制装被置限定为具有两触发端(脚1与脚2)与六个输出端(脚3至脚8)；各输出端被耦连以驱动一发光二极管。该六个发光二极管被耦连在一行中以显示闪烁效果。脚1首先被触发以启动发光二极管的闪烁序列以使各发光二极管被逐一导通持续0.5秒。当脚1被再次触发时，控制装置变换到第二个闪光模式以使三个选择的发光二极管在某时刻均被导通持续约0.5秒。随后的脚1的触发将触发两闪光模式。该闪光过程将持续直至脚2被触发。

一使用者，藉由首先制定出一如图4A中所示的流程图可容易地设计此应用实例。该矩形块91标识I/O状态#0为一表示两者为驱动状态与待机模式的稳定状态。当一认可的触发接收时，序列的LED闪光模式92通过代表事件#1之开始的箭头线94而被启动。该环路过程97包括六个不同的LED输出状态。环路过程97的各状态逐一点亮不同的LED持续0.5秒的时间。在中止脉冲由脚2收到之时，闪光序列将被中断且主动状态通过箭头线95所示的事件#3返回到I/O状态#0。倘随后的认可的信号被脚1接收，该环路过程97被中断并通过箭头线96所示的事件#2切换到选择的闪光模式93。该选择的闪光模式的环路过程98包括两LED输出状态。各状态点亮三个LED持续0.5秒的时期。当该触发脉冲被再次接收，该闪光过程通过事件#1被切回序列的闪光模式92。倘一中止脉冲被接收，主动通过事件#3被切换到块91且控制装置返回到待机模式。

由该流程图可见及程序程式化过程需要9个I/O形态。I/O状态#0代表启动I/O形态以及待机模式。需要六个I/O形态用于序列的LED闪光模式及两个I/O形态藉由选择的LED闪光模式而规定。除此之外，三个事件将被设定。事件#1指向序列的LED闪光模式，事件#2指向选择的LED闪光模式及事件#3指向待机模式。

流程图4A的主题是针对表100与120的构成。一有意义的名字被用以标识各I/O形态与事件来取代藉由一数字来标识各I/O形态与事件。类似地，各I/O端亦被命名以利用该程序程式化过程。在表100中，脚1被命名为触发脚并藉由“TG”来标识，脚2为“截止”端以中止该闪光过程。脚3至脚8被标识为LED1至LED6以指示这些端脚分别被耦连到LED1至LED6。I/O状态#0被标识为如由元件102指示的“待机模式”。I/O状态#1被标识为如在元件101中所示的“LED1导通”。I/O状态#7被标识为如由元件101所示的名字“ALT1”以表示该第一选择的LED为点亮形式。I/O状态#8如由元件11 1所示者由名字“ALT2”标示以表示该第二选择的LED为点亮形式。

在启动时，I/O状态#0被设定为启动主动的I/O形态。仅脚1可检测一上升缘的认可信号。所有其它的端处于高阻抗状态中。如由代码元件107所指者，在一认可触发信号由脚1接收时，事件#1，121被执行，其如子事件122所指示，初始该主动状态以切换到I/O状态#1；且因此逐步地到I/O状态#6。各I/O形态由一“延迟0.5”的延迟时间而被保持直到另一I/O形态接替控制。依据I/O状态#1，仅有LED1被导通0.5秒。该环路过程自脚4至脚8被重复直至一合格的触发信号由脚1或脚2接收。应当注意的是在I/O#1至I/O#6的环路过程期间，任何由脚1接收的认可信号指向为在事件#2 124之I/O状态#7与I/O状态#8之间顺次切换。三个由112指示的选择的LED在某一时刻导通直至另一认可的信号由脚1或脚2接收。应当注意的是当一上升缘信号在I/O状态#1至I/O状态#8期间由脚2接收时，由线125表示的事件#3被执行以如子事件127所指自主动状态返回I/O状态#0的待机模式。

该等程序程式化方法的构成提供一种内建结构的方法用于没有任何结构的程式化概念或对微处理器构成之理解的未受过训练的程序设计员以系统地为一应用程式化程序。该程序程式化过程可以一易于学习的，简单构成的且不含任何需遵循的复杂的设计规则的流程图起始。实际的程序程式化过程依据所建立的流程图需填入由两表组成的规格。无需应用2进或16进数供运算，无存储器的I/O图象概含供学习，无存储器溢出或其它类型的限制条件可担心，无入口点或程序计数器需注意；且无指令组需牢记。除此之外，避免了通常包括逐行指令代码与一或多个操作数的指令组。该程序程式化方法对那些被指令组如“LOAD R1，64H”或“JUMP LINE 4FFH”混淆的普通人而言是非常有用的。更重要地，该简单的流程图的结构被直接整合到实际的程序程式化过程中，藉由其特征填入的图表提供一程序流程的一清晰的易断结构。不同I/O形态中的各I/O端的状态被良好地组织起并清晰地罗列在一起以利于逻辑流程的追踪。通常地完整的程序可被列在一有助于普通人掌握整个程序图的单页的纸上。

应当注意该发明出的简单的程序程式化方法可藉由设计一翻译程式而被施加于已知微处理器基础的控制设备的程序，以将两表的程式化数据翻译为微处理器基础的控制装置可转译的其他程序语言。该其它语言可为machine language，组合语言，Macro或为BASIC等的高级语言。再进一步的程式改良为审查已经翻译的程式，去除重覆部分以节省所占用的存储器空间或是加进补充应用该种翻译语言所编写的额外程式片段。

由前所述，可以理解该程序程式化方法的较佳实施例在此已被公开而有助于藉由普通人的控制装置的系统的程序程式化。

或者，前述程式编排的事件可包括应用其它语言写成的子事件。这安排充分利用了系统所容许的其它程式语言，并同时维持了是项发明的友善软件结构、是项发明的简单程式编排与其它语言程式段落的兼容性，使得它成为一种理想的适用于I/O结构有关程式编写方法。

当是项发明简易程式方法被翻译为组合语言时，图1中图表10每一I/O接端的状况可会被翻译为应用组合语言写成的I/O程式，无论其状况有否改变。假若一微形处理器是由图表10一样之形式，而其接端1至4仅限于输入及接端5至8仅限于输出，图表10可以被一分为二。第一个分出来的图表说明输入端1至4，第二个分出来的图表说明输出端5至8。这改良会令翻译程序简单化及会节省有关程式所耗用的储存空间。

与揭示的程序方法紧密相联的硬件设计的一种较佳实施例说明于图5中。为了便于描述该硬件的实施例及与程序程式化方法的关系。采用用以说明程序式化方法而陈述的可编程控制装置的规格。可以理解本发明的权利要求与应用并不限于该规格。输入/输出回路144如程序程式化方法应用实例中所限定的包括八端145；该控制回路供成形各端的状态；驱动回路供当该端被成形为一输出端时驱动一信号及鉴定回路供当该端被成形为一输入端时检测一触发信号。

该输入/输出回路144自I/O形态存储器(I/O状态存储器)132接收控制信号以将该I/O端145成型为16个最大的可能的状态之一。I/O形态存储器包括16页的存储器，各存储器页代表包含所需数据的一I/O形态以成形八I/O端145的各个。在控制状态启动时，启动回路131触发16页I/O形态存储器132之一为预设的I/O形态或主动I/O形态且该页数据被送入输入/输出回路以成型该I/O端。

在一认可的触发信号收到时，自I/O状态存储器132获得的对应的事件地址信息被送到事件寻址回路147。该对应的事件数据存储器149的起始地址在地址总线148处建立且该事件在事件执行回路138的控制之时被执行。该事件执行回路138分析对应事件数据存储器149中包含的该事件与子事件并相应地作出反应。一产生声音的子事件将激发定位于该事件执行回路中的声音再现回路。所获的音频信号通过信号通道141与选择的输出端140被产生为一输出信号135。或者，一诸如一六Hz脉冲序列的输出信号可如“P”I/O形态所限定者而被产生。此脉冲序列通过一I/O端145与信号通道139而被传送。当一子事件需要起动另一如图1中的子事件24的事件的操作时，该事件执行回路将信息连接到事件寻址回路147且新的事件相应地被起动。

当一子事件需要起动另一如图1中子事件22的输入/输出形态的操作时，该事件执行回路将信息连接到I/O状态寻址回路134以通过控制通道133起动另一页的I/O状态存储器132。

图6描述了图5中所述的输入/输出回路的功能块144的一详细电路图。电路172说明一端1的输入/输出电路。其具有七个识别回路173至174分别对应于如实施例规格所限定的端2至端8。各输入/输出回路端自该输入/输出形态存储器131接收一三个位数的代码151以限定该端的型态。该三个位数的代码被解码以藉由8线解码器157来选择八个可能的输入/输出型态158之一。

鉴定回路162被设计为对藉由“R”、“F”、“1”或“0”输入型态代码特征的信号负责。当该端藉由输入型态代码“R”、“F”、“1”或“0”被成型为一输入端，一起动该鉴定回路162之对应部分的启动线160对应选择出的输入型态以监测自端片171接收到的信号。倘一合格的触发信号被检测，该鉴定回路的启动线170允许对应的事件地址计数器代码经过以通过逻辑回路156到图5的事件寻址回路147。该自图5的I/O形态存储器132获得的事件地址计数器代码152为一五个位数代码以定址在如实施例装置的设计内容中所限定的32个不同的事件。

倘该端藉由“H”、“L”或“P”被成型为一输出端，该鉴定回路通常被无效的除非存在一需要该端在同一时刻既充当一输入端又充当一输出端的特殊用途的设计。该输出驱动器161依据控制信号159提供一适当驱动的输出信号到该端片171。倘该输出信号为一除“H”或“L”电平外的波形信号，如在设计规格中所限定的6Hz的脉冲，需要一输出信号源提供该波形信号以通过端脚被传送。在一实例中，一6Hz的信号来源于事件执行回路138或一独立的振荡回路。当“P”代码被选择出时，该信号被导至端片171。应当注意该设计使得一音频信号可通过除图5之选择端140外的输入/输出端的任一而产生。

倘该端被成形成一输入线，输出驱动器回路通常为无效的。倘该端以一由符号“X”标识的无关状态或高阻抗状态成形，该鉴定回路与该输出驱动器回路为无效的。为了降低控制装置的成本，一些端可被设定仅为输入端以节省输出驱动器回路的成本；而一些端可被设定为仅输出端以节省对应的鉴定回路的成本。

应当注意所设定的八I/O型态为示范性的，任何特定功能的鉴定回路与输出信号发生器可被加入以增强控制装置的能力。例如，一DTMF音调的检测可作为鉴定回路被加入且在控制装置作为一可程式化测试装置而被使用以用于电话产品之测试的情况下，一频率扫描信号可作为一输出信号而被产生。

注意力现在指向说明图5的输入/输出形态存储器132与I/O寻址回路134的一较佳实施例的图7。存储器184包括一页所需的数据以成形八I/O端用于I/O形态#0。该存储器页包括八字节的数据以成形八端。表示该八I/O构成组合的各数据字节的起始的三个位数限定一端的I/O型态并通过数据总线192被耦连到图6中的3至8线解码器157。最后的五个位数代表32项事件的起始地址。该五个位数数据通过数据总线192被耦连到图6的逻辑回路156以当一认可的输入触发被接收到时传送到事件寻址回路。由于该三个位数数据与该五个位数数据是成对地工作，其更便于成为如由较佳实施例所述的相同代码的部分，或被安排在不同存储器块件中以藉由类似的操作原理而被存取。

倘一I/O端作为一输出端被成形，该五个位数数据的内容与事件寻址回路无关。在此情况上，该五个位数数据可被用于进一步限定输出信号的输出特性如比率因子以调整输出信号的振幅。在另一实施例中，该起始的三个位数数据可被成形以限定一输出特征位与七个输入型态。当该输出标志位被检测时，剩下的五个位数数据被用以设定哪一类型的输出信号产生。此安排有效地扩大了输入/输出构型的数目以藉由8个位数格式被存取而并不进一步增加存储器体积大小，但需要更多的硬件以对存储器的前三位数解码并当输出标志被测得时，以存储器的后五个位数做为控制。

实施例180包括16页的I/O形态存储器以代表16个不同的可程式化I/O形态。仅有一I/O形态的某一时刻作为主动形态被设定。如前所述，其可容易地撷取I/O状态#0作为启动时预设的I/O形态。图5的I/O状态寻址回路134可藉由图7的4至16线解码器182或一16位的寄存器。无论何时事件执行回路收到一新的主动的I/O形态地址，该信息被送入其后对地址解码的解码器182并使得16页存储器中的一页成为主动的I/O形态存储器组件。该储存页的存储器其后被下行填入输入/输出回路用于形成I/O端。

图8说明事件数据存储器组件、事件执行回路与有关的寻址回路的一实施例。五位数的事件指示器205被送入其后选取储存在一查询表312中32项事件起始地址之一的一5至32行地址解码器。各事件起始地址限定一位于事件数据存储器213中的事件的起始点。该起始地址被填入事件地址计数器211并触发依据自事件数据213获得的数据而产生输出信号的事件执行回路202。事件执行回路202依据需要由习知技术中的各种一般的回路组成。在一声音合成控制器的实例中，事件执行回路包括一常规声音合成晶片所需的硬件回路，如PCM解码器、D/A转换器且储存在事件数据存储器中的数据为编码的/压缩的声音数据与有关的时间数据。事件执行回路的另一实施例可由DTMF音调发生器、音律发生器与为控制回路所需的任何其它的信号操纵或发生回路。在这些情况中，事件数据存储器储存欲被产生信号的数据。由事件执行回路产生的输出信号被耦合到另一输出端204或耦合到图6的输出驱动器161。

倘事件数据存储器包括一指向另一由图1的子事件24指示的目标事件的执行的子事件，该目标事件的地址藉由事件执行回路202通过通道209被填入地址计数器211以触发目标事件的执行。倘事件存储器包括一指向由图1的子事件22所示者，触发另一输入/输出形态的子事件，4位数的输入/输出形态寻址信号通过通道201被送到图7的地址解码器182以触发所欲求的输入/输出形态存储器页。

第5至32行事件地址解码器210与事件地址查询表212可由另一五位数地址的存储器与“q”位数数据取代，其中该“q”位数表示通常大于5位数的事件数据存储器的地址长度。行解码器于回路被制造在实际的集成电路中时被用以节省存储器空间与总的扫描路线。类似地，图6的3至8行解码器157可藉由使用一8位数存储器而被消除以直接地形成I/O端；及图7的4至16行解码器可藉由一16位数存储器或一16位数的移位寄存器取代以选择16页I/O形态存储器之一。

在事件执行回路的最简实施例中，一事件的事件数据存储器213可为一单一代码的储存数据以设定哪个事件执行回路的硬件发生器将被打开并设定事件将遵循的地址。在此情况下事件地址计数器301与通过通道208增加计数器的时钟回路非为必需的。在声音合成器晶片的情况下，需要一时钟逐步地读取该编码信号的取样并控制D/A转换器。在一更为复杂的实施例中，事件执行回路202可包括一微处理器基本结构。尽管整个硬件的成本并不因此降低很多，但本发明的实施例提供对输入触发的瞬间响应。除此之外，本发明支持微处理器并使其解除转态I/O端的过程，因此，整个响应时间被进一步改进。更重要地，该结构有效地提供程序师一创新的亲合性的程式化方法。

在大规模生产中，图5至图8所示的实施例将被制造于一集成电路中。需要一简单的解码过程以将应用例的程式化的数据，如图4A的表100与120转换为二进制数据以被储存在输入/输出形态存储器体块132、图5的事件数据存储器149与图8的查询表302中。遵循制造一集成电路的标准过程，这些二进制的数据被首先转换为一光罩且所获的光罩其后通过常规集成电路制造过程被用以制造集成电路。通常在大规模生产中，输入/输出形态存储器132、图5的事件数据存储器149与图8的查询表212作为只读存储器(ROM)被制造。在程序发展过程的情况中，取代上述只读存储器的一特殊的包括读与写存储器(RAM)、可擦除可程式化程序只读存储器(EPROM与EEPROM)、或一时间可程式化只读存储器(OTP)为可取的以对程序进行试验并提供一显示样本而不经历消耗整个集成电路制造过程的高成本与时间。该转换的程序数据其后通过一外部数据源被填入这些存储器区域。

为了增大控制装置的可程式化特征，一限量的读写存储器(RAM)或寄存器为可取的以被加入上述的程序可控存储器区域。图9说明了一除了两读与寄存器被加入事件查询表212外，与图8的实施例基本相同的实施例。该第一寄存器被命名为“计时器(TIMER)”寄存器并被用以标识事件以在一计时器计数结束时被执行。起动“计时器寄存器(TIMER REGISTER)”230的脉冲线234自位于事件执行回路202中的计时器计数获得时间信号。当对事件表程式化程序时，一子事件可以图10A中所示的形式被标识以起动计时器计数。

依据事件1(EVENT#1)291的程式化，子事件293“TIMER6SEC：EVENT#3”当与先前图4B的表120中所示的时间格式“DELAY 0.5SEC”比较时是具相同的操作，除了此时一计时器与随之的子事件294平行工作且其当6秒的时间周期结束时起动事件3(EVENT#3)的执行。亦为可取的是，于该计时期正在工作的期间内重新启动该计时器或中止定时操作。该重新启动藉由重新寻址“TIMERt SEC：EVENT#K”子事件来简单地获得。为了中止计时器计数需另一子事件以“计时器关闭(TIMER OFF)”标识。

读写寄存器231使得事件可被间接地寻址。该特征允许一事件的目标地址不时地依据程序流程需要而改变。当为事件表程式化时，一子事件可以图10B中所示的方法被标织以起动一事件的间接地址。当一上升缘首先依据代码元件305而由脚1，304接收时，事件1(EVENT#1)311限定“可变事件”的地址。每次当TG1被触发时，事件4(EVENT#4)317被执行。事件4(EVENT#4)首先关闭所有触发脚并其后再现一场声器的声音。此后另一声音依据“可变事件”的地址被发现。当可变事件被限定以如事件1(EVENT#1)中相同于事件2(EVENT#2)时，一段时期的警报音其后产生。可以见及事件2(EVENT#2)再次限定“可变事件”以成为事件3(EVENT#3)316，故而下一时刻当脚1接收一合格的触发信号且事件4(EVENT#4)被执行时，该扬声器声音将如事件3(EVENT#3)316所指继之以一引擎开动声音。

无论何时一当可变事件(EVENT#VAR)＝事件K(EVENT#K)的格式被接收，事件K(EVENT#K)的地址被置于图9的“可变事件寄存器”231中。当可变事件(EVENT#VAR)在一后来的时刻被寻址时藉由“可变事件寄存器”231的内容寻址的事件可被执行。

该简单的单页程序有利于程式化过程的调整过程。图11描述一调整工具的较佳实施例其中整个程序被显示于一视屏上且程序流程被模拟以促进交谈式除错过程。该主动的I/O形态与执行中的事件常被高亮度点亮在屏幕上。该触发脚按钮345、346与鉴定信号按钮341、342、343与344被设计用于程序控制器模拟触发一输入脚。当控制装置藉由触发“起动”按钮338而被起动时，输入/输出状态0(I/O State#0)321被为最亮。脚1其后藉由触发P1按钮345与上升缘按钮341而被触发。事件1(EVENT#1)的子事件其后依据逻辑流程被逐一高亮度点亮且320的高亮度区域依据一I/O形态被设定为主动的而变化。假定子事件332被执行，I/O状态4(I/OState#4)323其后正成为主动状态并被高亮度点亮。当脚1在此时被触发时，程序流程被中断且事件2(EVENT#2)其后被执行。一自动运行按钮336使得模拟器可藉由自动地逐一触发鉴定的输入脚而自动地尝试所有可能的程序运行组合。任何开端程序流程或闭合环路在自动运行过程完成后被逐一罗列。该程序控制器其后可检查是否开端程序流程或闭合环路为所欲求者。

该模拟器除错工具通过一具外部应用回路的发展系统的一连接回路藉由连接八I/O脚而可被简便地调整到回路模拟器中的一即时状态。类似于程序程式化方法，由于逻辑流程被清晰高亮度显示于屏幕上以实际应用中的类似方式被逐一扫描，故该调整工具的较佳实例为一使用者极其友好调整工具以支持程序控制器。除此之外，无复杂的模拟器或回路模拟器控制指令将由使用者来学习。

由于较佳实施例不寻常的存储器结构，该输入/输出形态存储器最好与主要的事件存储器分离以当设计实际的集成电路时降低总的内部过载。如图12所示输入/输出形态存储器的位置最好依据可寻址的输入/输出端的数目而被分为不同的小存储器块。例如，如图7中所示，每页的起始字节的存储器与端1有关。最好是如图6所示，将所有16页(16I/O形态)的起始字节184至186组合在一起并邻接端1定位该存储器或该相关的输出驱动器161与鉴定回路162。图12中383的位置代表了集成电路380中端1接脚方块。382的位置代表了图6有关驱动器161及鉴定回路162。381的位置代表了图7中184至186的16页I/O组合形态中的首个8位字节。386的位置代表主要事件存储器。该位置与各有关接脚点相邻的I/O形态存储器是分离的。此设计降低了集成电路的晶片尺寸并因此为制造商与使用者提供成本优势。集成电路的该种经济的结构可被变更到一建立在控制装置基础上的微处理器。该微处理器将被调整到包括附加的用于限定I/O端型态的存储器体块。

由前所述，可以理解控制装置的硬件实施例在此已被充分地公开，使电路工程师可发展一种低成本的可编程可控装置以有效地与所发明的使用者友好程式化方法相互配合。例如，输入/输出端的定义不限于集成电路的接端。其也可成为包含于同一集成电路体内另一功能装置的“内接”的输入/输出端。如显示于图5事件执行电路138可代表一时间计数器，其满溢信号139触动输入/输出电路144的某一“内置”输入端。

Claims (43)

1.一种可编程控制装置，其特征在于至少包括：

K端，至少一第一端设为一输入端及一第二端设为一输出端被成形；

至少一鉴定电路装置，可对该输入端接收的特征信号产生响应；

一第一存储器，储存数据以限定一或多个事件而该事件的各个具一位于该第一存储器的可寻址范围内的对应的起始地址；

一(n+m)位数数据格式的第二存储器，而该m数位数据是用以限定一端的型态，而该n位数数据是周以当该端作为一输入端被成形时限定该第一存储器的事件起始地址；

一事件执行回路装置，用以在事件执行时，产生至少一第一事件输出信号与一第二事件输出信号，而该第一事件输出信号被耦合到该输出端以用于产生一输出信号；

一第一寻址回路装置，对该鉴定电路装置响应，起动该事件执行装置以执行该藉由该事件起始地址限定的该第一事件；以及

一第二寻址回路装置，对该第二事件输出信号向应，以适时修正该第二存储器的当前地址。

2.如权利要求所述的可编程控制装置，其特征在于该事件执行回路装置产生一第三事件输出信号，中断该第一寻址回路装置以激发一第二事件的地址并执行该第二事件。

3.如权利要求1所述的编程控制装置，其特征在于还包括一起动回路装置，藉以定义出该可编程控制装置于起动时的状况。

4.如权利要求1所述的可编程控制装置，其特征在于至少一端为一输入/输出端并且该第二存储器的该m位数数据限定该端的输入及/或输出形式。

5.如权利要求1所述的可编程控制装置，其特征在于该第二存储器包括一标志，以设定该输入/输出端为一输出端或高阻抗端，且该n位数是用以进一步限定该通过该输出端欲被产生的输出信号的特性。

6.如权利要求1所述的可编程控制装置，其特征在于该鉴定电路装置是对至少一个以下的特征信号响应；以一上升缘特征的信号、以一下降缘特征的信号、逻辑高电平信号与逻辑低电平信号。

7.如权利要求1所述的可编程控制装置，其特征在于该输出信号包括至少一个如下的信号：逻辑高电平；逻辑低电平；脉冲；与高阻抗状态。

8.如权利要求1所述的可编程控制装置，其特征在于该事件执行装置包括一信号发生器。

9.如权利要求1所述的可编程控制装置，其特征在于该鉴定电路装置被耦合到一个或多个输入端。

10.如权利要求1所述的可编程控制装置，其特征在于该第一存储器储存描述一音频信号的编码的数据。

11.如权利要求10所述的可编程控制装置，其特征在于该事件执行装置产生一对应于该编码数据的音频信号。

12.如权利要求1所述的可编程控制装置，其特征在于还包括一寄存器以指示一将被执行的事件的地址。

13.如权利要求12所述的可编程控制装置，其特征在于

该第一存储器储存编码的定时数据；

该控制装置还包括一计数器以操控该编码的定时数据；

及该暂存器依据该计数器的计数过程指示一将被执行的事件的地址。

14.如权利要求12所述的可编程控制装置，其特征在于该寄存器的内容藉由储存于该第一存储器中的一事件限定。

15.如权利要求1所述的可编程控制装置，其特征在于该第一与第二存储器包括至少一个如下的存储器：

只读存储器；

可擦除可程式化只读存储器；

一次可程式化只读存储器；以及

读写存储器。

16.如权利要求1所述的可编程控制装置，其特征在于该寻址回路装置包括一查询表，以限定该第一存储器中的事件的起始地址，该查询表是藉由该第二存储器的n位数数据来寻址。

17.如权利要求1所述的可编程控制装置，其特征在于该第二存储器的该n个位数数据存储器与m个位数数据存储器为不同的地址，并且该第二寻址回路装置限定该n个位数存储器与m个位数存储器的相应现在地址。

18.如权利要求1所述的可编程控制装置，其特征在于该装置是包括于一集成电路中。

19.如权利要求18所述的可编程控制装置，其特征在于至少两端位于该集成电路内的分离的位置上，且该第二存储器分布于接近该端点或该鉴定电路装置的各个位置上。

20.如权利要求1所述的可编程控制装置，其特征在于：

k为一等于或小于16的整数；

m限定上至16个输入/输出型式；

n限定上至128个事件起始地址；以及

该第二寻址回路装置限定该第二存储器上至64个地址。

21.一种为一控制装置程式化程序以对一个或多个外部认可的电信号响应，以执行一或多项事件的程序程式化方法；该控制装置包括至少一端作为一输入端及一端作为一输出端，该程式化方法最少包括的程序为：

(1)设定x端形态，其中x为一等于或大于1的整数；

(2)设定y事件，其中y为一等于或大于1的整数；

(3)对于程序(1)的每一形态，令各输入端设定一输入鉴定条件；

(4)对于程序(3)的各输入端，当被耦连到该输入端的该输入信号满足该输入鉴定条件时，更设定一将被执行的事件；

(5)对于程序(1)的每一形态，为各输出端设定一输出信号；

(6)设定其一形态转变为主动形态。

22.如权利要求21所述的程式化方法，其特征在于还包括一设定至少其一事件以包括p子事件的程序，其中p为一等于或大于2的整数。

23.如权利要求22所述的程式化方法，其特征在于还包括一设定一事件或子事件，产生至少一项如下效果的程序：

(a)产生一音频信号；

(b)产生一定时信号；

(c)产生一逻辑高/低电平信号；

(d)产生一脉冲信号；

(e)起动另一事件；以及

(f)设定另一形态作为该主动的形态。

24.如权利要求23所述的程式化方法，其特征在于还包括一藉该定时信号结束时，设定一欲被执行的事件的程序。

25.如权利要求21所述的程式化方法，其特征在于至少该其一事件是为一可变事件，该程式化方法更包括使该可变事件与另一限定的事件相等的程序。

26.如权利要求21所述的程式化方法，其特征在于至少该端之一为一可程式化的输入/输出端，且该程式化方法还包括设定该输入/输出端为一输入端、一输出端、一输入/输出端或一高阻抗端的程序。

27.如权利要求21所述的程式化方法，其征特在于还包括一使程式规格至少构成两区域的程序，其中该第一区域设定一或多个端形态的特性，且该第二区域设定一或多个事件与子事件。

28.如权利要求21所述的程式化方法，其特征在于还包括一藉由该程序设定的数据部分组织至少一表格形式的程序。

29.如权利要求21所述的程式化方法，其特征在于还包括一将形态与事件规范翻译为数字数据，以被储存于该控制装置供事件执行的程序。

30.如权利要求29所述的程式化方法，其特征在于还包括将翻译一光罩上的该数字数据以制造该控制装置的程序。

31.如权利要求21所述的程式化方法，其特征在于还包括一将形态与事件翻译为一不同格式的辅助组合语言的程序。

32.如权利要求21所述的程式化方法，其特征在于还包括以下程序以互相配合地模拟一显示元件上的控制装置的操作：

(7)显示至少一个形态；

(8)显示至少一事件；

(9)指示该主动形态；

(10)设定一端以接收一合格的激发信号；以及

(11)指示及/或激发执行中的该事件或子事件。

33.如权利要求32所述的程式化方法，其特征在于还包括一编辑该显示的数据的程序。

34.如权利要求32所述的程式化方法，其特征在于还包括一将两区域与一包括方块与连该方块的路径的流程图相连的程序，其中各方块对应该第一区域的一或多个端形态，且各路径对应该第二区域之一事件。

35.如权利要求32所述的程式化方法，其特征在于还包括一安排一对该形态与事件的规范响应的输入/输出回路装置的程序；且将该输入/输出回路装置与一外部应用回路连接，藉此模拟该控制装置的操作。

36.如权利要求21所述的程式化方法，其特征在于该x端形态与该y事件的规范不必被列于相互的序列关系中。

37.如权利要求21所述的程式化方法，其特征在于该程式化程序并未包括任何一行指令组，该指令组包括藉由一操作及至少一个运算元限定的指令。

38.一种包含于一集成电路中的可程式化控制装置，其特征在于包括：

输入/输出回路装置，包括两个或多个端，该端的各个作为输入及/或输出端，且鉴定电路装置对一或多个由一输入端接收的特征信号响应，而该端位于该集成电路内的分离位置上；

事件执行回路装置对该鉴定装置的反应据以响应，以执行一事件并起动该输出回路装置以产生一输出信号；

存储器接于该事件执行回路装置与该输入/输出回路装置之间，用于储存数据以限定至少一个该端的对应的可程式化特性，其中该存储器分布于最接近该输入/输出回路装置的分离位置上。

39.如权利要求38所述的可程式化装置，其特征在于存储器更储存欲被执行的事件地址，以对该鉴定电路装置反应。

40.如权利要求21所述的程式化方法，其特征在于还包括一程序以限定该控制装置的起动状态。

41.如权利要求21所述的程式化方法，其特征在于还包括一程序以说明至少部分形态与/或事件的程式，该程式是应用它种程式语言写成的。

42.如权利要求1或38所述的可编程控制装置，其输入及/或输出端是连接至一内置于该可编程控制装置之中的一功能装置。

43.如权利要求21所述的可编程方法，其输入及/或输出端是连接至一内置于该控制装置之中的一功能装置。

Images