CN115732332A - 一种基板制作方法、嵌埋基板以及半导体 - Google Patents

一种基板制作方法、嵌埋基板以及半导体 Download PDF

Info

Publication number
CN115732332A
CN115732332A CN202211389985.2A CN202211389985A CN115732332A CN 115732332 A CN115732332 A CN 115732332A CN 202211389985 A CN202211389985 A CN 202211389985A CN 115732332 A CN115732332 A CN 115732332A
Authority
CN
China
Prior art keywords
layer
circuit
substrate
circuit layer
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211389985.2A
Other languages
English (en)
Inventor
陈先明
黄高
林文健
洪业杰
黄本霞
黄聚尘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co ltd
Original Assignee
Zhuhai Yueya Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Yueya Semiconductor Co ltd filed Critical Zhuhai Yueya Semiconductor Co ltd
Priority to CN202211389985.2A priority Critical patent/CN115732332A/zh
Publication of CN115732332A publication Critical patent/CN115732332A/zh
Priority to TW112128759A priority patent/TW202420445A/zh
Priority to JP2023134289A priority patent/JP2024068620A/ja
Priority to US18/454,022 priority patent/US20240153819A1/en
Priority to KR1020230124751A priority patent/KR20240066980A/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请公开了一种基板制作方法、嵌埋基板以及半导体，其中方法包括以下步骤：制作第一半成品基板；所述第一线路层与所述第一介质层交错叠层设置；在所述第一线路层上设置粘性材料层，形成器件装贴区；在所述器件装贴区上贴装嵌埋器件；所述嵌埋器件的引脚面远离所述粘性材料层设置；在所述第一线路层上压合第二介质层；所述第二介质层覆盖所述粘性材料层以及所述嵌埋器件；制作第一导通柱、第二导通柱以及第二线路层；所述第一导通柱贯穿所述第二介质层；所述第一导通柱用于连接所述第二线路层以及所述第一线路层；所述第二导通柱用于连接所述嵌埋器件以及所述第二线路层。本方法可以减少翘曲。本申请可广泛应用于半导体制作技术领域内。

Description

一种基板制作方法、嵌埋基板以及半导体
技术领域
本申请涉及半导体制作技术领域，尤其是一种基板制作方法、嵌埋基板以及半导体。
背景技术
随着电子产业的不断发展，电子产品多功能和微型化成为发展趋势。在封装基板领域，将元器件嵌埋入基板内部可助力电子产品实现高集成多功能、微型化的需求。现有技术中，对于嵌埋器件的基板的制作，一般会先在基板上制作空腔，然后将要嵌埋的器件贴装于空腔内，再压合介质材料填充空腔、覆盖嵌埋器件。但是这种制作方法需要先制作空腔，工艺流程长、成本高，而且在制作基板过程中容易产生翘曲的问题。因此，亟需一种新的基板制作方法。
发明内容
本申请的目的在于至少一定程度上解决现有技术中存在的技术问题之一。
为此，本申请实施例的一个目的在于提供一种基板制作方法、嵌埋基板以及半导体，该方法可以完成器件嵌埋的同时减少基板翘曲。
为了达到上述技术目的，本申请实施例所采取的技术方案包括：一种基板制作方法，包括以下步骤：制作第一半成品基板；所述第一半成品基板包括相互导通的若干个第一线路层以及至少一层第一介质层；所述第一线路层与所述第一介质层交错叠层设置；所述第一线路层的数量a与所述第一介质层的数量b满足关系式a＝b+1，a≥2；在所述第一线路层上设置粘性材料层，形成器件装贴区；所述粘性材料层垂直于基板方向的投影面积小于器件垂直于基板方向的投影面积；在所述器件装贴区上贴装嵌埋器件；所述嵌埋器件的引脚面远离所述粘性材料层设置；在所述第一线路层上压合第二介质层；所述第二介质层覆盖所述粘性材料层以及所述嵌埋器件；制作第一导通柱、第二导通柱以及第二线路层；所述第一导通柱贯穿所述第二介质层；所述第一导通柱用于连接所述第二线路层以及所述第一线路层；所述第二导通柱用于连接所述嵌埋器件以及所述第二线路层。
另外，根据本发明中上述实施例的一种基板制作的方法，还可以有以下附加的技术特征：进一步地，本申请实施例中，所述在所述第一线路层上设置粘性材料层，形成器件装贴区这一步骤，具体包括：在所述第一线路层上设置PID材料层或者在所述第一线路层上设置DAF材料层，形成器件装贴区。
进一步地，本申请实施例中，所述在所述第一线路层设置PID材料层这一步骤，包括：在所述第一线路层上设置PID材料层；所述PID材料层覆盖所述第一线路层；对所述PID材料层进行光刻工艺，形成器件装贴区。
进一步地，本申请实施例中，所述制作第一导通柱、第二导通柱以及第三线路层这一步骤，具体包括：对所述第二介质层钻孔，形成第一导通孔以及第二导通孔，使所述第一线路层外露以及所述嵌埋器件的引脚外露；对所述第一导通孔以及所述第二导通孔进行填孔电镀，得到第一导通柱、第二导通柱以及第二种子层；所述第二种子层形成于所述第二介质层上；对所述第二种子层进行光刻工艺，得到第二线路层。
进一步地，本申请实施例中，所述在所述第一线路层上设置PI D材料层或者在所述第一线路层上设置DAF材料层具体包括：在所述第一线路层上压合PI D材料层或者在所述第一线路层的预设位置涂覆DAF材料。
进一步地，本申请实施例中，所述制作第一半成品基板这一步骤，具体包括：在第N层金属层表面压合第N个介质层，并在所述第N个介质层上设置第N+1层金属层；对所述第N层金属层光刻，以及对所述第N+1层金属层光刻形成N+1个第一线路层；所述N+1个第一线路层通过导通柱相互连通，其中N≥1。
另一方面，本申请实施例还提供一种基板制作系统，由上述实施例任一项所述的基板制作方法制备而成,包括：半成品基板，所述半成品基板包括相互导通的若干个第一线路层以及至少一层第一介质层；所述第一线路层与所述第一介质层交错叠层设置；所述第一线路层的数量a与所述第一介质层的数量b满足关系式a＝b+1，a≥2；粘性材料层，设置于所述嵌埋器件以及半成品基板之间；嵌埋器件，所述嵌埋器件的引脚面远离所述半成品基板的第一线路层设置；第二线路层，与所述嵌埋器件以及所述半成品基板的第一线路层连接；第二介质层，设置于所述半成品基板以及第二线路层之间，覆盖所述嵌埋器件。
进一步地，本申请实施例中，所述嵌埋器件包括有源器件以及无源器件。
进一步地，本申请实施例中，所述粘性材料层包括PI D材料层或者DAF材料层。
此外，本申请还提供一种半导体，包括至少一个上述任一项实施例所述的嵌埋基板。
本申请的优点和有益效果将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到：
本申请可以将嵌埋器件直接置于线路层之间的介质层中，无需制作空腔放置嵌埋器件，而且本申请的在嵌埋器件前的半成品为对称结构，可以减少工艺制作过程中的翘曲现象，改善产品良率。
附图说明
图1为本发明中一种具体实施例中一种基板制作方法的步骤示意图；
图2为本发明中一种具体实施例中一种嵌埋基板的结构示意图；
图3为本发明中一种具体实施例中一种基板制作过程中的结构变化示意图；
图4为本发明中一种具体实施例中另一种基板制作过程中的结构变化示意图。
具体实施方式
下面结合附图详细描述本发明的实施例对本发明实施例中的基板制作方法、系统、装置和存储介质的原理和过程作以下说明。
参照图1，本发明一种基板制作方法，包括以下步骤：一种基板制作方法，其特征在于，包括以下步骤：
S1、制作第一半成品基板；所述第一半成品基板包括相互导通的若干个第一线路层以及至少一层第一介质层；所述第一线路层与所述第一介质层交错叠层设置；所述第一线路层的数量a与所述第一介质层的数量b满足关系式a＝b+1；a≥2；
在本步骤中，可以预先制作半成品基板，半成品基板可以包括两个或者两个以上的线路层，以及至少一个介质层；而第一线路层可以和第一介质层交错叠层设置，而且线路层的数量为介质层数量+1，也就是在垂直于半成品基板的方向上，无论半成品基板中线路层的数量是2还是N层，线路层始终位于半成品基板的表面，而介质层始终设置在两层线路层之间；设置对称结构的半成品基板可以避免后续压合工艺而导致的两面残铜率差异引起的翘曲不良。
S2、在所述第一线路层上设置粘性材料层，形成器件装贴区；所述粘性材料层垂直于基板方向的投影面积小于器件垂直于基板方向的投影面积；
在本步骤中，由于线路层始终位于半成品基板垂直于基板方向上的两个表面上，可以在任意一个表面上的线路层上设置粘性材料层，粘性材料层在垂直于基板方向上的投影面积小于器件在在垂直于基板方向上的投影面积，从而形成器件装贴区，粘性材料层投影面积小于器件的投影面积可以避免在器件贴合时，粘性材料层外溢而影响后续的工艺；器件装贴区可以在第一线路层的任意位置上；粘性材料可以固定嵌埋器件，避免器件在后续工艺中发生偏移。
S3、在所述器件装贴区上贴装嵌埋器件；所述嵌埋器件的引脚面远离所述粘性材料层设置；
在本步骤中，可以在器件装贴区贴装嵌埋的器件，器件可以包括有源或者是无源的器件，有源器件可以包括芯片，晶体管等，无源芯片可以包括电阻电容等；由于器件存在引脚面以及封装面，一般芯片封装面与引脚面相向设置，贴装时可以使器件的引脚原理第一线路层，将封装面与粘性材料层贴合。以第一线路层朝上为例，贴装时嵌埋器件的引脚也应该朝上。
S4、在所述第一线路层上压合第二介质层；所述第二介质层覆盖所述粘性材料层以及所述嵌埋器件；
在本步骤中，贴装好器件后，可以在第一线路层上压合第二介质层，第二介质层可以是树脂等材料的介质层，压合时需使第二介质层完全覆盖第一介质层、粘性材料层以及嵌埋器件，因此，第二介质层的厚度需大于粘性材料层以及嵌埋器件厚度的总和。
S5、制作第一导通柱、第二导通柱以及第二线路层；所述第一导通柱贯穿所述第二介质层；所述第一导通柱用于连接所述第二线路层以及所述第一线路层；所述第二导通柱用于连接所述嵌埋器件以及所述第二线路层；
在本步骤中，压合第二介质层后，可以在第二介质层上制作贯穿第二介质层的第一导通柱，连接嵌埋器件以及后续线路层的第二导通孔，以及可以连接半成品基板以及嵌埋器件的第二线路层。在制作时，可以先在第二介质层上镭射钻孔，再通过电镀形成第一导通柱以及第二导通柱，继续电镀形成厚度足以用于制作第二线路层的金属层，最后对金属层进行光刻可以得到第二线路层。
进一步地，所述在所述第一线路层上设置粘性材料层，形成器件装贴区这一步骤，具体可以包括：在所述第一线路层上设置PI D材料层或者在所述第一线路层上设置DAF材料层，形成器件装贴区；
在本申请实施例中，粘性材料层可以是PI D材料层或者是DAF材料层；PI D材料层以及DAF材料层均为具有粘性的材料层，可以固定嵌埋的器件，避免其在后续工艺中发生位置偏移，进而影响产品质量，而在实际应用中PI D材料层往往是一张覆盖于整个第一线路层的薄膜，因此当设置PI D材料层时，还需要去除第一线路层上其他不需要贴装器件区域的PI D层。
进一步地，所述在所述第一线路层设置PI D材料层这一步骤，可以包括：在所述第一线路层上设置PI D材料层；所述PI D材料层覆盖所述第一线路层；对所述PI D材料层进行光刻工艺，形成器件装贴区。
在本申请实施例中，由于PI D材料为一张足以覆盖整个第一线路层的薄膜，为了避免第一线路层其他区域被薄膜电气隔离，需要去除非器件装贴区的PI D材料层，可以通过光刻工艺去除其余的PI D材料，仅留下器件装贴区的PI D材料层。
进一步地，所述在所述第一线路层上设置PI D材料层或者在所述第一线路层上设置DAF材料层具体可以包括：在所述第一线路层上压合PI D材料层或者在所述第一线路层的预设位置涂覆DAF材料；
在本申请实施例中，PI D材料可以通过压合的方式设置在第一线路层上，而DAF材料可以通过涂覆的方式设置第一线路层的任意位置，从而形成器件装贴区。
进一步地，所述制作第一导通柱、第二导通柱以及第三线路层这一步骤，具体可以包括：
S41、对所述第二介质层钻孔，形成第一导通孔以及第二导通孔，使所述第一线路层外露以及所述嵌埋器件的引脚外露；
S42、对所述第一导通孔以及所述第二导通孔进行填孔电镀，得到第一导通柱、第二导通柱以及第二种子层；所述第二种子层形成于所述第二介质层上；
S43、对所述第二种子层进行光刻工艺，得到第二线路层；
具体地，在本申请实施例中，可以先对第二介质层钻孔，在第二介质层上形成多个导通孔，导通孔可以使第一线路层部分外露以及使嵌埋器件的引脚外露，接着以第一线路层以及器件引脚为基础，进行电镀工艺，在导通孔上形成贯穿第二介质层的第一导通柱，以及连接后续线路层与嵌埋器件的第二导通柱，接着继续电镀，直至在第二介质层上形成一层厚度足以制作线路层的第二种子层，最后对第二种子层进行光刻工艺，形成最终的第二线路层。
进一步地，所述制作第一半成品基板这一步骤，具体可以包括：
S51、在第N层金属层表面压合第N个介质层，并在所述第N个介质层上设置第N+1层金属层；
S52、对所述第N层金属层光刻，以及对所述第N+1层金属层光刻形成N+1个第一线路层；所述N+1个第一线路层通过导通柱相互连通，其中N≥1。
在本申请实施例中，第一半成品基板为3层第一线路层以及2层介质层为例，可以先在第一层金属层表面也和第一层介质层，并在第一层介质层上设置第二层金属层，然后设置导通柱将第一层金属层以及第二层金属层导通；接着，对第一层金属层以及第二层金属层进行光刻，形成两层第一线路层；接着在第一线路层上压合第二层介质层，再在第二层介质层上设置第三层金属层，然后设置导通柱连接第一线路层和第三层金属层，最后对第三层金属层进行光刻，形成三层相互连接的第一线路层。需要说明的是，第一半成品基板中线路层的层数不局限与2层或者是3层，也可以是4层甚至是更多，当线路层超过3层时，亦可以通过上述方法在第三层线路层上压合一层介质层和金属层，对金属层进行光刻形成新的线路层。
此外、参照图2，与图1的方法相对应，本申请的实施例中还提供一种基板，可以包括：
半成品基板101，半成品基板101可以包括相互导通的若干个第一线路层以及至少一层第一介质层；第一线路层与第一介质层交错叠层设置；粘性材料层102，可以设置在嵌埋器件以及半成品基板之间，粘性材料层102可以固定器件；嵌埋器件103，嵌埋器件的引脚面可以远离半成品基板的第一线路层设置；第二线路层104，可以和嵌埋器件以及半成品基板的第一线路层通过导通柱连接；第二介质层，可以设置在半成品基板以及第二线路层之间，完全覆盖嵌埋器件。
进一步地，嵌埋器件可以包括有源器件以及无源器件；具体选用的器件类型可以根据具体线路所实现的功能而确定。
进一步地，粘性材料层可以包括PI D材料层或者DAF材料层；粘性材料可以包括PID材料层或者DAF材料层；PI D材料在压合时会完全覆盖第一线路层的所有区域，需要经过后续加工才能得到只用于贴装器件的部分PI D层，而DAF可以涂覆在线路层上，因此可以定点涂覆。
此外，本申请的实施例中还提供一种半导体，本实施例的半导体可以通过两个或者多个上述实施例所述的嵌埋基板相互连接得到，也可以以上述实施例的嵌埋基板为基础，外接多种不同的器件或者是线路层结构得到，该半导体可以改善翘曲，提高产品质量，而且结构简单。
下面结合附图说明本申请的基板制作方法：
1)实施例一
参照图3中的a-f图，提供一个半成品基板200，半成品基板包括两层相互导通的第一线路层201以及一层介质层202；水平方向上对称的线路设计可以避免制作的过程两面线路残铜率差异引起的翘曲不良。在半成品基板200的任意一个表面的第一线路层201上设置粘性材料层203，本实施例中粘性材料层203为PI D材料层，对PI D材料层203进行光刻工艺，使覆盖第一线路层201的PI D材料层剩余粘贴器件的部分，剩余部分的PI D材料的覆盖面积小于嵌埋器件204的背面，可以避免贴合时PI D材料层外溢而影响产品质量，在剩余部分PI D材料层上装贴嵌埋器件204，装贴时嵌埋器件204的引脚朝上，非引脚面与PI D材料层203粘合，然后压合第二介质层205，第二介质层205完全覆盖住一层的第一线路层201、以及嵌埋器件204以及剩余部分PI D材料层203；接着在第二介质层205上制作第一导通孔206以及第二导通孔207，接着通过电镀在第一导通孔206以及第二导通孔207中形成第一导通柱208以及第二导通柱209，第一导通柱208可以导通第一线路层201与后续的线路层，第二导通柱209可以导通嵌埋器件204与后续的线路层；完成导通柱的电镀后，继续电镀工艺可以在第二介质层205上形成金属层210，对金属层210进行常用的光刻工艺得到第二线路层211。
2)实施例二
参照图4中的a-e图，提供一个半成品基板300，半成品基板包括3层相互导通的第一线路层301以及两层层介质层302；水平方向上对称的线路设计可以避免制作的过程多面线路残铜率差异引起的翘曲不良。在半成品基板300的任意一个表面的第一线路层301上涂覆DAF材料层303，接着在DAF材料层303上装贴嵌埋器件304，装贴时嵌埋器件304的引脚朝上，非引脚面与DAF材料层303粘合，然后压合第二介质层305，第二介质层305完全覆盖住一层线路层301、以及嵌埋器件304以及DAF材料层303；DAF材料层303小于嵌埋器件304的垂直方向上的投影面积，可以避免贴合时DAF材料层303外溢而影响产品质量；接着在第二介质层305上制作第一导通孔306以及第二导通孔307，接着通过电镀在第一导通孔306以及第二导通孔307中形成第一导通柱308以及第二导通柱309，第一导通柱308可以导通第一线路层301与后续的线路层，第二导通柱309可以导通嵌埋器件304与后续的线路层；完成导通柱的电镀后，继续电镀在第二介质层305上形成金属层310，对金属层310进行常用的光刻工艺得到第二线路层311。
上述方法实施例中的内容均适用于本装置实施例中，本装置实施例所具体实现的功能与上述方法实施例相同，并且达到的有益效果与上述方法实施例所达到的有益效果也相同。
在本说明书的上述描述中，参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施方式，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同物限定。
以上是对本申请的较佳实施进行了具体说明，但本申请并不限于所述实施例，熟悉本领域的技术人员在不违背本申请精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (10)

1.一种基板制作方法，其特征在于，包括以下步骤：
制作第一半成品基板；所述第一半成品基板包括相互导通的若干个第一线路层以及至少一层第一介质层；所述第一线路层与所述第一介质层交错叠层设置；所述第一线路层的数量a与所述第一介质层的数量b满足关系式a＝b+1，a≥2；
在所述第一线路层上设置粘性材料层，形成器件装贴区；所述粘性材料层垂直于基板方向的投影面积小于器件垂直于基板方向的投影面积；
在所述器件装贴区上贴装嵌埋器件；所述嵌埋器件的引脚面远离所述粘性材料层设置；
在所述第一线路层上压合第二介质层；所述第二介质层覆盖所述粘性材料层以及所述嵌埋器件；
制作第一导通柱、第二导通柱以及第二线路层；所述第一导通柱贯穿所述第二介质层；所述第一导通柱用于连接所述第二线路层以及所述第一线路层；所述第二导通柱用于连接所述嵌埋器件以及所述第二线路层。
2.根据权利要求1所述一种基板制作方法，其特征在于，所述在所述第一线路层上设置粘性材料层，形成器件装贴区这一步骤，具体包括：
在所述第一线路层上设置PID材料层或者在所述第一线路层上设置DAF材料层，形成器件装贴区。
3.根据权利要求2所述一种基板制作方法，其特征在于，所述在所述第一线路层设置PID材料层这一步骤，包括：
在所述第一线路层上设置PID材料层；所述PID材料层覆盖所述第一线路层；
对所述PID材料层进行光刻工艺，形成器件装贴区。
4.根据权利要求1所述一种基板制作方法，其特征在于，所述制作第一导通柱、第二导通柱以及第三线路层这一步骤，具体包括：
对所述第二介质层钻孔，形成第一导通孔以及第二导通孔，使所述第一线路层外露以及所述嵌埋器件的引脚外露；
对所述第一导通孔以及所述第二导通孔进行填孔电镀，得到第一导通柱、第二导通柱以及第二种子层；所述第二种子层形成于所述第二介质层上；
对所述第二种子层进行光刻工艺，得到第二线路层。
5.根据权利要求2所述一种基板制作方法，其特征在于，所述在所述第一线路层上设置PID材料层或者在所述第一线路层上设置DAF材料层具体包括：在所述第一线路层上压合PID材料层或者在所述第一线路层的预设位置涂覆DAF材料。
6.根据权利要求1所述一种基板制作方法，其特征在于，所述制作第一半成品基板这一步骤，具体包括：
在第N层金属层表面压合第N个介质层，并在所述第N个介质层上设置第N+1层金属层；对所述第N层金属层光刻，以及对所述第N+1层金属层光刻形成N+1个第一线路层；所述N+1个第一线路层通过导通柱相互连通，其中N≥1。
7.一种嵌埋基板，其特征在于，由上述权利要求1-6任一项所述的基板制作方法制备而成,包括：
半成品基板，所述半成品基板包括相互导通的若干个第一线路层以及至少一层第一介质层；所述第一线路层与所述第一介质层交错叠层设置；所述第一线路层的数量a与所述第一介质层的数量b满足关系式a＝b+1，a≥2；
粘性材料层，设置于所述嵌埋器件以及半成品基板之间；
嵌埋器件，所述嵌埋器件的引脚面远离所述半成品基板的第一线路层设置；
第二线路层，与所述嵌埋器件以及所述半成品基板的第一线路层连接；
第二介质层，设置于所述半成品基板以及第二线路层之间，覆盖所述嵌埋器件。
8.根据权利要求7所述一种嵌埋基板，其特征在于，所述嵌埋器件包括有源器件以及无源器件。
9.根据权利要求7所述一种嵌埋基板，其特征在于，所述粘性材料层包括PID材料层或者DAF材料层。
10.一种半导体，其特征在于，包括至少一个上述权利要求7-9所述的嵌埋基板。
CN202211389985.2A 2022-11-08 2022-11-08 一种基板制作方法、嵌埋基板以及半导体 Pending CN115732332A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202211389985.2A CN115732332A (zh) 2022-11-08 2022-11-08 一种基板制作方法、嵌埋基板以及半导体
TW112128759A TW202420445A (zh) 2022-11-08 2023-08-01 基板製作方法、嵌埋基板以及半導體
JP2023134289A JP2024068620A (ja) 2022-11-08 2023-08-21 基板の作製方法、埋め込み基板及び半導体
US18/454,022 US20240153819A1 (en) 2022-11-08 2023-08-22 Substrate manufacturing method, embedded substrate and semiconductor
KR1020230124751A KR20240066980A (ko) 2022-11-08 2023-09-19 기판 제작 방법, 내장 기판 및 반도체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211389985.2A CN115732332A (zh) 2022-11-08 2022-11-08 一种基板制作方法、嵌埋基板以及半导体

Publications (1)

Publication Number Publication Date
CN115732332A true CN115732332A (zh) 2023-03-03

Family

ID=85294771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211389985.2A Pending CN115732332A (zh) 2022-11-08 2022-11-08 一种基板制作方法、嵌埋基板以及半导体

Country Status (5)

Country Link
US (1) US20240153819A1 (zh)
JP (1) JP2024068620A (zh)
KR (1) KR20240066980A (zh)
CN (1) CN115732332A (zh)
TW (1) TW202420445A (zh)

Also Published As

Publication number Publication date
JP2024068620A (ja) 2024-05-20
US20240153819A1 (en) 2024-05-09
TW202420445A (zh) 2024-05-16
KR20240066980A (ko) 2024-05-16

Similar Documents

Publication Publication Date Title
KR100792352B1 (ko) 패키지 온 패키지의 바텀기판 및 그 제조방법
US7640655B2 (en) Electronic component embedded board and its manufacturing method
US8633392B2 (en) Circuit board with high-density circuit patterns
US20100142170A1 (en) Chip embedded printed circuit board and manufacturing method thereof
US9351410B2 (en) Electronic component built-in multi-layer wiring board and method of manufacturing the same
US20080102410A1 (en) Method of manufacturing printed circuit board
CN110600438A (zh) 嵌入式多芯片及元件sip扇出型封装结构及其制作方法
US20080116562A1 (en) Carrier structure for semiconductor chip and method for manufacturing the same
US8841763B2 (en) Three-dimensional system-in-a-package
US20240090140A1 (en) Component-incorporated substrate and method for manufacturing same
CN115732332A (zh) 一种基板制作方法、嵌埋基板以及半导体
US20090102045A1 (en) Packaging substrate having capacitor embedded therein
CN210575899U (zh) 嵌入式多芯片及元件sip扇出型封装结构
KR20070030700A (ko) 전자 부품 내장 기판 및 그 제조 방법
TWI772212B (zh) 內埋電路板及其製作方法
US20240194578A1 (en) Embedded device package substrate and manufacturing method therefor
CN117998729A (zh) 嵌埋器件封装基板及其制作方法
CN115472510A (zh) 嵌埋器件封装基板及其制作方法
CN115579296A (zh) 一种嵌埋倒装芯片封装基板及其制作方法
JP4286640B2 (ja) 半導体装置およびその製造方法
JP2022036015A (ja) 埋め込み構造およびその作製方法ならびに基板
KR20240083012A (ko) 소자 패키지 기판 구조 및 이의 제조 방법
TW202427626A (zh) 嵌埋器件封裝基板及其製作方法
JPH0587181B2 (zh)
JP2000260823A (ja) 半導体搭載用フレキシブルプリント回路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination