CN115719701A - 硅片处理方法及装置 - Google Patents

硅片处理方法及装置 Download PDF

Info

Publication number
CN115719701A
CN115719701A CN202211562097.6A CN202211562097A CN115719701A CN 115719701 A CN115719701 A CN 115719701A CN 202211562097 A CN202211562097 A CN 202211562097A CN 115719701 A CN115719701 A CN 115719701A
Authority
CN
China
Prior art keywords
silicon wafer
substrate
prepolymer
monocrystalline silicon
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211562097.6A
Other languages
English (en)
Inventor
郭宇轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Eswin Material Technology Co Ltd
Original Assignee
Xian Eswin Material Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Eswin Material Technology Co Ltd filed Critical Xian Eswin Material Technology Co Ltd
Priority to CN202211562097.6A priority Critical patent/CN115719701A/zh
Priority to TW112105136A priority patent/TWI845160B/zh
Publication of CN115719701A publication Critical patent/CN115719701A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供了一种硅片处理方法,属于半导体制造技术领域。硅片处理方法,包括:在抛光后的单晶硅片上形成保护图形,所述保护图形覆盖所述单晶硅片的预设位置,所述预设位置用以形成芯片的源极和漏极,所述保护图形采用疏水性材料制成。本发明的技术方案能够在单晶硅片上源极和漏极的制备位置处设置保护图形,从而保护该位置不受污染,提高单晶硅片制备的芯片的良率

Description

硅片处理方法及装置
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种硅片处理方法及装置。
背景技术
作为当前大规模硅半导体集成电路制作用途最广的基底,硅晶圆的制造过程一般包括拉晶,切割,抛光,清洗等工序。集成电路制造领域中不同的器件制造需要不同类型的晶圆。外延片是在单晶硅片表面上沉积一层薄的单晶硅层的硅晶圆,多应用在CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)领域中。抛光片是经过抛光后的硅晶圆,多应用在NAND(Non-volatile Memory Device,非易失性存储设备)/DRAM(Dynamic Random Access Memory,动态随机存取存储器)等器件上。
不管是外延片还是抛光片,对硅片衬底的洁净度的要求都越来越高,硅片的表面如果受到污染,将影响制备的器件的良率。
发明内容
为了解决上述技术问题,本发明提供一种硅片处理方法及装置,能够提高单晶硅片制备的芯片的良率。
为了达到上述目的,本发明实施例采用的技术方案是:
一种硅片处理方法,包括:
在抛光后的单晶硅片上形成保护图形,所述保护图形覆盖所述单晶硅片的预设位置,所述预设位置用以形成芯片的源极和漏极,所述保护图形采用疏水性材料制成。
一些实施例中,在抛光后的单晶硅片上形成保护图形包括:
提供第一模板,所述第一模板包括基底和位于所述基底上的凸起;
在所述凸起的端部涂覆预聚物;
将所述第一模板与所述抛光后的单晶硅片结合,使得所述凸起与所述单晶硅片的预设位置相接触;
将所述第一模板和所述单晶硅片分离,所述凸起的端部涂覆的预聚物粘附在所述单晶硅片的预设位置,对所述单晶硅片上的预聚物进行固化,形成所述保护图形。
一些实施例中,对所述单晶硅片上的预聚物进行固化包括:
对所述单晶硅片进行加热,加热的时间为10min-60min,温度为40℃-70℃。
一些实施例中,所述预聚物采用疏水性材料。
一些实施例中,所述方法还包括制作所述第一模板,制作所述第一模板包括:
提供一基底;
在所述基底上涂覆一层光刻胶;
透过掩膜版对所述光刻胶进行曝光,显影后在所述基底上形成光刻胶的图形,所述光刻胶的图形包括多个孔洞;
在形成有所述光刻胶的图形的基底上涂覆预聚物,使得预聚物填满所述孔洞;
对所述预聚物进行固化,形成所述凸起;
去除所述基底上的光刻胶。
一些实施例中,对所述预聚物进行固化,形成所述凸起包括:
对所述基底进行加热,加热的时间为10min-60min,加热温度为40℃-70℃。
一些实施例中,所述基底采用单晶硅片、石英基底或玻璃基底。
一些实施例中,所述基底的形状和尺寸与所述抛光后的单晶硅片的形状和尺寸均相同。
一些实施例中,在形成有所述光刻胶的图形的基底上涂覆预聚物,使得预聚物填满所述孔洞之后,所述方法还包括:
对涂覆有所述预聚物的基底进行抽真空处理。
一些实施例中,所述保护图形的厚度为5-50nm。
本发明的有益效果是:
本实施例中,在单晶硅片上源极和漏极的制备位置处设置保护图形,保护图形能够保护源极和漏极的制备位置处不受污染,从而提高单晶硅片制备的芯片的良率。
附图说明
图1-图6表示本发明实施例硅片处理方法的流程示意图。
附图标记
100 紫外光源
200 掩模版
300镜头
400旋涂有光刻胶的单晶硅片
500预聚物供给管路
600预聚物
700 显影液
800 第一模板
810 凸起
900单晶硅片
910保护图形
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例的附图,对本发明实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于所描述的本发明的实施例,本领域普通技术人员所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
不管是外延片还是抛光片,都要在其表面上进行芯片的制作,因此单晶硅片上如果用于制作芯片的源极和漏极的位置存在污染物,会导致芯片失效。
本发明提供一种硅片处理方法及装置,能够提高单晶硅片制备的芯片的良率。
本发明实施例提供一种硅片处理方法,包括:
在抛光后的单晶硅片上形成保护图形,所述保护图形覆盖所述单晶硅片的预设位置,所述预设位置用以形成芯片的源极和漏极。
本实施例中,在单晶硅片上源极和漏极的制备位置处设置保护图形,保护图形能够保护源极和漏极的制备位置处不受污染,从而提高单晶硅片制备的芯片的良率。
硅片是从硅棒上切割下来的,硅片表面的多层晶格处于被破坏的状态,布满了不饱和的悬挂键,悬挂键的活性较高,十分容易吸附外界的杂质粒子,导致硅片表面被污染且性能变差。硅片上吸附的杂质粒子包括颗粒杂质、金属离子、有机化合物、H2O等,其中颗粒杂质会导致硅片的介电强度降低,金属离子会增大光伏电池P-N结的反向漏电流和降低少子的寿命,有机化合物会使硅片表面氧化层的质量劣化、H2O会加剧硅片表面的腐蚀。本实施例中,在单晶硅片上源极和漏极的制备位置处设置保护图形,保护图形采用疏水性材料制成,不易吸附外界的杂质粒子,能够避免单晶硅片上源极和漏极的制备位置处被污染。本实施例中,可以在对单晶硅片完成抛光后,在抛光后的单晶硅片上形成保护图形,在单晶硅片运输到晶圆厂,准备利用单晶硅片制作芯片时,可以利用酸液或碱液去除该保护图形,之后进行芯片的制备。
一些实施例中,在抛光后的单晶硅片上形成保护图形包括:
提供第一模板,所述第一模板包括基底和位于所述基底上的凸起;
在所述凸起的端部涂覆预聚物;
将所述第一模板与所述抛光后的单晶硅片结合,使得所述凸起与所述单晶硅片的预设位置相接触;
将所述第一模板和所述单晶硅片分离,所述凸起的端部涂覆的预聚物粘附在所述单晶硅片的预设位置,对所述单晶硅片上的预聚物进行固化,形成所述保护图形。
其中,对所述单晶硅片上的预聚物进行固化包括:
对所述单晶硅片进行加热,加热的时间为10min-60min,温度为40℃-70℃。
通过对单晶硅片进行加热,可以使得预聚物固化形成该保护图形,能够避免外界的杂质比如颗粒、金属离子等附着在源极和漏极的制备位置。
一些实施例中,所述预聚物可以采用聚二甲基硅氧烷,当然,预聚物并不局限于采用聚二甲基硅氧烷,还可以采用其他疏水性材料。
一些实施例中,所述方法还包括制作所述第一模板,制作所述第一模板包括:
提供一基底;
在所述基底上涂覆一层光刻胶;
透过掩膜版对所述光刻胶进行曝光,显影后在所述基底上形成光刻胶的图形,所述光刻胶的图形包括多个孔洞;
在形成有所述光刻胶的图形的基底上涂覆预聚物,使得预聚物填满所述孔洞;
对所述预聚物进行固化,形成所述凸起;
去除所述基底上的光刻胶。
一些实施例中,对所述预聚物进行固化,形成所述凸起包括:
对所述基底进行加热,加热的时间为10min-60min,加热温度为40℃-70℃。
一些实施例中,所述基底可以采用单晶硅片,当然,基底并不局限于采用单晶硅片,还可以采用石英基底、玻璃基底等。
一些实施例中,所述基底的形状和尺寸与所述单晶硅片的形状和尺寸均相同,这样在第一模板与单晶硅片进行结合时,能够方便地对第一模板和单晶硅片进行对位。在基底的形状和尺寸与所述单晶硅片的形状和尺寸均相同时,凸起在基底上位置与单晶硅片的预设位置相对应,即凸起和基底的相对位置关系与预设位置和单晶硅片的相对位置关系相同。这样在第一模板与单晶硅片结合时,凸起的数量为多个时,多个凸起与单晶硅片的多个预设位置一一对应,每一凸起都能与单晶硅片上对应的预设位置接触。
一些实施例中,在形成有所述光刻胶的图形的基底上涂覆预聚物,使得预聚物填满所述孔洞之后,所述方法还包括:
对涂覆有所述预聚物的基底进行抽真空处理。具体地,可以将涂覆有所述预聚物的基底放入真空腔室内,对真空腔室进行抽真空。通过抽真空能够去除涂覆预聚物时产生的气泡,能够保证后续形成的凸起的结构强度。
一些实施例中,所述保护图形的厚度为5-50nm,在保护图形的厚度为5-50nm时,能够有效地对单晶硅片的预设位置进行保护。
一具体示例中,以基底采用单晶硅片为例,结合附图对本发明的技术方案进行进一步介绍,本示例包括以下步骤:
如图1所示,提供一单晶硅片400,该单晶硅片400上涂覆有一层光刻胶,光刻胶的厚度可以根据需要进行设定,光刻胶的厚度决定了第一模板上凸起的高度;
通过紫外光源100和掩膜版200对单晶硅片400上的光刻胶进行曝光,其中,掩膜版200包括透光图形和不透光图形,透光图形用于形成单晶硅片400上的凸起,可以利用镜头300对掩膜版200的图形进行缩小或放大,使得掩膜版200的图形与单晶硅片400的尺寸相匹配;
对曝光后的光刻胶进行显影,形成光刻胶的图形,光刻胶的图形包括多个孔洞;
如图2所示,通过预聚物供给管路500在形成有光刻胶图形的单晶硅片400上涂覆预聚物600,直至全部孔洞被填满,然后进行抽真空作业,并对单晶硅片400加热至40℃-70℃,加热时间为10min-60min,使得预聚物固化形成凸起。其中,预聚物可以采用聚二甲基硅氧烷。
如图3所示,将形成有凸起的单晶硅片400浸泡在显影液700中,去除单晶硅片400上的光刻胶图形,得到如图4所示的第一模板800,第一模板800上形成有多个凸起810。
在第一模板800的凸起810上黏附一定量的预聚物,如图5所示,移动第一模板800,使其与单晶硅片900结合,第一模板800设置有凸起810的一面朝向单晶硅片900,第一模板800上的凸起810与单晶硅片900接触,使得凸起810上黏附的预聚物黏附在单晶硅片900的预设位置,并在40℃-70℃的条件下加热10min-60min,之后取下第一模板800,如图6所示,黏附在单晶硅片900的预设位置处的预聚物固化在单晶硅片900上预设位置处形成保护图形910,保护图形910能够保护源极和漏极的制备位置处不受污染,从而提高单晶硅片制备的芯片的良率。
本实施例中,在第一模板800所采用的单晶硅片400的尺寸和形状与单晶硅片900的尺寸和形状一致时,凸起810在单晶硅片400上的位置也就是单晶硅片900上用以形成芯片的源极和漏极的位置。
需要说明,本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于实施例而言,由于其基本相似于产品实施例,所以描述得比较简单,相关之处参见产品实施例的部分说明即可。
在上述实施方式的描述中,具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种硅片处理方法,其特征在于,包括:
在抛光后的单晶硅片上形成保护图形,所述保护图形覆盖所述单晶硅片的预设位置,所述预设位置用以形成芯片的源极和漏极,所述保护图形采用疏水性材料制成。
2.根据权利要求1所述的硅片处理方法,其特征在于,在抛光后的单晶硅片上形成保护图形包括:
提供第一模板,所述第一模板包括基底和位于所述基底上的凸起;
在所述凸起的端部涂覆预聚物;
将所述第一模板与所述抛光后的单晶硅片结合,使得所述凸起与所述单晶硅片的预设位置相接触;
将所述第一模板和所述单晶硅片分离,所述凸起的端部涂覆的预聚物粘附在所述单晶硅片的预设位置,对所述单晶硅片上的预聚物进行固化,形成所述保护图形。
3.根据权利要求2所述的硅片处理方法,其特征在于,对所述单晶硅片上的预聚物进行固化包括:
对所述单晶硅片进行加热,加热的时间为10min-60min,温度为40℃-70℃。
4.根据权利要求2所述的硅片处理方法,其特征在于,所述预聚物采用疏水性材料。
5.根据权利要求2所述的硅片处理方法,其特征在于,所述方法还包括制作所述第一模板,制作所述第一模板包括:
提供一基底;
在所述基底上涂覆一层光刻胶;
透过掩膜版对所述光刻胶进行曝光,显影后在所述基底上形成光刻胶的图形,所述光刻胶的图形包括多个孔洞;
在形成有所述光刻胶的图形的基底上涂覆预聚物,使得预聚物填满所述孔洞;
对所述预聚物进行固化,形成所述凸起;
去除所述基底上的光刻胶。
6.根据权利要求5所述的硅片处理方法,其特征在于,对所述预聚物进行固化,形成所述凸起包括:
对所述基底进行加热,加热的时间为10min-60min,加热温度为40℃-70℃。
7.根据权利要求5所述的硅片处理方法,其特征在于,所述基底采用单晶硅片、石英基底或玻璃基底。
8.根据权利要求5所述的硅片处理方法,其特征在于,所述基底的形状和尺寸与所述抛光后的单晶硅片的形状和尺寸均相同。
9.根据权利要求5所述的硅片处理方法,其特征在于,在形成有所述光刻胶的图形的基底上涂覆预聚物,使得预聚物填满所述孔洞之后,所述方法还包括:
对涂覆有所述预聚物的基底进行抽真空处理。
10.根据权利要求1所述的硅片处理方法,其特征在于,所述保护图形的厚度为5-50nm。
CN202211562097.6A 2022-12-07 2022-12-07 硅片处理方法及装置 Pending CN115719701A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211562097.6A CN115719701A (zh) 2022-12-07 2022-12-07 硅片处理方法及装置
TW112105136A TWI845160B (zh) 2022-12-07 2023-02-14 矽片處理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211562097.6A CN115719701A (zh) 2022-12-07 2022-12-07 硅片处理方法及装置

Publications (1)

Publication Number Publication Date
CN115719701A true CN115719701A (zh) 2023-02-28

Family

ID=85257464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211562097.6A Pending CN115719701A (zh) 2022-12-07 2022-12-07 硅片处理方法及装置

Country Status (2)

Country Link
CN (1) CN115719701A (zh)
TW (1) TWI845160B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200949930A (en) * 2008-02-07 2009-12-01 Ibm Method of manufacturing a thin silicon slice
CN202473944U (zh) * 2012-02-23 2012-10-03 常州天合光能有限公司 一种防止电池片过刻的硅片保护结构
CN105140109B (zh) * 2015-07-22 2018-03-06 上海华力微电子有限公司 一种同时形成一维和二维光刻胶图形的方法

Also Published As

Publication number Publication date
TW202326809A (zh) 2023-07-01
TWI845160B (zh) 2024-06-11

Similar Documents

Publication Publication Date Title
US8524574B2 (en) Method for manufacturing solid-state image pickup-device
JP2023073458A (ja) 半導体装置の製造方法
US9651869B2 (en) Film portion at wafer edge
US8558371B2 (en) Method for wafer level package and semiconductor device fabricated using the same
US20100009491A1 (en) Joined wafer, fabrication method thereof, and fabrication method of semiconductor devices
JP6090184B2 (ja) 半導体ウェーハの洗浄槽及び貼り合わせウェーハの製造方法
CN109817651A (zh) 图像传感器的形成方法、半导体结构
CN115719701A (zh) 硅片处理方法及装置
CN104867837A (zh) 一种用于高能离子注入的复合掩膜
CN111192833A (zh) 碳化硅晶圆片及其制造方法
CN115036204A (zh) 通过降低晶圆翘曲度提高bsi工艺稳定性的方法
CN110828556B (zh) 半导体元件及其制造方法
JP2005203679A (ja) 固体撮像素子の製造方法
JPS60247928A (ja) 半導体基板の洗浄方法
US8871608B2 (en) Method for fabricating backside-illuminated sensors
KR101167692B1 (ko) 웨이퍼 안착 장치 제조방법
WO2022001779A1 (zh) 绝缘体上半导体结构的制造方法
KR101385669B1 (ko) 실리콘 기판의 나노 및 마이크로 복합 구조체를 갖는 태양 전지의 제조 방법 및 이에 따른 태양 전지
KR101063110B1 (ko) 표면에 패턴이 형성된 사파이어 기판 제조방법
CN102005386A (zh) 减少侧墙隔离工艺中的微粒缺陷的方法
JP3584824B2 (ja) 高平坦度半導体ウェーハおよびその製造方法
KR20000061508A (ko) 트렌치 격리의 제조 방법
CN111987146A (zh) 一种用于制备半导体器件的晶圆及晶圆的背面减薄方法
CN113314409A (zh) 一种手机vbat端低压保护芯片制造工艺
TWI309860B (en) The monitor wafer that can be repeatedly used and method for forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 710000 room 1-3-029, No. 1888, Xifeng South Road, high tech Zone, Xi'an, Shaanxi Province

Applicant after: Xi'an Yisiwei Material Technology Co.,Ltd.

Address before: 710000 room 1-3-029, No. 1888, Xifeng South Road, high tech Zone, Xi'an, Shaanxi Province

Applicant before: Xi'an yisiwei Material Technology Co.,Ltd.

CB02 Change of applicant information