CN109817651A - 图像传感器的形成方法、半导体结构 - Google Patents
图像传感器的形成方法、半导体结构 Download PDFInfo
- Publication number
- CN109817651A CN109817651A CN201910112827.4A CN201910112827A CN109817651A CN 109817651 A CN109817651 A CN 109817651A CN 201910112827 A CN201910112827 A CN 201910112827A CN 109817651 A CN109817651 A CN 109817651A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- pixel
- pixel semiconductor
- doped region
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
一种图像传感器的形成方法、半导体结构，所述方法包括：提供像素半导体衬底，并在所述像素半导体衬底内形成光电二极管掺杂区，所述光电二极管掺杂区与所述像素半导体衬底的正面的距离小于预设距离；提供承载晶圆，将所述像素半导体衬底的正面与承载晶圆的正面进行第一次键合；在所述像素半导体衬底的背面形成像素金属互连层；提供逻辑晶圆，并在所述逻辑晶圆的正面形成逻辑金属互连层；将所述像素半导体衬底的背面与所述逻辑晶圆的正面进行第二次键合。本发明方案可以减轻对像素半导体衬底的损害，降低产生暗电流的可能性，降低成本和工艺复杂度。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种图像传感器的形成方法、半导体结构。
背景技术
图像传感器是摄像设备的核心部件，通过将光信号转换成电信号实现图像拍摄功能。以互补金属氧化物半导体图像传感器(CMOS Image Sensors，CIS)器件为例，由于其具有低功耗和高信噪比的优点，因此在各种领域内得到了广泛应用。
3维堆栈式(3D-Stack)CIS被开发出来，以支持对更高质量影像的需求。具体而言，3D-Stack CIS可以对逻辑晶圆以及像素晶圆分别进行制作，进而将所述逻辑晶圆的正面以及所述像素晶圆的正面键合，由于像素部分和逻辑电路部分相互独立，因此可针对高画质的需求对像素部分进行优化，针对高性能的需求对逻辑电路部分进行优化。
在具体实施中，需要先形成像素半导体衬底，并在所述像素半导体衬底内形成光电二极管掺杂区，然后在所述像素半导体衬底的正面形成像素金属互连层后，将所述像素半导体衬底的正面与所述逻辑晶圆进行键合，进而对所述像素半导体衬底的背面进行减薄，以暴露出所述光电二极管掺杂区。
需要指出的是，基于现有技术的研发趋势，像素半导体衬底的厚度持续增加，需要在更深的位置进行离子注入以形成光电二极管掺杂区，从而在对所述像素半导体衬底的背面进行减薄时，容易暴露出所述光电二极管掺杂区。
然而，在现有技术中，在更深的位置进行离子注入需要增加注入能量，导致容易对像素半导体衬底产生更多损害，例如产生暗电流(Dark Current)的问题，并且需要采用能够提供更多保护的光阻(Photo Resist，PR)类型并增加其厚度，导致成本增加和工艺复杂度增大。
发明内容
本发明解决的技术问题是提供一种图像传感器的形成方法、半导体结构，可以减轻对像素半导体衬底的损害，降低产生暗电流的可能性，降低成本和工艺复杂度。
为解决上述技术问题，本发明实施例提供一种图像传感器的形成方法，包括：提供像素半导体衬底，并在所述像素半导体衬底内形成光电二极管掺杂区，所述光电二极管掺杂区与所述像素半导体衬底的正面的距离小于预设距离；提供承载晶圆，将所述像素半导体衬底的正面与承载晶圆的正面进行第一次键合；在所述像素半导体衬底的背面形成像素金属互连层；提供逻辑晶圆，并在所述逻辑晶圆的正面形成逻辑金属互连层；将所述像素半导体衬底的背面与所述逻辑晶圆的正面进行第二次键合。
可选的，所述的图像传感器的形成方法还包括：对所述像素半导体衬底的正面进行减薄，以暴露出所述光电二极管掺杂区的表面。
可选的，对所述像素半导体衬底的正面进行减薄，以暴露出所述光电二极管掺杂区的表面包括：去除所述承载晶圆；对所述像素半导体衬底的正面进行研磨，以暴露出所述光电二极管掺杂区的表面。
可选的，所述光电二极管掺杂区的表面与所述像素半导体衬底的正面表面齐平。
可选的，将所述像素半导体衬底的正面与承载晶圆的正面进行第一次键合之前，所述的图像传感器的形成方法还包括：对所述像素半导体衬底进行氢离子注入，以在所述像素半导体衬底内形成含氢层，其中，所述含氢层与所述像素半导体衬底的正面表面的距离大于所述光电二极管掺杂区与所述像素半导体衬底的正面表面的距离，且所述含氢层将所述像素半导体衬底分割为包含所述光电二极管掺杂区的第一部分与不包含所述光电二极管掺杂区的第二部分；将所述像素半导体衬底的正面与承载晶圆的正面进行第一次键合之后，还包括：利用所述含氢层，对所述第二部分进行剥离。
可选的，利用所述含氢层，对所述第二部分进行剥离包括：对所述第一次键合后的像素半导体衬底与承载晶圆进行退火处理，以使所述含氢层内出现空腔或气泡，从而对所述第二部分进行剥离。
可选的，在所述像素半导体衬底的背面形成像素金属互连结构之前，所述的图像传感器的形成方法还包括：对所述像素半导体衬底的背面进行减薄。
可选的，在所述像素半导体衬底的背面形成像素金属互连结构之前，所述的图像传感器的形成方法还包括：在所述像素半导体衬底的背面形成介质保护层。
为解决上述技术问题，本发明实施例提供一种半导体结构，包括：像素半导体衬底，所述像素半导体衬底内具有光电二极管掺杂区，所述光电二极管掺杂区与所述像素半导体衬底的正面的距离小于预设距离；承载晶圆，所述像素半导体衬底的正面与所述承载晶圆的正面键合；逻辑晶圆，所述像素半导体衬底的背面与所述逻辑晶圆的正面键合；其中，所述像素半导体衬底的背面形成有像素金属互连层，所述逻辑晶圆的正面形成有逻辑金属互连层。
可选的，所述光电二极管掺杂区的表面与所述像素半导体衬底的正面表面齐平。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在本发明实施例中，提供像素半导体衬底，并在所述像素半导体衬底内形成光电二极管掺杂区，所述光电二极管掺杂区与所述像素半导体衬底的正面的距离小于预设距离；提供承载晶圆，将所述像素半导体衬底的正面与承载晶圆的正面进行第一次键合；在所述像素半导体衬底的背面形成像素金属互连层；提供逻辑晶圆，并在所述逻辑晶圆的正面形成逻辑金属互连层；将所述像素半导体衬底的背面与所述逻辑晶圆的正面进行第二次键合。采用上述方案，通过采用承载晶圆与像素半导体衬底的正面进行第一次键合，进而采用逻辑晶圆与像素半导体衬底的背面进行第二次键合，可以实现对所述像素半导体衬底的正面进行减薄，以暴露出所述光电二极管掺杂区。相比于现有技术中需要对所述像素半导体衬底的背面进行减薄，以暴露出所述光电二极管掺杂区，导致需要增加注入能量，容易对像素半导体衬底产生更多损害，例如产生暗电流的问题，并且成本增加和工艺复杂度增大，采用本发明实施例的方案，可以采用较低的注入能量，在像素半导体衬底正面内较浅的位置进行离子注入，从而减轻对像素半导体衬底的损害，降低产生暗电流的可能性，降低成本和工艺复杂度。
进一步，所述光电二极管掺杂区的表面与所述像素半导体衬底的正面表面齐平，采用本发明实施例的方案，仅需要采用非常小的注入能量，即可在像素半导体衬底的正面表面形成光电二极管掺杂区，有助于在更大程度上减轻对像素半导体衬底的损害，降低成本和工艺复杂度。
进一步，将所述像素半导体衬底的正面与承载晶圆的正面进行第一次键合之前，对所述像素半导体衬底进行氢离子注入，以在所述像素半导体衬底内形成含氢层，进而将所述像素半导体衬底的正面与承载晶圆的正面进行第一次键合之后，利用所述含氢层，对所述第二部分进行剥离，相比于对所述像素半导体衬底的背面进行减薄的方案，可以重复利用剥离的第二部分，从而节约生产成本。
附图说明
图1至图6是现有技术中一种图像传感器的形成方法中各步骤对应的器件剖面结构示意图；
图7是本发明实施例中一种图像传感器的形成方法的流程图；
图8至图17是本发明实施例中一种图像传感器的形成方法中各步骤对应的器件剖面结构示意图。
具体实施方式
在现有的3D-Stack CIS技术中，由于像素半导体衬底的厚度持续增加，需要在更深的位置进行离子注入以形成光电二极管掺杂区，从而在对所述像素半导体衬底的背面进行减薄时，容易暴露出所述光电二极管掺杂区。
图1至图6是现有技术中一种图像传感器的形成方法中各步骤对应的器件剖面结构示意图。
参照图1，提供像素半导体衬底100，并在所述像素半导体衬底100的表面形成保护层101。
其中，所述保护层101的材料可以为介质材料，所述保护层101可以在后续工艺中对像素半导体衬底100进行保护。
参照图2，在所述保护层101的表面形成图案化的第一掩膜层161，并以所述第一掩膜层161为掩膜，对所述半导体衬底100进行离子注入，以形成光电二极管掺杂区102。
需要指出的是，由于在后续工艺中，需要对所述像素半导体衬底100的背面进行减薄，以自所述像素半导体衬底100的背面暴露出所述光电二极管掺杂区102，因此对所述半导体衬底100进行离子注入的注入深度需要尽可能深，以降低后续对所述像素半导体衬底100的背面进行减薄的工作量。
作为一个非限制性的例子，所述光电二极管掺杂区102的最大深度可以为3μm至5μm。所述光电二极管掺杂区102与所述像素半导体衬底100的正面的距离需要大于预设距离，例如大于2μm。
参照图3，在所述像素半导体衬底100的正面形成像素金属互连层105。
其中，所述像素金属互连层105可以包括像素金属层间介质层以及位于所述像素金属层间介质层内的像素金属互连结构。
进一步地，所述像素金属互连结构可以包括多层金属层，所述多层金属层之间可以通过通孔连接且通过所述像素金属层间介质层分隔。
参照图4，提供逻辑晶圆110，并在所述逻辑晶圆110的正面形成保护层111以及逻辑金属互连层115。
其中，所述逻辑金属互连层115可以包括逻辑金属层间介质层以及位于所述逻辑金属层间介质层内的逻辑金属互连结构。
在具体实施中，有关保护层111以及逻辑金属互连层115的更多详细内容请参照图1至图3中的保护层101以及像素金属互连层105的描述进行执行，此处不再赘述。
参照图5，将所述像素半导体衬底100的正面与所述逻辑晶圆110的正面进行键合。
在具体实施中，通过将所述像素半导体衬底100与所述逻辑晶圆110进行键合，可以实现像素电路与逻辑电路之间的电连接。
参照图6，对所述像素半导体衬底100的背面进行减薄，以暴露出所述光电二极管掺杂区102的表面。
进一步地，在所述像素半导体衬底100的背面形成CIS的后续工艺，例如网格状的格栅(Grid)，在所述格栅之间的网格内形成滤色镜(Color Filter)，进而在所述滤色镜与格栅的表面形成透镜结构(Micro-lens)等。
本发明的发明人经过研究发现，在现有技术中，在更深的位置进行离子注入需要增加注入能量，而注入能量越高，越容易对像素半导体衬底100产生更多损害，例如产生暗电流的问题，并且随着注入能量增加，暗电流的值也越大；进一步地，注入能量提高，需要光阻提供更高的保护，例如需要更换光阻类型以在相同厚度下提供更多保护，或者采用当前的光阻类型并增加其厚度，无论哪种操作都将导致成本增加和工艺复杂度增大。
在本发明实施例中，提供像素半导体衬底，并在所述像素半导体衬底内形成光电二极管掺杂区，所述光电二极管掺杂区与所述像素半导体衬底的正面的距离小于预设距离；提供承载晶圆，将所述像素半导体衬底的正面与承载晶圆的正面进行第一次键合；在所述像素半导体衬底的背面形成像素金属互连层；提供逻辑晶圆，并在所述逻辑晶圆的正面形成逻辑金属互连层；将所述像素半导体衬底的背面与所述逻辑晶圆的正面进行第二次键合。采用上述方案，通过采用承载晶圆与像素半导体衬底的正面进行第一次键合，进而采用逻辑晶圆与像素半导体衬底的背面进行第二次键合，可以实现对所述像素半导体衬底的正面进行减薄，以暴露出所述光电二极管掺杂区。相比于现有技术中需要对所述像素半导体衬底的背面进行减薄，以暴露出所述光电二极管掺杂区，导致需要增加注入能量，容易对像素半导体衬底产生更多损害，例如产生暗电流的问题，并且成本增加和工艺复杂度增大，采用本发明实施例的方案，可以采用较低的注入能量，在像素半导体衬底正面内较浅的位置进行离子注入，从而减轻对像素半导体衬底的损害，降低产生暗电流的可能性，降低成本和工艺复杂度。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参照图7，图7是本发明实施例中一种图像传感器的形成方法的流程图。所述形成方法可以包括步骤S21至步骤S25：
步骤S21：提供像素半导体衬底，并在所述像素半导体衬底内形成光电二极管掺杂区，所述光电二极管掺杂区与所述像素半导体衬底的正面的距离小于预设距离；
步骤S22：提供承载晶圆，将所述像素半导体衬底的正面与承载晶圆的正面进行第一次键合；
步骤S23：在所述像素半导体衬底的背面形成像素金属互连层；
步骤S24：提供逻辑晶圆，并在所述逻辑晶圆的正面形成逻辑金属互连层；
步骤S25：将所述像素半导体衬底的背面与所述逻辑晶圆的正面进行第二次键合。
下面结合图8至图17对上述各个步骤进行说明。
图8至图17是本发明实施例中一种图像传感器的形成方法中各步骤对应的器件剖面结构示意图。
参照图8，提供像素半导体衬底200，并在所述像素半导体衬底200的表面形成保护层201，对所述像素半导体衬底200进行氢离子注入，以在所述像素半导体衬底内形成含氢层206。
其中，且所述含氢层206将所述像素半导体衬底200分割为包含光电二极管掺杂区的第一部分与不包含所述光电二极管掺杂区的第二部分。
在具体实施中，所述半导体衬底200可以为硅衬底，或者所述半导体衬底200的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等适当的应用于图像传感器的材料，所述半导体衬底200还可以为绝缘体表面的硅衬底或者绝缘体表面的锗衬底，或者是生长有外延层(Epitaxy layer，Epi layer)的衬底。优选地，所述半导体衬底200可以为轻掺杂的半导体衬底，且掺杂类型与漏区相反。具体地，可以通过向所述半导体衬底200进行离子注入，实现深阱掺杂(Deep Well Implant)。
其中，所述保护层201的材料可以为介质材料，例如可以选自氮化硅层与氧化硅层的叠层、氮化硅层以及氧化硅层。进一步地，所述保护层201可以在后续工艺中对像素半导体衬底200进行保护。
在本发明实施例的一种具体实施方式中，作为一个非限制性的例子，对所述像素半导体衬底200进行氢离子注入，以在所述像素半导体衬底内形成含氢层206的工艺参数可以选自以下一项或多项：
注入剂量为1×1016cm2至1×1017cm2，例如可以优选为5×1016cm2；
注入能量为160KeV至220KeV，例如可以优选为190KeV。
参照图9，在所述保护层201的表面形成图案化的第一掩膜层261，并以所述第一掩膜层261为掩膜，对所述半导体衬底200进行离子注入，以形成光电二极管掺杂区202。
其中，所述光电二极管掺杂区与所述像素半导体衬底的正面的距离小于预设距离。
需要指出的是，由于在后续工艺中，是对所述像素半导体衬底200的正面进行减薄，并在所述像素半导体衬底200的正面暴露出所述光电二极管掺杂区202即可，因此对所述半导体衬底200进行离子注入的注入深度不需要过深，过深反而会增加后续对所述像素半导体衬底200的正面进行减薄的工作量。
作为一个非限制性的例子，所述光电二极管掺杂区202的最大深度可以为0.1μm至2μm。所述光电二极管掺杂区202与所述像素半导体衬底200的正面的距离需要小于预设距离，例如小于2μm。
在本发明实施例中，通过对所述像素半导体衬底200的正面进行减薄，以暴露出所述光电二极管掺杂区202。相比于现有技术中需要对所述像素半导体衬底的背面进行减薄，以暴露出所述光电二极管掺杂区，导致需要增加注入能量，容易对像素半导体衬底产生更多损害，例如产生暗电流的问题，并且成本增加和工艺复杂度增大，采用本发明实施例的方案，可以采用较低的注入能量，在像素半导体衬底200正面内较浅的位置进行离子注入，从而减轻对像素半导体衬底200的损害，降低产生暗电流的可能性，降低成本和工艺复杂度。
其中，所述含氢层206与所述像素半导体衬底200的正面表面的距离大于所述光电二极管掺杂区202与所述像素半导体衬底200的正面表面的距离。
在本发明实施例中，通过设置所述含氢层206与所述像素半导体衬底200的正面表面的距离大于所述光电二极管掺杂区202与所述像素半导体衬底200的正面表面的距离，可以在后续工艺中，利用所述含氢层206，对所述像素半导体衬底200的一部分进行剥离后，使光电二极管掺杂区202保留在含有所述像素半导体衬底200的正面的那一部分内。
优选地，所述光电二极管掺杂区202的表面可以与所述像素半导体衬底200的正面表面齐平。
在本发明实施例中，所述光电二极管掺杂区202的表面与所述像素半导体衬底200的正面表面齐平，采用本发明实施例的方案，仅需要采用非常小的注入能量，即可在像素半导体衬底200的正面表面形成光电二极管掺杂区202，有助于在更大程度上减轻对像素半导体衬底200的损害，且在后续露出光电二极管掺杂区202的步骤中可以降低成本和工艺复杂度。
参照图10，提供承载晶圆300。其中，所述承载晶圆300可以包括保护层301，且所述保护层301位于所述承载晶圆300的正面。
其中，所述保护层301的材料可以为介质材料，例如可以选自氮化硅层与氧化硅层的叠层、氮化硅层以及氧化硅层。进一步地，所述保护层301可以在后续工艺中对所述承载晶圆300进行保护。
在本发明实施例中，通过设置承载晶圆300与所述像素半导体衬底200进行第一次键合，可以在后续对所述像素半导体衬底200进行减薄或利用含氢层去除像素半导体衬底200的一部分之后，避免由于像素半导体衬底200过薄而容易发生开裂问题，
参照图11，将所述像素半导体衬底200的正面与承载晶圆300的正面进行第一次键合。
需要指出的是，在第一次键合之后，由于所述光电二极管掺杂区202与所述像素半导体衬底200的正面的距离小于预设距离，因此所述光电二极管掺杂区202与所述承载晶圆300的距离也非常近，有助于后续通过对像素半导体衬底200的正面进行减薄而暴露出所述光电二极管掺杂区202。
进一步地，对所述像素半导体衬底200的背面进行减薄，以降低像素半导体衬底200的厚度。
在一种具体实施方式中，可以采用平坦化工艺，又称为化学机械抛光(ChemicalMechanical Polishing，CMP)工艺所述像素半导体衬底200进行减薄。
在另一种具体实施方式中，还可以利用含氢层去除像素半导体衬底200的一部分，以实现对像素半导体衬底200进行减薄。
参照图12，利用所述含氢层206，对像素半导体衬底200中不包含所述光电二极管掺杂区202的第二部分进行剥离。
进一步地，利用所述含氢层206，对所述第二部分进行剥离的步骤可以包括：对所述第一次键合后的像素半导体衬底200与承载晶圆300进行退火处理，以使所述含氢层206内出现空腔或气泡，从而对所述第二部分进行剥离。
在本发明实施例的一种具体实施方式中，所述退火处理的工艺温度可以为250℃至350℃，优选为300℃。具体而言，注入的氢离子在300℃左右时可以开始形成微空腔层或出现微气泡层，进而自所述微空腔层或微气泡层的位置发生剥离。
在本发明实施例中，将所述像素半导体衬底200的正面与承载晶圆300的正面进行第一次键合之前，对所述像素半导体衬底200进行氢离子注入，以在所述像素半导体衬底200内形成含氢层206，进而将所述像素半导体衬底200的正面与承载晶圆300的正面进行第一次键合之后，利用所述含氢层206，对所述第二部分进行剥离，相比于对所述像素半导体衬底200的背面进行减薄的方案，可以重复利用剥离的第二部分，从而节约生产成本。
参照图13，对所述像素半导体衬底200的背面进行减薄。
具体地，可以采用平坦化工艺，对所述像素半导体衬底200的背面进行减薄。
需要指出的是，可以在对所述像素半导体衬底200的背面进行减薄的同时去除剩余的含氢层206，以避免所述含氢层206对后续工艺的影响。
参照图14，在所述像素半导体衬底200的背面形成介质保护层211以及像素金属互连层205。
其中，所述介质保护层211可以为氮化硅层与氧化硅层的叠层，还可以为氮化硅层或氧化硅层。
其中，所述像素金属互连层205可以包括像素金属层间介质层以及位于所述像素金属层间介质层内的像素金属互连结构。
进一步地，所述像素金属互连结构可以包括多层金属层，所述多层金属层之间可以通过通孔连接且通过所述像素金属层间介质层分隔。
参照图15，提供逻辑晶圆400，并在所述逻辑晶圆400的正面形成保护层401以及逻辑金属互连层405。
其中，所述逻辑金属互连层405可以包括逻辑金属层间介质层以及位于所述逻辑金属层间介质层内的逻辑金属互连结构。
在具体实施中，有关保护层401以及逻辑金属互连层405的更多详细内容请参照图8至图14中的保护层201以及像素金属互连层205的描述进行执行，此处不再赘述。
参照图16，将所述像素半导体衬底200的背面与所述逻辑晶圆400的正面进行第二次键合。
在具体实施中，通过将所述像素半导体衬底200与所述逻辑晶圆400进行键合，可以实现像素电路与逻辑电路之间的电连接。
参照图17，去除承载晶圆300，对所述像素半导体衬底200的正面进行研磨，以暴露出所述光电二极管掺杂区202的表面。
在具体实施中，可以采用平坦化工艺对所述像素半导体衬底200的正面进行研磨。
进一步地，可以在所述像素半导体衬底200的背面形成CIS的后续工艺，例如网格状的格栅，在所述格栅之间的网格内形成滤色镜，进而在所述滤色镜与格栅的表面形成透镜结构等。
在本发明实施例中，通过采用承载晶圆300(参照图16)与像素半导体衬底200的正面进行第一次键合，进而采用逻辑晶圆400与像素半导体衬底200的背面进行第二次键合，可以实现对所述像素半导体衬底200的正面进行减薄，以暴露出所述光电二极管掺杂区202。相比于现有技术中需要对所述像素半导体衬底的背面进行减薄，以暴露出所述光电二极管掺杂区，导致需要增加注入能量，容易对像素半导体衬底产生更多损害，例如产生暗电流的问题，并且成本增加和工艺复杂度增大，采用本发明实施例的方案，可以采用较低的注入能量，在像素半导体衬底200正面内较浅的位置进行离子注入，从而减轻对像素半导体衬底200的损害，降低产生暗电流的可能性，降低成本和工艺复杂度。
在本发明实施例中，还提供了一种半导体结构，如图16所示，可以包括：像素半导体衬底200，所述像素半导体衬底200内具有光电二极管掺杂区202，所述光电二极管掺杂区202与所述像素半导体衬底200的正面的距离小于预设距离；承载晶圆300，所述像素半导体衬底200的正面与所述承载晶圆300的正面键合；逻辑晶圆400，所述像素半导体衬底200的背面与所述逻辑晶圆400的正面键合；其中，所述像素半导体衬底200的背面形成有像素金属互连层205，所述逻辑晶圆400的正面形成有逻辑金属互连层405。
进一步地，所述光电二极管掺杂区202的表面与所述像素半导体衬底200的正面表面齐平。
关于该半导体结构的原理、具体实现和有益效果请参照前文及图7至图17示出的关于图像传感器的形成方法的相关描述，此处不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种图像传感器的形成方法，其特征在于，包括：
提供像素半导体衬底，并在所述像素半导体衬底内形成光电二极管掺杂区，所述光电二极管掺杂区与所述像素半导体衬底的正面的距离小于预设距离；
提供承载晶圆，将所述像素半导体衬底的正面与承载晶圆的正面进行第一次键合；
在所述像素半导体衬底的背面形成像素金属互连层；
提供逻辑晶圆，并在所述逻辑晶圆的正面形成逻辑金属互连层；
将所述像素半导体衬底的背面与所述逻辑晶圆的正面进行第二次键合。
2.根据权利要求1所述的图像传感器的形成方法，其特征在于，还包括：
对所述像素半导体衬底的正面进行减薄，以暴露出所述光电二极管掺杂区的表面。
3.根据权利要求2所述的图像传感器的形成方法，其特征在于，对所述像素半导体衬底的正面进行减薄，以暴露出所述光电二极管掺杂区的表面包括：去除所述承载晶圆；
对所述像素半导体衬底的正面进行研磨，以暴露出所述光电二极管掺杂区的表面。
4.根据权利要求1所述的图像传感器的形成方法，其特征在于，所述光电二极管掺杂区的表面与所述像素半导体衬底的正面表面齐平。
5.根据权利要求1所述的图像传感器的形成方法，其特征在于，
将所述像素半导体衬底的正面与承载晶圆的正面进行第一次键合之前，还包括：
对所述像素半导体衬底进行氢离子注入，以在所述像素半导体衬底内形成含氢层，其中，所述含氢层与所述像素半导体衬底的正面表面的距离大于所述光电二极管掺杂区与所述像素半导体衬底的正面表面的距离，且所述含氢层将所述像素半导体衬底分割为包含所述光电二极管掺杂区的第一部分与不包含所述光电二极管掺杂区的第二部分；
将所述像素半导体衬底的正面与承载晶圆的正面进行第一次键合之后，还包括：
利用所述含氢层，对所述第二部分进行剥离。
6.根据权利要求5所述的图像传感器的形成方法，其特征在于，利用所述含氢层，对所述第二部分进行剥离包括：
对所述第一次键合后的像素半导体衬底与承载晶圆进行退火处理，以使所述含氢层内出现空腔或气泡，从而对所述第二部分进行剥离。
7.根据权利要求1所述的图像传感器的形成方法，其特征在于，在所述像素半导体衬底的背面形成像素金属互连结构之前，还包括：
对所述像素半导体衬底的背面进行减薄。
8.根据权利要求1所述的图像传感器的形成方法，其特征在于，在所述像素半导体衬底的背面形成像素金属互连结构之前，还包括：
在所述像素半导体衬底的背面形成介质保护层。
9.一种半导体结构，其特征在于，包括：
像素半导体衬底，所述像素半导体衬底内具有光电二极管掺杂区，所述光电二极管掺杂区与所述像素半导体衬底的正面的距离小于预设距离；
承载晶圆，所述像素半导体衬底的正面与所述承载晶圆的正面键合；
逻辑晶圆，所述像素半导体衬底的背面与所述逻辑晶圆的正面键合；
其中，所述像素半导体衬底的背面形成有像素金属互连层，所述逻辑晶圆的正面形成有逻辑金属互连层。
10.根据权利要求9所述的半导体结构，其特征在于，所述光电二极管掺杂区的表面与所述像素半导体衬底的正面表面齐平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910112827.4A CN109817651A (zh) | 2019-02-13 | 2019-02-13 | 图像传感器的形成方法、半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910112827.4A CN109817651A (zh) | 2019-02-13 | 2019-02-13 | 图像传感器的形成方法、半导体结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109817651A true CN109817651A (zh) | 2019-05-28 |
Family
ID=66606527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910112827.4A Pending CN109817651A (zh) | 2019-02-13 | 2019-02-13 | 图像传感器的形成方法、半导体结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109817651A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110223995A (zh) * | 2019-06-14 | 2019-09-10 | 芯盟科技有限公司 | 一种图像传感器的形成方法、图像传感器及电子设备 |
| CN110233159A (zh) * | 2019-07-05 | 2019-09-13 | 德淮半导体有限公司 | 堆叠图像传感器及其制备方法 |
| CN110335878A (zh) * | 2019-06-12 | 2019-10-15 | 芯盟科技有限公司 | 一种图像传感器的制备方法、图像传感器及电子设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101771058A (zh) * | 2008-12-29 | 2010-07-07 | 东部高科股份有限公司 | 背面照明图像传感器及其制造方法 |
| CN104576662A (zh) * | 2013-10-23 | 2015-04-29 | 豪威科技(上海)有限公司 | 一种高量子转换效率的堆叠式cmos传感器及其制备方法 |
| CN107240593A (zh) * | 2017-05-19 | 2017-10-10 | 上海集成电路研发中心有限公司 | 一种堆叠式全局曝光像素单元结构及其形成方法 |
-
2019
- 2019-02-13 CN CN201910112827.4A patent/CN109817651A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101771058A (zh) * | 2008-12-29 | 2010-07-07 | 东部高科股份有限公司 | 背面照明图像传感器及其制造方法 |
| CN104576662A (zh) * | 2013-10-23 | 2015-04-29 | 豪威科技(上海)有限公司 | 一种高量子转换效率的堆叠式cmos传感器及其制备方法 |
| CN107240593A (zh) * | 2017-05-19 | 2017-10-10 | 上海集成电路研发中心有限公司 | 一种堆叠式全局曝光像素单元结构及其形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110335878A (zh) * | 2019-06-12 | 2019-10-15 | 芯盟科技有限公司 | 一种图像传感器的制备方法、图像传感器及电子设备 |
| CN110223995A (zh) * | 2019-06-14 | 2019-09-10 | 芯盟科技有限公司 | 一种图像传感器的形成方法、图像传感器及电子设备 |
| CN110233159A (zh) * | 2019-07-05 | 2019-09-13 | 德淮半导体有限公司 | 堆叠图像传感器及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200388647A1 (en) | Absorption enhancement structure for image sensor | |
| JP5623068B2 (ja) | 固体撮像装置の製造方法 | |
| CN100466279C (zh) | Cmos图像传感器及其制造方法 | |
| US7622342B2 (en) | Method of fabricating back-illuminated imaging sensors | |
| US8916916B2 (en) | Imaging device, method of manufacturing the same, and electronic apparatus | |
| CN109817651A (zh) | 图像传感器的形成方法、半导体结构 | |
| US8440540B2 (en) | Method for doping a selected portion of a device | |
| JP5356872B2 (ja) | 個体撮像装置の製造方法 | |
| CN115831988B (zh) | 用于图像传感器的深沟槽隔离结构 | |
| KR102010703B1 (ko) | 고 유전 상수 유전체 층 형성 방법, 이미지 센서 디바이스 및 그 제조 방법 | |
| KR100997315B1 (ko) | 이미지 센서의 제조 방법 | |
| CN110190080A (zh) | 图像传感器及其形成方法 | |
| CN104157661B (zh) | 一种cmos图像传感器的制造方法 | |
| CN109524429A (zh) | 图像传感器及其形成方法 | |
| JP2006134915A (ja) | 半導体基板、固体撮像装置および固体撮像装置の製造方法 | |
| CN109065565B (zh) | 图像传感器及其形成方法 | |
| CN108281442B (zh) | 图像传感器及其形成方法 | |
| CN110034146A (zh) | 图像传感器及其形成方法 | |
| KR100741875B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR100769143B1 (ko) | 이미지 센서의 제조 방법 | |
| US20080124830A1 (en) | Method of manufacturing image sensor | |
| CN116013940B (zh) | 形成图像传感器装置的方法及半导体器件 | |
| CN109860215B (zh) | 图像传感器及其形成方法 | |
| KR100915766B1 (ko) | 반도체 소자의 제조 방법 및 그 구조 | |
| CN110444552A (zh) | 图像传感器及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190528 |