CN115707299A - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN115707299A
CN115707299A CN202210960605.XA CN202210960605A CN115707299A CN 115707299 A CN115707299 A CN 115707299A CN 202210960605 A CN202210960605 A CN 202210960605A CN 115707299 A CN115707299 A CN 115707299A
Authority
CN
China
Prior art keywords
layer
region
signal line
disposed
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210960605.XA
Other languages
English (en)
Inventor
朴光雨
安民庭
崔誉灿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115707299A publication Critical patent/CN115707299A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示面板包括：基体层，包括边界区域和像素区域；发光元件，设置在基体层上；第一屏蔽电极，设置在基体层上；第一信号线，设置在基体层上，并且与第一屏蔽电极设置在相同的层上；第一晶体管，设置在第一屏蔽电极上，并且包括第一输入区域、第一输出区域、第一沟道区域和第一栅极；第二晶体管，包括第二输入区域、第二输出区域、第二沟道区域和第二栅极；多个绝缘层，设置在基体层上，并且具有与边界区域对应的开口；有机层，设置在开口中；第一连接电极，设置在最上面的绝缘层上，通过第一接触孔连接到第一信号线，并且通过第二接触孔连接到第二输出区域；以及第二信号线，与第一信号线设置在不同的层上。

Description

显示面板
技术领域
本公开在此涉及一种显示面板，并且更具体地，涉及一种柔性显示面板。
背景技术
已经开发了诸如智能电话、平板个人计算机(PC)、膝上型计算机、车辆导航单元和智能电视机的电子装置。这样的电子装置配备有显示装置，以提供信息。
已经开发了各种类型的显示装置，以满足用户的用户体验(UX)/用户界面(UI)。在多种显示装置之中，已经积极地开发了柔性显示装置。
发明内容
本公开提供了一种具有增强的耐冲击性的显示面板。
本公开还提供了一种电子装置，该电子装置具有改善的由电子模块获得或接收的信号的质量。
本发明构思的实施例提供了一种显示面板，所述显示面板包括：基体层，包括边界区域和像素区域；发光元件，设置在所述基体层上；第一屏蔽电极，设置在所述基体层上；第一信号线，设置在所述基体层上，并且与所述第一屏蔽电极设置在相同的层上；第一晶体管，包括第一输入区域、第一输出区域、第一沟道区域和第一栅极，并且设置在所述第一屏蔽电极上；第二晶体管，包括第二输入区域、第二输出区域、第二沟道区域和第二栅极；多个绝缘层，具有与所述边界区域对应的开口，并且设置在所述基体层上；有机层，设置在所述开口中；第一连接电极，设置在所述多个绝缘层之中的最上面的绝缘层上，通过穿过所述有机层的第一接触孔连接到所述第一信号线，并且通过穿过所述多个绝缘层之中的对应的绝缘层的第二接触孔连接到所述第二输出区域；以及第二信号线，与所述第一信号线设置在不同的层上。
在实施例中，所述第二输入区域可以电连接到所述第一栅极。
在实施例中，所述第一信号线可以接收偏置电压。
在实施例中，所述第二信号线可以接收脉冲信号，并且所述第二信号线的线电阻可以小于所述第一信号线的线电阻。
在实施例中，所述第二信号线的线电阻可以小于所述第一信号线的线电阻，并且所述第一信号线的线宽度可以大于所述第二信号线的线宽度。
在实施例中，所述显示面板还可以包括设置在所述第一晶体管上的第二屏蔽电极，其中，所述第一屏蔽电极和所述第二屏蔽电极可以设置在彼此不同的层上。
在实施例中，所述第一沟道区域可以包括多晶硅半导体，并且所述第二沟道区域可以包括氧化物半导体。
在实施例中，所述第二信号线可以电连接到所述第二栅极。
在实施例中，所述显示面板还可以包括第三晶体管，所述第三晶体管包括第三输入区域、第三输出区域、第三沟道区域和第三栅极，其中，所述第二信号线可以电连接到所述第三栅极。
在实施例中，所述第三沟道区域和所述第一沟道区域可以设置在同一层上，并且可以具有一体的形状。
在实施例中，所述显示面板还可以包括：第三信号线，设置在所述基体层上，并且与所述第一屏蔽电极设置在相同的层上；第三晶体管，包括第三输入区域、第三输出区域、第三沟道区域和第三栅极，并且电连接到所述发光元件的阳极；以及第二连接电极，设置在所述最上面的绝缘层上，通过穿过所述有机层的第三接触孔连接到所述第三信号线，并且通过穿过所述多个绝缘层之中的对应的绝缘层的第四接触孔连接到所述第三输出区域。
在实施例中，所述第三沟道区域和所述第一沟道区域可以设置在同一层上，并且所述第三沟道区域和所述第二沟道区域可以设置在彼此不同的层上。
在实施例中，所述显示面板还可以包括：第三晶体管，包括第三输入区域、第三输出区域、第三沟道区域和第三栅极；以及第三信号线，设置在所述最上面的绝缘层上，其中，所述第三信号线电连接到所述第三输出区域。
在实施例中，所述第二信号线的一部分可以与所述有机层的上表面接触。
在实施例中，所述边界区域可以包括在第一方向上延伸的第一区域和沿着与所述第一方向交叉的第二方向从所述第一区域延伸的第二区域。
在本发明构思的实施例中，一种显示面板可以包括：基体层，包括边界区域和像素区域；屏蔽电极，设置在所述基体层上；第一信号线，设置在所述基体层上，并且与所述屏蔽电极设置在相同的层上；第一晶体管，包括第一输入区域、第一输出区域、与所述屏蔽电极重叠的第一沟道区域、以及第一栅极，所述第一晶体管设置在所述屏蔽电极上；第二晶体管，包括第二输入区域、第二输出区域、第二沟道区域和第二栅极；多个无机绝缘层，包括与所述边界区域对应的开口，并且设置在所述基体层上；有机图案，设置在所述开口中；连接电极，设置在所述多个无机绝缘层之中的最上面的无机绝缘层上，并且将所述第一信号线和所述第二输出区域电连接；以及第二信号线，至少部分地与所述第一栅极、所述第二栅极或所述连接电极设置在相同的层上。
在实施例中，所述显示面板还可以包括上电极，所述上电极设置在所述第一栅极上，与所述第一栅极重叠，并且与所述第一栅极一起限定电容器。
在实施例中，所述第二栅极可以与所述第一栅极、所述上电极和所述连接电极设置在不同的层上。
在实施例中，所述显示面板还可以包括第三信号线，所述第三信号线与所述第一信号线和所述第二信号线设置在不同的层上，其中：所述第二栅极可以与所述第一栅极、所述上电极和所述连接电极设置在不同的层上；所述第二信号线可以与所述连接电极设置在相同的层上；并且所述第三信号线可以与所述第一栅极、所述上电极和所述第二栅极之中的任一者设置在相同的层上。
在实施例中，所述显示面板还可以包括上电极，所述上电极设置在所述第一栅极上，与所述第一栅极重叠，并且与所述第一栅极一起限定电容器。
在实施例中，所述第二栅极可以与所述第一栅极、所述上电极和所述连接电极设置在不同的层上。
在实施例中，所述显示面板还可以包括第三信号线，所述第三信号线与所述第一信号线和所述第二信号线设置在不同的层上，其中：所述第二栅极可以与所述第一栅极、所述上电极和所述连接电极设置在不同的层上；所述第二信号线可以与所述连接电极设置在相同的层上；并且所述第三信号线可以与所述第一栅极、所述上电极和所述第二栅极之中的任一者设置在相同的层上。
在实施例中，所述第一信号线和所述屏蔽电极中的每一者可以包括钼层，所述第二信号线可以包括铝层，并且所述第一信号线可以接收偏置电压，且所述第二信号线可以接收脉冲信号。
附图说明
附图被包括以提供对本发明构思的进一步理解，并且被包含在本说明书中且构成本说明书的一部分。附图示出了本发明构思的实施例，并且与描述一起用于解释本发明构思的原理。在附图中：
图1是根据本发明构思的实施例的显示面板的平面图；
图2是根据本发明构思的实施例的显示面板的剖视图；
图3A是根据本发明构思的实施例的显示装置的框图；
图3B是根据本发明构思的实施例的像素的等效电路图；
图3C是根据本发明构思的实施例的用于驱动像素的驱动信号的波形图；
图4是根据本发明构思的实施例的显示面板的放大平面图；
图5是根据本发明构思的实施例的显示面板的剖视图；
图6是根据本发明构思的实施例的像素区域的平面图；
图7A、图7B、图7C、图7D、图7E、图7F、图7G和图7H是以堆叠的顺序示出布置在像素区域中的图案的平面图；
图8A是与图6中的I-I'对应的剖视图；
图8B是与图6中的II-II'对应的剖视图；
图9A和图9B是根据本发明构思的实施例的像素区域的第五导电层的平面图；并且
图10A和图10B是根据本发明构思的实施例的显示面板的放大平面图。
具体实施方式
在本说明书中，当元件(或区域、层、部分等)被称为“在”另一元件“上”、“连接到”另一元件或“耦接到”另一元件时，这意味着所述元件可以直接在所述另一元件上/直接连接到所述另一元件/直接耦接到所述另一元件，或者第三元件可以设置在所述元件与所述另一元件之间。
同样的附图标记或符号表示同样的元件。此外，在附图中，为了技术内容的有效描述，夸大了元件的厚度、比率和尺寸。术语“和/或”包括可以限定一个或多个其关联配置的全部组合。
将理解的是，尽管在此可以使用术语“第一”、“第二”等来描述各种元件，但这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本发明构思的示例实施例的范围的情况下，第一元件可以被称为第二元件，并且相似地，第二元件元件可以被称为第一元件。除非上下文另外清楚地指示，否则单数形式的术语可以包括复数形式。
此外，诸如“在……下方”、“下”、“在……上方”和“上”的术语用于描述附图中示出的元件之间的关系。该术语是相对概念，并且基于附图中指示的方向进行描述。
应理解的是，术语“包括(包含)”或“具有(具备)”意图说明在本公开中存在所陈述的特征、整体、工艺、操作、元件、组件或它们的组合，但不排除存在或添加一个或多个其他特征、整体、工艺、操作、元件、组件或它们的组合。
除非另外定义，否者在此使用的所有的术语(包括技术术语和科学术语)具有与本发明构思所属的领域的普通技术人员所通常理解的意思相同的意思。还将理解的是，在通用词典中定义的术语应被解释为具有与在相关领域的上下文中的意思一致的意思，并且在此被明确地定义，除非它们以理想的或过于形式化的含义进行解释。
在下文中，将参考附图描述本发明构思的实施例。
图1是根据本发明构思的实施例的显示面板100的平面图。图2是根据本发明构思的实施例的显示面板100的剖视图。
参照图1，显示面板100可以包括显示区域100-A和非显示区域100-NA。非显示区域100-NA可以与显示区域100-A相邻并且围绕显示区域100-A的至少一部分。像素PX设置在显示区域100-A中，并且像素PX不设置在非显示区域100-NA中。数据驱动电路DDC可以设置在非显示区域100-NA的一侧上。
显示区域100-A可以包括由第一方向DR1和第二方向DR2限定的平面。显示面板100的厚度方向可以是第三方向DR3，第三方向DR3是与显示区域100-A正交的方向。构成显示面板100的构成部分的前表面(或上表面)和后表面(或下表面)可以参考第三方向DR3来限定。
显示面板100可以是发光型显示面板，并且可以是例如有机发光显示面板、无机发光显示面板、微LED显示面板或纳米LED显示面板。显示面板可以是可折叠的。显示面板100可以相对于折叠轴(其未被示出)折叠。
如图2中所示，显示面板100可以包括基体层110、电路层120、发光元件层130和封装层140。也可以在基体层110、电路层120、发光元件层130和封装层140之中的两个相邻的层之间进一步设置另一功能层。
基体层110可以提供基体表面，电路层120设置在基体表面上。基体层110可以是可弯曲、可折叠或可卷曲等的柔性基底。基体层110可以是玻璃基底、金属基底或聚合物基底。然而，本发明构思的实施例不限于此，并且基体层110可以是无机层、有机层或复合材料层。
基体层110可以具有多层结构。例如，基体层110可以包括第一合成树脂层、多层或单层的无机层以及设置在多层或单层的无机层上的第二合成树脂层。第一合成树脂层和第二合成树脂层中的每一者可以包括聚酰亚胺类树脂，并且本发明构思的实施例不特别地限于此。
电路层120可以设置在基体层110上。电路层120可以包括绝缘层、半导体图案、导电图案和信号线等。
发光元件层130可以设置在电路层120上。发光元件层130可以包括发光元件。例如，发光元件可以包括有机发光材料、无机发光材料、有机-无机发光材料、量子点、量子棒、微LED或纳米LED。
封装层140可以设置在发光元件层130上。封装层140可以保护发光元件层130免受诸如湿气、氧和灰尘颗粒的外来物质的影响。封装层140可以包括至少一个无机层。封装层140可以包括无机层/有机层/无机层的堆叠结构。
图3A是根据本发明构思的实施例的显示装置DD的框图。图3B是根据本发明构思的实施例的像素PXij的等效电路图。图3C是根据本发明构思的实施例的用于驱动像素PXij(见图3B)的驱动信号的波形图。
显示装置DD包括时序控制器TC、扫描驱动电路SDC、数据驱动电路DDC和显示面板100。时序控制器TC、扫描驱动电路SDC和数据驱动电路DDC之中的至少一者可以以驱动芯片的形式提供，或者可以直接形成在显示面板100上。
时序控制器TC接收输入图像信号，对输入图像信号的数据格式进行转换以满足与扫描驱动电路SDC的接口规范，并且生成图像数据D-RGB。时序控制器TC输出图像数据D-RGB以及各种控制信号DCS和SCS。
扫描驱动电路SDC从时序控制器TC接收扫描控制信号SCS。扫描控制信号SCS可以包括用于使扫描驱动电路SDC的操作开始的垂直开始信号和用于确定信号的输出时序的时钟信号等。扫描驱动电路SDC生成多个扫描信号，并且将扫描信号顺序地输出到对应的信号线SL1、SL2、SL3、……和SLn(在下文中，称为第一组的信号线SL1至SLn)、GL1、GL2、GL3、……和GLn(在下文中，称为第二组的扫描线GL1至GLn)以及HL1、HL2、HL3、……和HLn(在下文中，称为第三组的扫描线HL1至HLn)。此外，扫描驱动电路SDC响应于扫描控制信号SCS而生成多个发光控制信号(也称为发射控制信号)，并且将多个发光控制信号输出到对应的发光线EL1、EL2、EL3、……和ELn(在下文中，称为发光线EL1至ELn)。
尽管图3A示出了从一个扫描驱动电路SDC输出多个扫描信号和多个发光控制信号，但本发明构思的实施例不特别地限于此。在本发明构思的实施例中，多个扫描驱动电路可以划分、生成和输出扫描信号，并且划分、生成和输出多个发射控制信号。此外，在本发明构思的实施例中，生成和输出多个扫描信号的驱动电路以及生成和输出多个发射控制信号的驱动电路可以单独地(分离地)设置。
数据驱动电路DDC从时序控制器TC接收数据控制信号DCS和图像数据D-RGB。数据驱动电路DDC将图像数据D-RGB转换为数据信号，并且将数据信号输出到稍后将描述的多条数据线DL1、DL2、……和DLm(在下文中，称为数据线DL1至DLm)。数据信号是与图像数据D-RGB的灰度值对应的模拟电压。
显示面板100包括多组信号线。在下文中，多组信号线中的任一组被限定为第一信号线(例如，第二电压线VL1)，多组信号线中的另一组可以被限定为第二信号线(例如，第i扫描线SLi、GLi、HLi或第i发光线ELi)，并且多组信号线中的又一组可以被限定为第三信号线(例如，第三电压线VL2)。在下文中，信号线的名称被限定以将多组信号线区分开。
多组信号线包括第一组的扫描线SL1至SLn、第二组的扫描线GL1至GLn、第三组的扫描线HL1至HLn、发光线EL1、EL2、EL3、……和ELn(在下文中，称为发光线EL1至ELn)、数据线DL1至DLm、第一电压线PL、第二电压线VL1和第三电压线VL2。第一组的扫描线SL1至SLn、第二组的扫描线GL1至GLn、第三组的扫描线HL1至HLn和发光线EL1至ELn在第一方向DR1上延伸，并且在与第一方向DR1交叉的第二方向DR2上布置。多条数据线DL1至DLm与第一组的扫描线SL1至SLn、第二组的扫描线GL1至GLn、第三组的扫描线HL1至HLn和发光线EL1至ELn绝缘地交叉，且至少一个绝缘层设置在它们之间。
第一电压线PL、第二电压线VL1和第三电压线VL2中的每一者可以包括在第一方向DR1上延伸的组件和在第二方向DR2上延伸的组件之中的至少一者。第一电压线PL、第二电压线VL1和第三电压线VL2的结构和形状可以彼此独立地设计。
多个像素PX中的每一个电连接到多条信号线之中的对应的信号线。像素PX与信号线之间的连接关系可以根据像素PX的驱动电路的配置而改变。
第一电压线PL接收第一电源电压ELVDD。第二电源电压ELVSS被施加到显示面板100。第二电源电压ELVSS比第一电源电压ELVDD具有更低的电平。
第二电压线VL1接收第一初始化电压Vint。第一初始化电压Vint比第一电源电压ELVDD具有更低的电平。第三电压线VL2接收第二初始化电压VAint。第二初始化电压VAint比第一电源电压ELVDD具有更低的电平。第一初始化电压Vint和第二初始化电压VAint可以是具有恒定电平的偏置电压。第一初始化电压Vint和第二初始化电压VAint可以具有不同的电平。第二初始化电压VAint可以比第一初始化电压Vint具有更低的电平。
多个像素PX可以包括生成不同颜色光的多个组。例如，生成红色光的红色像素、生成绿色光的绿色像素和生成蓝色光的蓝色像素可以被包括在多个像素PX中。红色像素的发光二极管、绿色像素的发光二极管和蓝色像素的发光二极管可以包括不同材料的发光层。
图3B示例性地示出了像素PXij，像素PXij与第一组的扫描线SL1至SLn(见图3A)之中的第一组的第i扫描线SLi和第一组的第i+1扫描线SLi+1连接，与多条数据线DL1至DLm(见图3A)之中的第j数据线DLj连接，与第二组的扫描线GL1至GLn(见图3A)之中的第二组的第i扫描线GLi连接，与第三组的扫描线HL1至HLn(见图3A)之中的第三组的第i扫描线HLi连接，与发光线EL1至ELn(见图3A)之中的第i发光线ELi连接，并且与第一电压线PL、第二电压线VL1和第三电压线VL2连接。像素PXij可以包括像素驱动电路PC(在下文中，像素电路PC)和发光元件LD。
在实施例中，像素电路PC可以包括第一晶体管T1至第七晶体管T7以及电容器(也称为存储电容器)Cst。在实施例中，第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7是P型晶体管，并且第三晶体管T3和第四晶体管T4是N型晶体管。然而，本发明构思的实施例不限于此，并且第一晶体管T1至第七晶体管T7可以被实现为P型晶体管或N型晶体管。N型晶体管的输入区域(或输入电极)被描述为漏极区域(或漏极)，P型晶体管的输入区域(或输入电极)被描述为源极区域(或源极)，N型晶体管的输出区域(或输出电极)被描述为源极区域(或源极)，并且P型晶体管的输出区域(或输出电极)被描述为漏极区域(或漏极)。此外，在本发明构思的实施例中，可以省略第一晶体管T1至第七晶体管T7之中的至少一者。
在实施例中，第一晶体管T1可以是驱动晶体管，并且第二晶体管T2可以是开关晶体管。电容器Cst电连接在接收第一电源电压ELVDD的第一电压线PL与参考节点RN之间。电容器Cst包括电连接到参考节点RN的第一电极CE10和电连接到第一电压线PL的第二电极CE20。
第一晶体管T1电连接在第一电压线PL与发光元件LD的一个电极(例如，阳极)之间。第一晶体管T1的源极S1电连接到第一电压线PL。在本说明书中，“电连接在晶体管与信号线之间或在晶体管与晶体管之间”意味着“晶体管的源极、漏极和栅极与信号线具有一体的形状，或者晶体管的源极、漏极和栅极通过连接电极连接”。另一个晶体管(例如，第五晶体管T5)可以设置在第一晶体管T1的源极S1与第一电压线PL之间。
第一晶体管T1的漏极D1电连接到发光元件LD的阳极。另一晶体管(例如，第六晶体管T6)可以设置在第一晶体管T1的漏极D1与发光元件LD的阳极之间。第一晶体管T1的栅极G1电连接到参考节点RN。
第二晶体管T2电连接在第j数据线DLj与第一晶体管T1的源极S1之间。第二晶体管T2的源极S2电连接到第j数据线DLj，并且第二晶体管T2的漏极D2电连接到第一晶体管T1的源极S1。在此实施例中，第二晶体管T2的栅极G2可以电连接到第一组的第i扫描线SLi。
第三晶体管T3电连接在参考节点RN与第一晶体管T1的漏极D1之间。第三晶体管T3的漏极D3电连接到第一晶体管T1的漏极D1，并且第三晶体管T3的源极S3电连接到参考节点RN。尽管示出了单个栅极的第三晶体管T3作为示例，但第三晶体管T3可以包括多个栅极。在此实施例中，第三晶体管T3的栅极G3可以电连接到第二组的第i扫描线GLi。第四晶体管T4电连接在参考节点RN与第二电压线VL1之间。第四晶体管T4的漏极D4电连接到参考节点RN，并且第四晶体管T4的源极S4电连接到第二电压线VL1。尽管示出了单个栅极的第四晶体管T4，但第四晶体管T4可以包括多个栅极。在此实施例中，第四晶体管T4的栅极G4可以电连接到第三组的第i扫描线HLi。
第五晶体管T5电连接在第一电压线PL与第一晶体管T1的源极S1之间。第五晶体管T5的源极S5电连接到第一电压线PL，并且第五晶体管T5的漏极D5电连接到第一晶体管T1的源极S1。第五晶体管T5的栅极G5可以电连接到第i发光线ELi。
第六晶体管T6电连接在第一晶体管T1的漏极D1与发光元件LD之间。第六晶体管T6的源极S6电连接到第一晶体管T1的漏极D1，并且第六晶体管T6的漏极D6电连接到发光元件LD的阳极。第六晶体管T6的栅极G6可以电连接到第i发光线ELi。在本发明构思的实施例中，第六晶体管T6的栅极G6可以连接到与第五晶体管T5的栅极G5所连接到的信号线不同的信号线。
第七晶体管T7电连接在第六晶体管T6的漏极D6与第三电压线VL2之间。第七晶体管T7的源极S7电连接到第六晶体管T6的漏极D6，并且第七晶体管T7的漏极D7电连接到第三电压线VL2。第七晶体管T7的栅极G7可以电连接到第一组的第i+1扫描线SLi+1。
将参考图3A、图3B和图3C更详细地描述像素PXij的操作。显示装置DD在每一个帧时段内显示图像。在每一个帧时段期间，第一组的扫描线SL1至SLn、第二组的扫描线GL1至GLn、第三组的扫描线HL1至HLn和发光线EL1至ELn中的每一组的信号线被顺序地扫描。图3C示出了多个帧时段之中的任一帧时段的一部分。
参照图3C，信号EMi、GIi、GWi、GCi和GWi+1中的每一者可以在部分时段期间具有高电平V-HIGH，并且在部分时段期间具有低电平V-LOW。N型晶体管在对应的信号具有高电平V-HIGH时导通，并且P型晶体管在对应的信号具有低电平V-LOW时导通。
当施加到第i发光线ELi的发射控制信号EMi具有高电平V-HIGH时，第五晶体管T5和第六晶体管T6截止。当第五晶体管T5和第六晶体管T6截止时，在第一电压线PL与第二电源电压ELVSS之间不形成电流路径。也就是说，电流ILD不流过发光元件LD。因此，对应的时段可以被限定为非发光时段。
当施加到第三组的第i扫描线HLi的扫描信号GIi具有高电平V-HIGH时，第四晶体管T4导通。当第四晶体管T4导通时，参考节点RN被第一初始化电压Vint初始化。
当施加到第一组的第i扫描线SLi的扫描信号GWi具有低电平V-LOW，并且施加到第二组的第i扫描线GLi的扫描信号GCi具有高电平V-HIGH时，第二晶体管T2和第三晶体管T3导通。
由于参考节点RN被初始化为第一初始化电压Vint，因此第一晶体管T1处于导通的状态。当第一晶体管T1导通时，与数据信号Dj(见图3B)对应的电压被提供到参考节点RN。这里，电容器Cst存储与数据信号Dj对应的电压。与数据信号Dj对应的电压可以是从数据信号Dj减去了第一晶体管T1的阈值电压(Vth)的电压。
当施加到第一组的第i+1扫描线SLi+1的扫描信号GWi+1具有低电平V-LOW时，第七晶体管T7导通。当第七晶体管T7导通时，发光元件LD的阳极被初始化为第二初始化电压VAint。发光元件LD的寄生电容器可以被放电。
当发射控制信号EMi具有低电平V-LOW时，第五晶体管T5和第六晶体管T6导通。当第五晶体管T5导通时，第一电源电压ELVDD被提供到第一晶体管T1。当第六晶体管T6导通时，第一晶体管T1和发光元件LD电连接。发光元件LD生成响应于所提供的电流ILD的量的亮度的光。
图4是根据本发明构思的实施例的显示面板100的放大平面图。图5是根据本发明构思的实施例的显示面板100的剖视图。
图4示出了两个像素行PXLi和PXLi-1。第i像素行PXLi可以包括在第一方向DR1上布置的第一颜色像素PX1、第二颜色像素PX2、第三颜色像素PX3和第二颜色像素PX2。第i-1像素行PXLi-1可以包括在第一方向DR1上布置的第三颜色像素PX3、第二颜色像素PX2、第一颜色像素PX1和第二颜色像素PX2。图4中示出的像素行PXLi和PXLi-1中的每一者的四个颜色像素可以沿着第一方向DR1重复地布置。图4中示出的像素行PXLi和PXLi-1的颜色像素可以沿着第二方向DR2重复地布置。在图4中，用虚线示出了第一发光元件LD1的阳极、第二发光元件LD2的阳极和第三发光元件LD3的阳极。
显示区域100-A可以包括多个像素区域PA和设置在多个像素区域PA之间的边界区域BA。多个像素区域PA中的每一个可以包括第一颜色像素PX1、第二颜色像素PX2和第三颜色像素PX3之中的两种颜色像素。边界区域BA可以与多个像素区域PA中的每一个的至少一部分相邻设置。参照图4，多个像素区域PA中的每一个可以被边界区域BA围绕。边界区域BA可以包括在第一方向DR1上延伸的第一区域BA1和在第二方向DR2上延伸的第二区域BA2。
第一颜色像素PX1的像素电路PC1、第二颜色像素PX2的像素电路PC2和第三颜色像素PX3的像素电路PC3分别设置在多个像素区域PA中。像素电路PC1、PC2和PC3中的每一者与参考图3B描述的像素电路PC相同。尽管示出了像素电路PC1、PC2和PC3中的每一者基本上根据像素区域PA进行设置，但实施例不限于此。
像素区域PA可以被限定为显示区域100-A内的除边界区域BA之外的区域。边界区域BA是稍后将描述的开口BA-OP(见图5)设置在其中的区域，并且与开口BA-OP不重叠的显示区域100-A对应于像素区域PA。
图5示出了第一发光元件LD1以及第一像素电路PC1(见图4)的硅晶体管S-TFT和氧化物晶体管O-TFT。在图3B中示出的等效电路中，第三晶体管T3和第四晶体管T4可以是氧化物晶体管O-TFT，并且其余的晶体管可以是硅晶体管S-TFT。在本发明构思的实施例中，像素电路可以仅包括硅晶体管S-TFT和氧化物晶体管O-TFT之中的一种类型的晶体管。
在此实施例中，硅晶体管S-TFT可以是图3B中的第一晶体管T1，并且氧化物晶体管O-TFT可以是图3B中的第三晶体管T3。
屏障层10br可以设置在基体层110上。屏障层10br防止从外部引入外来物质。屏障层10br可以包括至少一个无机层。屏障层10br可以包括氧化硅层和氮化硅层。氧化硅层和氮化硅层中的每一者可以设置为多个，并且氧化硅层和氮化硅层可以交替地堆叠。
第一屏蔽电极BMLa可以设置在屏障层10br上。第一屏蔽电极BMLa可以包括金属。第一屏蔽电极BMLa可以包括具有良好耐热性的钼(Mo)、含钼的合金、钛(Ti)或含钛的合金。第一屏蔽电极BMLa可以接收偏置电压。第一屏蔽电极BMLa可以接收第一电源电压ELVDD(见图3B)。第一屏蔽电极BMLa可以防止由极化导致的电势影响硅晶体管S-TFT。第一屏蔽电极BMLa可以阻挡外部光到达硅晶体管S-TFT。在本发明构思的实施例中，第一屏蔽电极BMLa可以是与其他电极或布线隔离开的浮置电极。
缓冲层10bf可以设置在屏障层10br上。缓冲层10bf可以防止金属原子或杂质从基体层110扩散到上部的第一半导体图案SP1。缓冲层10bf可以包括至少一个无机层。缓冲层10bf可以包括氧化硅层和氮化硅层。
第一半导体图案SP1可以设置在缓冲层10bf上。第一半导体图案SP1可以包括硅半导体。例如，硅半导体可以包括非晶硅或多晶硅等。例如，第一半导体图案SP1可以包括低温多晶硅。
图5仅示出了第一半导体图案SP1的一部分，并且第一半导体图案SP1可以进一步设置在另一区域中。第一半导体图案SP1可以遍及像素区域PA(见图4)以特定规则设置。第一半导体图案SP1可以根据其是否被掺杂而具有不同的电性质。第一半导体图案SP1可以包括具有高导电率的第一区域和具有低导电率的第二区域。第一区域可以被掺杂有N型掺杂剂或P型掺杂剂。P型晶体管包括被掺杂有P型掺杂剂的掺杂区域，并且N型晶体管可以包括被掺杂有N型掺杂剂的掺杂区域。第二区域可以是非掺杂区域，或者是与第一区域相比以更低的浓度被掺杂的区域。
第一区域的导电率可以大于第二区域的导电率，并且第一区域可以实质上用作电极或信号线。第二区域可以实质上对应于晶体管的沟道区域(或有源区域)。换言之，第一半导体图案SP1的一部分可以是晶体管的沟道，第一半导体图案SP1的另一部分可以是晶体管的源极或漏极，并且第一半导体图案SP1的又一部分可以是连接电极或连接信号线。
硅晶体管S-TFT的源极区域SE1、沟道区域AC1(或有源区域)和漏极区域DE1可以由第一半导体图案SP1形成。在剖视图中，源极区域SE1和漏极区域DE1可以在相反的方向上从沟道区域AC1延伸。
第一绝缘层10可以设置在缓冲层10bf上。第一绝缘层10可以覆盖第一半导体图案SP1。第一绝缘层10可以是无机层。第一绝缘层10可以包括诸如氧化铝、氧化钛、氧化硅、氮化硅、氮氧化硅、氧化锆和氧化铪之中的至少一种的材料。
第一绝缘层10可以是单层的氧化硅层。稍后将描述的电路层120的无机层可以具有单层或多层的结构，并且可以包括上述材料中的至少一种，但不限于此。
硅晶体管S-TFT的栅极GT1设置在第一绝缘层10上。栅极GT1可以是金属图案的一部分。栅极GT1与沟道区域AC1重叠。在对第一半导体图案SP1进行掺杂的工艺中，栅极GT1可以用作自对准掩模。栅极GT1可以包括具有良好耐热性的钼(Mo)、含钼的合金、钛(Ti)和含钛的合金等，但栅极GT1的材料不特别地限于此。栅极GT1和存储电容器Cst的第一电极CE10可以使用相同的材料同时形成。
存储电容器Cst的第一电极CE10设置在第一绝缘层10上。与图5中示出的不同，第一电极CE10可以与栅极GT1具有一体的形状。
第二绝缘层20设置在第一绝缘层10上，并且可以覆盖栅极GT1和存储电容器Cst的第一电极CE10。与栅极GT1重叠的上电极UE可以设置在第二绝缘层20上。与第一电极CE10重叠的第二电极CE20可以设置在第二绝缘层20上。与图5中示出的不同，第二电极CE20可以与上电极UE具有一体的形状。第二电极CE20和上电极UE可以包括具有良好耐热性的钼(Mo)、含钼的合金、钛(Ti)或含钛的合金。
第二屏蔽电极BMLb设置在第二绝缘层20上。第二屏蔽电极BMLb可以设置为与氧化物晶体管O-TFT的下部对应。在本发明构思的实施例中，可以省略第二屏蔽电极BMLb。根据本发明构思的实施例，第一屏蔽电极BMLa可以延伸到氧化物晶体管O-TFT的下部以代替第二屏蔽电极BMLb。上电极UE、第二电极CE20和第二屏蔽电极BMLb可以使用相同的材料同时形成。
第三绝缘层30可以设置在第二绝缘层20上。第二半导体图案SP2可以设置在第三绝缘层30上。第二半导体图案SP2可以包括氧化物晶体管O-TFT的沟道区域AC2以及在相反的方向上从沟道区域AC2延伸的源极区域SE2和漏极区域DE2。第二半导体图案SP2可以包括氧化物半导体。第二半导体图案SP2是诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓锌(IGZO)、氧化锌(ZnOx)或氧化铟(In2O3)的透明导电氧化物(TCO)。
氧化物半导体可以包括根据透明导电氧化物是否被还原而限定的多个区域。其中透明导电氧化物被还原的区域(在下文中，还原区域)比其中透明导电氧化物未被还原的区域(在下文中，非还原区域)具有更大的导电率。还原区域实质上用作晶体管的源极/漏极或信号线。非还原区域实质上对应于晶体管的半导体区域(或沟道)。换言之，第二半导体图案SP2的一部分可以是晶体管的半导体区域，第二半导体图案SP2的另一部分可以是晶体管的源极区域/漏极区域，并且第二半导体图案SP2的又一部分可以是信号传输区域。
第四绝缘层40可以设置在第三绝缘层30上。第四绝缘层40可以覆盖第二半导体图案SP2。氧化物晶体管O-TFT的栅极GT2设置在第四绝缘层40上。氧化物晶体管O-TFT的栅极GT2可以是金属图案的一部分。氧化物晶体管O-TFT的栅极GT2与沟道区域AC2重叠。栅极GT2可以包括具有良好耐热性的钼(Mo)、含钼的合金、钛(Ti)或含钛的合金。栅极GT2可以包括钛层和设置在钛层上的钼层。
第五绝缘层50设置在第四绝缘层40上，并且第五绝缘层50可以覆盖栅极GT2。第一绝缘层10至第五绝缘层50中的每一者可以是无机绝缘层。在本发明的实施例中，第一绝缘层10至第五绝缘层50中的至少一者可以包括有机层。
在本发明的实施例中，上述缓冲层10bf以及第一绝缘层10、第二绝缘层20、第三绝缘层30、第四绝缘层40和第五绝缘层50可以被限定为无机材料的堆叠结构(也称为无机层的堆叠结构)。开口BA-OP被限定在该无机材料的堆叠结构中。开口BA-OP可以设置为与参考图4描述的边界区域BA对应。虽然未单独地示出，但在平面图中，开口BA-OP可以包括与第一区域BA1对应的第一开口区域和与第二区域BA2对应的第二开口区域。
无机层的堆叠结构被划分为与图4中示出的多个像素PX1、PX2和PX3对应的多个岛。可以防止由于外部冲击而在无机材料的堆叠结构中形成裂缝(裂纹)。因为多个岛状结构可以分散外部冲击。
有机图案或有机层ORP可以设置在开口BA-OP中。有机图案ORP填充开口BA-OP。在平面图中，有机图案ORP可以具有闭合线形状。
第一有机层60可以设置在第五绝缘层50上。第一有机层60可以覆盖有机图案ORP。第一有机层60可以去除形成在下部的无机层中的台阶，并且提供平坦的顶表面。
第二有机层70可以设置在第一有机层60上。第一有机层60和第二有机层70中的每一者可以包括通用聚合物(诸如，苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物和/或它们的共混物。
尽管未示出，但可以在第五绝缘层50与第一有机层60之间设置多个导电图案。此外，可以在第一有机层60与第二有机层70之间设置多个导电图案。稍后将提供其详细描述。
第一发光元件LD1的第一电极AE1可以设置在第二有机层70上。第一发光元件LD1可以包括第一电极AE1、发射层EML1和第二电极CE(或公共电极)。参考图4描述的第一发光元件LD1、第二发光元件LD2和第三发光元件LD3的第二电极可以具有一体的形状。也就是说，第二电极CE可以对于第一发光元件LD1、第二发光元件LD2和第三发光元件LD3公共地提供。
第一电极AE1可以是透明电极、半透明电极或反射电极。根据本发明构思的实施例，第一电极AE1可以包括由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或它们的化合物形成的反射层以及形成在该反射层上的透明或半透明电极层。透明或半透明电极层可以包含从由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓锌(IGZO)、氧化锌(ZnO)、氧化铟(In2O3)和铝掺杂的氧化锌(AZO)组成的组中选择的至少一种。例如，第一电极AE1可以包括ITO/Ag/ITO的堆叠结构。
像素限定膜PDL可以设置在第二有机层70上。像素限定膜PDL可以具有透明性质或吸光性质。例如，吸收光的像素限定膜PDL可以包括黑色着色剂。黑色着色剂可以包括黑色染料或黑色颜料。黑色着色剂可以包括炭黑、金属(诸如，铬)或该金属的氧化物。像素限定膜PDL可以对应于具有阻光特性的阻挡图案。
像素限定膜PDL可以覆盖第一电极AE1的一部分。例如，将第一电极AE1的一部分暴露的开口PDL-OP可以被限定在像素限定膜PDL中。像素限定膜PDL可以增大第一电极AE1的边缘与第二电极CE的边缘之间的距离。因此，像素限定膜PDL可以用于防止在第一电极AE1的边缘处发生电弧。
尽管未示出，但空穴控制层可以设置在第一电极AE1与发射层EML1之间。空穴控制层可以包括空穴传输层，并且还可以包括空穴注入层。电子控制层可以设置在发射层EML1与第二电极CE之间。电子控制层可以包括电子传输层，并且还可以包括电子注入层。可以通过使用开口掩模在多个像素行PXLi和PXLi-1(见图4)中公共地形成空穴控制层和电子控制层。
封装层140可以设置在发光元件层130上。封装层140可以包括顺序地堆叠的无机层141、有机层142和无机层143，但构成封装层140的层不限于此。
无机层141和143可以保护发光元件层130免受湿气和氧的影响，并且有机层142可以保护发光元件层130免受诸如灰尘颗粒的外来物质的影响。无机层141和143可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层。有机层142可以包括丙烯酰类有机层，但不限于此。
图6是根据本发明构思的实施例的像素区域PA的平面图。图7A至图7H是以堆叠的顺序示出布置在像素区域PA中的图案的平面图。
图6是具有图3B的等效电路的像素PXij的平面图。图6示出了像素PXij的第一晶体管T1至第七晶体管T7。此外，示出了第一组的第i扫描线SLi、第二组的第i扫描线GLi、第三组的第i扫描线HLi和第i发光线ELi。
参照图7A，在屏障层10br(见图5)上设置第一导电层CL1。第一导电层CL1可以包括多个导电图案。第一导电层CL1可以包括第一屏蔽电极BMLa、第二电压线VL1和第三电压线VL2。
第一屏蔽电极BMLa、第二电压线VL1和第三电压线VL2中的每一者可以在第一方向DR1上延伸。第一屏蔽电极BMLa、第二电压线VL1和第三电压线VL2可以与边界区域BA重叠。第一屏蔽电极BMLa、第二电压线VL1和第三电压线VL2可以通过相同的工艺形成，并且可以具有相同的材料和相同的堆叠结构。
由于在第一导电层CL1中包括相对少的数量的导电图案，因此可以自由地设计第一屏蔽电极BMLa、第二电压线VL1和第三电压线VL2。通过增大第二电压线VL1和第三电压线VL2的线宽度，可以减小第二电压线VL1和第三电压线VL2的电阻。第二电压线VL1和第三电压线VL2的线宽度可以大于图6中所示的第一组的第i扫描线SLi、第二组的第i扫描线GLi和第三组的第i扫描线HLi的线宽度，这将稍后进行描述。
由于第二电压线VL1和第三电压线VL2的设计是自由的，因此可以扩大第二电压线VL1和第三电压线VL2的材料选择的范围。即使当具有相对低的电阻的材料被选择时，也可以通过增加线宽度来控制第二电压线VL1和第三电压线VL2的电阻。第二电压线VL1和第三电压线VL2可以包括具有良好耐热性的钼(即使钼的电阻低)。包括钼的第二电压线VL1和第三电压线VL2可以在后续的高温工艺中不被损坏。
与接收脉冲信号的信号线不同，接收偏置电压的第二电压线VL1和第三电压线VL2不具有信号延迟，使得第二电压线VL1和第三电压线VL2可以被自由地设计。
参照图7B，在缓冲层10bf(见图5)和第一导电层CL1(见图5)上设置第一半导体图案SP1。作为示例，示出了两个第一半导体图案SP1。
第一半导体图案SP1可以包括具有不同的掺杂浓度的多个区域。第一半导体图案SP1可以包括第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7的源极区域(也称为源极)S1、S2、S5、S6和S7、沟道区域A1、A2、A5、A6和A7以及漏极区域(也称为漏极)D1、D2、D5、D6和D7。第一半导体图案SP1还可以包括信号传输区域STA。源极区域S1、S2、S5、S6和S7以及漏极区域D1、D2、D5、D6和D7分别对应于参照图3B描述的源极区域S1、S2、S5、S6和S7以及漏极区域D1、D2、D5、D6和D7。
在图7B中，单独地示出了相邻的半导体区域的源极区域S1、S2、S5、S6和S7以及漏极区域D1、D2、D5、D6和D7。此外，尽管附加地示出了信号传输区域STA，但本发明构思的实施例不限于此。实质上，信号传输区域STA是与源极区域S1、S2、S5、S6和S7或者漏极区域D1、D2、D5、D6和D7具有相同的掺杂浓度的区域，并且可以不与源极区域S1、S2、S5、S6和S7或者漏极区域D1、D2、D5、D6和D7区分开。
参照图7C，在第一绝缘层10(见图5)上设置第二导电层CL2。第二导电层CL2可以包括多个导电图案。
第二导电层CL2可以包括第一晶体管T1的栅极G1、第一组的第i扫描线SLi和第i发光线ELi。第一组的第i扫描线SLi和第i发光线ELi不设置在边界区域BA(见图4)中。如稍后将描述的，彼此相邻的第一组的第i扫描线SLi和第i发光线ELi可以分别通过穿过边界区域BA的连接电极彼此连接。参照图4，在与第i像素行PXLi对应的第一组的第i扫描线SLi中，线部分设置在沿第一方向DR1布置的多个像素区域PA中的每一个中，连接电极将沿第一方向DR1布置的多个线部分之中的两个相邻的线部分连接。
第一组的第i扫描线SLi的与第一半导体图案SP1重叠的部分可以是第二晶体管T2的栅极G2，并且第一组的第i扫描线SLi的与第一半导体图案SP1重叠的另一部分可以是第七晶体管T7的栅极G7。第七晶体管T7将第i-1像素行PXLi-1(见图4)的发光元件初始化。第i像素行PXLi(见图4)的发光元件可以由设置在第i+1像素行(其未被示出)上的第七晶体管T7初始化。
第i发光线ELi的与第一半导体图案SP1重叠的部分可以是第五晶体管T5的栅极G5，并且第i发光线ELi的与第一半导体图案SP1重叠的另一部分可以是第六晶体管T6的栅极G6。
在形成第二导电层CL2的导电图案之后，可以对第一半导体图案SP1(见图7C)执行掺杂工艺。图7B中示出的源极区域S1、S2、S5、S6和S7、沟道区域A1、A2、A5、A6和A7以及漏极区域D1、D2、D5、D6和D7通过掺杂工艺的手段而区分开。
参照图7D，在第二绝缘层20(见图5)上设置第三导电层CL3。第三导电层CL3可以包括上电极UE。开口UE-OP可以被限定在上电极UE中。第三导电层CL3还可以包括第二屏蔽电极BMLb。
参照图7E，第二半导体图案SP2设置在第三绝缘层30(见图5)上。作为示例，示出了一个第二半导体图案SP2。
第二半导体图案SP2可以包括根据金属氧化物是否被还原而区分开的多个区域。第二半导体图案SP2可以包括第三晶体管T3的源极区域S3、沟道区域A3和漏极区域D3以及第四晶体管T4的源极区域S4、沟道区域A4和漏极区域D4。
参照图7F，在第四绝缘层40(见图5)上设置第四导电层CL4。第四导电层CL4可以包括多个导电图案。
第四导电层CL4可以包括第二组的第i扫描线GLi和第三组的第i扫描线HLi。第二组的第i扫描线GLi和第三组的第i扫描线HLi不设置在边界区域BA(见图4)中。如稍后将描述的，彼此相邻的第二组的第i扫描线GLi和第三组的第i扫描线HLi可以分别通过穿过边界区域BA的连接电极彼此连接。
第二组的第i扫描线GLi的一部分可以是第三晶体管T3的栅极G3，并且第三组的第i扫描线HLi的一部分可以是第四晶体管T4的栅极G4。在形成第四导电层CL4的导电图案之后，可以对第二半导体图案SP2执行掺杂工艺(或还原工艺)。
参照图7G，在第五绝缘层50(见图5)上设置第五导电层CL5。第五导电层CL5可以包括多个导电图案。
在形成第五导电层CL5之前，可以形成开口BA-OP以对应于图4和图5中示出的边界区域BA，并且可以在开口BA-OP中形成有机图案ORP。开口BA-OP以粗虚线示出。
第一连接电极CNE1可以通过第一接触孔CH1连接到第一组的第i扫描线SLi。第二连接电极CNE2可以通过第二接触孔CH2连接到第i发光线ELi。第三连接电极CNE3可以通过第三接触孔CH3连接到第二组的第i扫描线GLi。
第四连接电极CNE4可以通过第四接触孔CH4连接到第三组的第i扫描线HLi。第一接触孔CH1至第四接触孔CH4可以穿过设置在对应的扫描线上的无机层，并且可以依据接触孔而具有不同的深度。
第五连接电极CNE5通过第五接触孔CH5和第六接触孔CH6将第一晶体管T1的漏极区域D1(见图7B)和第三晶体管T3的漏极区域D3(见图7E)连接。第六连接电极CNE6通过第七接触孔CH7和第八接触孔CH8将第一晶体管T1的栅极G1(见图7C)和第三晶体管T3的源极区域S3(见图7E)连接。第七连接电极CNE7通过第九接触孔CH9和第十接触孔CH10将第五晶体管T5的源极区域S5(见图7B)和上电极UE(见图7D)连接。
第八连接电极CNE8通过第十一接触孔CH11连接到第七晶体管T7的源极区域S7(见图7B)。第八连接电极CNE8电连接到第i-1像素行PXLi-1(见图4)的发光元件的阳极。第九连接电极CNE9通过第十二接触孔CH12连接到第六晶体管T6的漏极区域D6(见图7B)。第九连接电极CNE9连接到第i+1像素行(其未被示出)的第七晶体管的源极区域。第十连接电极CNE10通过第十三接触孔CH13连接到第二晶体管T2的源极区域S2(见图7B)。
第十一连接电极CNE11通过第十四接触孔CH14和第十五接触孔CH15将第二电压线VL1和第四晶体管T4的源极区域S4(见图7E)连接。第十二连接电极CNE12通过第十六接触孔CH16和第十七接触孔CH17将第三电压线VL2和第七晶体管T7的漏极区域D7(见图7B)连接。
由第五导电层CL5形成的第一连接电极CNE1至第十二连接电极CNE12可以包括具有相对高的导电率的铝层。第一连接电极CNE1至第十二连接电极CNE12还可以包括设置在铝层上的钛层。钛层对应于铝层的保护层。
参照图7H，在第一有机层60(见图5)上设置第六导电层CL6。第六导电层CL6可以包括多个导电图案。第六导电层CL6可以包括第j数据线DLj、第一电压线PL和第十三连接电极CNE-A。第j数据线DLj和第一电压线PL中的每一者在第二方向DR2上延伸。
第j数据线DLj通过第十八接触孔CH18连接到第十连接电极CNE10(见图7G)。第一电压线PL通过第十九接触孔CH19连接到第七连接电极CNE7(见图7G)。第十三连接电极CNE-A通过第二十接触孔CH20连接到第九连接电极CNE9(见图7G)。第十八接触孔CH18至第二十接触孔CH20穿过第一有机层60(见图5)。
尽管未示出，但第一电极AE1(见图5)可以设置在第二有机层70(见图5)上，并且通过穿过第二有机层70(见图5)的接触孔连接到第十三连接电极CNE-A。
图8A是与图6中的I-I'对应的剖视图。图8B是与图6中的II-II'对应的剖视图。
参照图8A，第十四接触孔CH14与边界区域BA重叠。第十四接触孔CH14暴露与边界区域BA重叠的第二电压线VL1。第十一连接电极CNE11通过第十四接触孔CH14电连接到第二电压线VL1。第十一连接电极CNE11可以设置在有机图案ORP和第五绝缘层50上。第十五接触孔CH15可以穿过第四绝缘层40和第五绝缘层50。
参照图8B，第十六接触孔CH16与边界区域BA重叠。第十六接触孔CH16暴露与边界区域BA重叠的第三电压线VL2。第十二连接电极CNE12通过第十六接触孔CH16电连接到第三电压线VL2。第十二连接电极CNE12可以设置在有机图案ORP和第五绝缘层50上。第十七接触孔CH17可以穿过第一绝缘层10至第五绝缘层50。
参照图8A和图8B，第十四接触孔CH14和第十六接触孔CH16与边界区域BA重叠，从而可以增大像素区域PA的设计上的自由度。显示面板的分辨率越高，像素区域PA的面积越小。通过形成如第十四接触孔CH14和第十六接触孔CH16那样不与像素区域PA重叠的接触孔，可以增大另一接触孔的面积，或者可以改变另一接触孔的位置。
图9A和图9B是根据本发明构思的实施例的像素区域PA的第五导电层CL5的平面图。图9A和图9B示出了与图7G对应的平面图。
参照图9A，第五导电层CL5还可以包括第二电压线VL1。与图7A不同，第二电压线VL1可以设置在第五导电层CL5中。与图7G不同，可以省略第十一连接电极CNE11和第十四接触孔CH14。根据本发明构思的实施例，六种类型的信号线SLi、ELi、GLi、HLi、VL1和VL2可以由图7A的第一导电层CL1、图7C的第二导电层CL2、图7F的第四导电层CL4和图9A的第五导电层CL5形成。
尽管没有单独地添加附图，但是示例性实施例的像素PXij将参考图7A和图9A被描述如下。图9A的第五导电层CL5还可以包括第三电压线VL2。与图7A不同，可以从第一导电层CL1省略第三电压线VL2。与图9A不同，可以省略第十二连接电极CNE12和第十六接触孔CH16。
参照图9B，第五导电层CL5还可以包括第一组的第i扫描线SLi和第三组的第i扫描线HLi。与图7G不同，可以省略第一连接电极CNE1和第四连接电极CNE4。
图7C中示出的第二导电层CL2的第一组的第i扫描线SLi和图9B中示出的第五导电层CL5的第一组的第i扫描线SLi可以具有双布线设计。图7F中示出的第四导电层CL4的第三组的第i扫描线HLi和图9B中示出的第五导电层CL5的第三组的第i扫描线HLi可以具有双布线设计。
如参考图3C描述的，由于第一组的第i扫描线SLi和第三组的第i扫描线HLi接收脉冲信号，因此为了减小信号延迟，具有低的线电阻是优选的。线电阻在相同的线宽度、相同的厚度和相同的长度下被测量。可以通过由具有低电阻的第五导电层CL5形成第一组的第i扫描线SLi和第三组的第i扫描线HLi来减小信号延迟。
图10A和图10B是根据本发明构思的实施例的显示面板100的放大平面图。
如图10A中所示，第一颜色像素PX1、第二颜色像素PX2和第三颜色像素PX3之中的任一者可以设置在每一个像素区域PA中，并且每一个像素区域PA可以被边界区域BA围绕。
如图10B中所示，一个第一颜色像素PX1、一个第三颜色像素PX3和两个第二颜色像素PX2可以设置在一个像素区域PA中。每一个像素区域PA可以被边界区域BA围绕。
根据上述描述，边界区域可以将显示区域划分为多个像素区域。无机层的堆叠结构被划分为多个岛状堆叠结构。岛状堆叠结构设置在每一个像素区域中。与通常形成在显示区域中的无机层的堆叠结构相比，彼此隔离开的无机层的堆叠结构可以改善显示面板的耐冲击性。
有机材料填充在无机层的形成于边界区域中的开口中。有机材料形成有机图案。第一信号线与屏蔽电极设置在相同的层上。第一信号线设置在有机图案下方。降低了设置在有机图案上的信号线的密度。
第一信号线和晶体管可以通过穿过有机图案的接触孔电连接。接触孔设置在边界区域上，从而改善了像素区域的设计上的自由度。
尽管已经参考实施例描述了本公开，但将理解的是，在不脱离如要求保护的本公开的精神和技术领域的情况下，可以由本领域普通技术人员或具有本领域普通知识的人员对本公开做出各种改变和修改。因此，本发明构思的技术范围不应限于在本说明书的具体实施方式中描述的内容，而是应由所附的权利要求限定。

Claims (20)

1.一种显示面板，其中，所述显示面板包括：
基体层，包括边界区域和像素区域；
发光元件，设置在所述基体层上；
第一屏蔽电极，设置在所述基体层上；
第一信号线，设置在所述基体层上，并且与所述第一屏蔽电极设置在相同的层上；
第一晶体管，设置在所述第一屏蔽电极上，并且包括第一输入区域、第一输出区域、第一沟道区域和第一栅极；
第二晶体管，包括第二输入区域、第二输出区域、第二沟道区域和第二栅极；
多个绝缘层，设置在所述基体层上，并且具有与所述边界区域对应的开口；
有机层，设置在所述开口中；
第一连接电极，设置在所述多个绝缘层之中的最上面的绝缘层上，通过穿过所述有机层的第一接触孔连接到所述第一信号线，并且通过穿过所述多个绝缘层之中的对应的绝缘层的第二接触孔连接到所述第二输出区域；以及
第二信号线，与所述第一信号线设置在不同的层上。
2.根据权利要求1所述的显示面板，其中，所述第二输入区域电连接到所述第一栅极。
3.根据权利要求2所述的显示面板，其中，所述第一信号线接收偏置电压。
4.根据权利要求3所述的显示面板，其中，所述第二信号线接收脉冲信号，并且
其中，所述第二信号线的线电阻小于所述第一信号线的线电阻。
5.根据权利要求3所述的显示面板，其中，所述第二信号线的线电阻小于所述第一信号线的线电阻，并且
其中，所述第一信号线的线宽度大于所述第二信号线的线宽度。
6.根据权利要求2所述的显示面板，其中，所述显示面板还包括设置在所述第一晶体管上的第二屏蔽电极，
其中，所述第一屏蔽电极和所述第二屏蔽电极设置在彼此不同的层上。
7.根据权利要求2所述的显示面板，其中，所述第一沟道区域包括多晶硅半导体，并且所述第二沟道区域包括氧化物半导体。
8.根据权利要求2所述的显示面板，其中，所述第二信号线电连接到所述第二栅极。
9.根据权利要求1所述的显示面板，其中，所述显示面板还包括第三晶体管，所述第三晶体管包括第三输入区域、第三输出区域、第三沟道区域和第三栅极，
其中，所述第二信号线电连接到所述第三栅极。
10.根据权利要求9所述的显示面板，其中，所述第三沟道区域和所述第一沟道区域设置在同一层上，并且具有一体的形状。
11.根据权利要求1所述的显示面板，其中，所述显示面板还包括：
第三信号线，设置在所述基体层上，并且与所述第一屏蔽电极设置在相同的层上；
第三晶体管，包括第三输入区域、第三输出区域、第三沟道区域和第三栅极，并且电连接到所述发光元件的阳极；以及
第二连接电极，设置在所述最上面的绝缘层上，通过穿过所述有机层的第三接触孔连接到所述第三信号线，并且通过穿过所述多个绝缘层之中的对应的绝缘层的第四接触孔连接到所述第三输出区域。
12.根据权利要求11所述的显示面板，其中，所述第三沟道区域和所述第一沟道区域设置在同一层上，并且
其中，所述第三沟道区域和所述第二沟道区域设置在彼此不同的层上。
13.根据权利要求1所述的显示面板，其中，所述显示面板还包括：
第三晶体管，包括第三输入区域、第三输出区域、第三沟道区域和第三栅极；以及
第三信号线，设置在所述最上面的绝缘层上，
其中，所述第三信号线电连接到所述第三输出区域。
14.根据权利要求1所述的显示面板，其中，所述第二信号线的一部分与所述有机层的上表面接触。
15.根据权利要求1所述的显示面板，其中，所述边界区域包括在第一方向上延伸的第一区域和沿着与所述第一方向交叉的第二方向从所述第一区域延伸的第二区域。
16.一种显示面板，其中，所述显示面板包括：
基体层，包括边界区域和像素区域；
屏蔽电极，设置在所述基体层上；
第一信号线，设置在所述基体层上，并且与所述屏蔽电极设置在相同的层上；
第一晶体管，设置在所述屏蔽电极上，并且包括第一输入区域、第一输出区域、第一沟道区域和第一栅极，所述第一沟道区域与所述屏蔽电极重叠；
第二晶体管，包括第二输入区域、第二输出区域、第二沟道区域和第二栅极；
多个无机绝缘层，设置在所述基体层上，并且包括与所述边界区域对应的开口；
有机图案，设置在所述开口中；
连接电极，设置在所述多个无机绝缘层之中的最上面的无机绝缘层上，并且将所述第一信号线和所述第二输出区域电连接；以及
第二信号线，至少部分地与所述第一栅极、所述第二栅极或所述连接电极设置在相同的层上。
17.根据权利要求16所述的显示面板，其中，所述显示面板还包括上电极，所述上电极设置在所述第一栅极上，与所述第一栅极重叠，并且与所述第一栅极一起限定电容器。
18.根据权利要求17所述的显示面板，其中，所述第二栅极与所述第一栅极、所述上电极和所述连接电极设置在不同的层上。
19.根据权利要求17所述的显示面板，其中，所述显示面板还包括第三信号线，所述第三信号线与所述第一信号线和所述第二信号线设置在不同的层上，
其中：
所述第二栅极与所述第一栅极、所述上电极和所述连接电极设置在不同的层上；
所述第二信号线与所述连接电极设置在相同的层上；并且
所述第三信号线与所述第一栅极、所述上电极和所述第二栅极之中的任一者设置在相同的层上。
20.根据权利要求16所述的显示面板，其中：
所述第一信号线和所述屏蔽电极中的每一者包括钼层；
所述第二信号线包括铝层；并且
所述第一信号线接收偏置电压，且所述第二信号线接收脉冲信号。
CN202210960605.XA 2021-08-11 2022-08-11 显示面板 Pending CN115707299A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210106055A KR20230024475A (ko) 2021-08-11 2021-08-11 표시패널
KR10-2021-0106055 2021-08-11

Publications (1)

Publication Number Publication Date
CN115707299A true CN115707299A (zh) 2023-02-17

Family

ID=85176359

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202222108267.5U Active CN218831223U (zh) 2021-08-11 2022-08-11 显示面板
CN202210960605.XA Pending CN115707299A (zh) 2021-08-11 2022-08-11 显示面板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202222108267.5U Active CN218831223U (zh) 2021-08-11 2022-08-11 显示面板

Country Status (3)

Country Link
US (1) US20230049290A1 (zh)
KR (1) KR20230024475A (zh)
CN (2) CN218831223U (zh)

Also Published As

Publication number Publication date
US20230049290A1 (en) 2023-02-16
KR20230024475A (ko) 2023-02-21
CN218831223U (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
US10854140B2 (en) Display device
KR102597681B1 (ko) 표시 장치
KR20180051739A (ko) 표시 장치
CN220545418U (zh) 显示面板
WO2024046040A1 (zh) 显示面板和显示装置
CN218831223U (zh) 显示面板
KR20230033760A (ko) 표시장치 및 이를 포함하는 전자장치
CN218831216U (zh) 显示面板
CN221041131U (zh) 显示面板
US20230008830A1 (en) Display panel
US20240138188A1 (en) Light emitting display device
CN220606445U (zh) 显示面板
EP4362641A1 (en) Display panel and method of manufacturing display panel
WO2023230811A1 (zh) 显示基板以及显示装置
EP4362640A1 (en) Display panel
US20240138200A1 (en) Display panel and display device
US20230080818A1 (en) Display panel and method for manufacturing the same
KR20230059920A (ko) 표시패널 및 그 제조방법
KR20240046334A (ko) 표시 장치, 및 이를 포함하는 전자장치
KR20230036591A (ko) 표시 패널 및 이를 포함하는 전자 장치
KR20240062158A (ko) 표시 패널
KR20230050539A (ko) 표시 장치
CN114242749A (zh) 显示装置
CN114695450A (zh) 显示面板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication