CN115702466A - 引线框架电容器 - Google Patents

引线框架电容器 Download PDF

Info

Publication number
CN115702466A
CN115702466A CN202180042828.1A CN202180042828A CN115702466A CN 115702466 A CN115702466 A CN 115702466A CN 202180042828 A CN202180042828 A CN 202180042828A CN 115702466 A CN115702466 A CN 115702466A
Authority
CN
China
Prior art keywords
conductive plate
conductive
package structure
plane
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180042828.1A
Other languages
English (en)
Inventor
V·卡诺卡尔
S·S·纳苏姆
T·辛格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN115702466A publication Critical patent/CN115702466A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种电子装置(100)，其具有：带有导电引线(102)的封装结构(120)，封装结构(120)中的第一和第二管芯(106，108)，以及第一和第二导电板(104，105)，该导电板与相应第一和第二管芯(106，108)电联接并具有彼此隔开并彼此直接面向的相应第一和第二侧面(110，114)，其中封装结构(120)的一部分在第一导电板(104)的第一侧面(110)和第二导电板(105)的第二侧面(114)之间延伸以形成电容器(C1，C2)。第一导电板(104)的其他侧面不直接面向第二导电板(105)的侧面，且第二导电板(105)的其他侧面不直接面向第一导电板(104)的侧面。

Description

引线框架电容器
背景技术
信号隔离用于各种应用，其中信令必须穿过例如在不同电压域的电路之间的隔离屏障。将隔离部件集成到制造的半导体管芯中使用二氧化硅作为具有电隔离功能的电容性隔离屏障的电介质材料，且此集成增加制造过程的成本和复杂性。在硅晶圆制造期间在硅金属层内形成电容器且电容器结构取决于具体制造过程节点几何形状和设计规则。此外，在给定制造设施中，装置设计通常只可以使用具有合格隔离部件的过程节点子集来制造。使用指定过程节点中的每个节点制造的结构都需要隔离鉴定和认证，从而导致高成本。集成的隔离部件通常需要过程团队进行的专用开发并经常采用特殊设计规则。一些应用可使用为特定需求(如高功率和/或高电压)而优化的晶圆制造过程，但这些过程可与稳健隔离电介质要求不相容。如果不针对这些制造过程节点重新设计隔离部件，然后再进行隔离的重新鉴定和认证，则新设计往往无法利用针对特定需求(如功率和高电压)而优化的过程。此外，在半导体晶圆制造中集成隔离部件能导致隔离管芯的最小管芯尺寸相对较大。
发明内容
在一个方面中，电子装置包括在IC制造期间使用图案化引线框架创建的隔离结构，以提供不影响半导体晶圆制造过程且不需要附加板级部件的低成本紧凑型隔离解决方案。在一个示例中，电子装置包括带有导电引线的封装结构，封装结构中的第一和第二管芯，以及第一和第二导电板，该第一和第二导电板与相应第一和第二管芯电联接并具有彼此隔开且彼此直接面向的相应第一和第二侧面，其中封装结构的一部分在第一导电板的第一侧面和第二导电板的第二侧面之间延伸以形成电容器。第一导电板的其他侧面不直接面向第二导电板的侧面，并且第二导电板的其他侧面不直接面向第一导电板的侧面。
在一个示例中，第一导电板的第一侧在第一平面内延伸，第二导电板的第二侧在第二平面内延伸，并且第一和第二平面彼此平行。在一个示例中，第一和第二导电板在与第一和第二平面垂直的第三平面内共面。在一个实施方案中，封装结构具有沿第一方向彼此隔开的第一和侧面第二相对侧面，并且导电引线沿垂直的第二方向彼此隔开，其中第二导电板的第二侧与第一导电板的第一侧沿第一和第二方向中的一个隔开。
在另一个示例中，第二导电板的第二侧沿垂直于第一和第二方向的第三方向与第一导电板的第一侧隔开。在一个实施方案中，第一导电板具有带有第一侧面的第一部分，和第二部分；而第一导电板的第一和第二部分不共面。在一个示例中，此外，第二导电板具有带有第二侧面的第一部分，和第二部分；并且第二导电板的第一和第二部分不共面。在另一个示例中，电子装置还包括在封装结构中的嵌入式电介质插件，并且第一或第二导电板在嵌入式电介质插件上或中。在一个实施方案中，多个导电板在嵌入式电介质插件上或中。
另一个方面涉及一种方法，该方法包括定位引线框架、执行连接和成型过程以及分离过程。将引线框架定位成使得第一导电板的第一侧面与第二导电板的第二侧面隔开并直接面向该第二侧面，其中第一导电板的其他侧面不直接面向第二导电板的侧面，并且第二导电板的其他侧面不直接面向第一导电板的侧面。在一个示例中，连接过程将第一键合线与第一管芯和第一导电板电性连接，并将第二键合线与第二管芯和第二导电板电性连接。成型过程形成封装结构，该结构包围第一和第二管芯、第一和第二键合线以及第一和第二导电板的部分。分离过程将第一导电板、第二导电板和导电引线与引线框架的剩余部分分离。
在一个示例中，定位引线框架包括将第一引线框架相对于第二引线框架或相对于电介质插件定位，使得第一引线框架的第一导电板的第一侧与第二引线框架或电介质插件的第二导电板的第二侧隔开并直接面向该第二侧面。在一个实施方案中，定位引线框架包括将第一引线框架相对于电介质插件定位，使得第一引线框架的第一导电板的第一侧面与电介质插件的第二导电板的第二侧面隔开并直接面向该第二侧面。此实施方案还包括将第二引线框架相对于电介质插件定位，使得第二引线框架的第三导电板的第一侧面与电介质插件的第四导电板的第二侧隔开并直接面向该第二侧面，其中第三导电板的其他侧不直接面向第四导电板的侧面，并且第四导电板的其他侧不直接面向第三导电板的侧面。
另一个方面涉及一种系统，该系统具有第一和第二电子电路或不同电压域，以及与第一和第二电子电路联接的隔离装置。隔离装置包括具有导电引线的封装结构，封装结构中的第一和第二管芯，以及第一和第二导电板，该第一和第二导电板与相应第一和第二管芯电联接并具有彼此隔开并彼此直接面向的相应第一和第二侧面，其中封装结构的一部分在第一导电板的第一侧面和第二导电板的第二侧面之间延伸以形成电容器。第一导电板的其他侧面不直接面向第二导电板的侧面，且第二导电板的其他侧面不直接面向第一导电板的侧面。
在一个示例中，第一导电板的第一侧面在第一平面内延伸；第二导电板的第二侧在第二平面内延伸，第一和第二平面彼此平行，并且第一导电板和第二导电板在垂直于第一和第二平面的第三平面内共面。
在另一个示例中，第一导电板具有带有第一侧面的第一部分，和第二部分，并且第一导电板的第一部分和第二部分不共面。
在另一个示例中，隔离装置包括封装结构中的嵌入式电介质插件，其中第一导电板和第二导电板中的一个在嵌入式电介质插件上或中。
附图说明
图1是具有第一和第二半导体管芯，以及由来自起始引线框架的平面导电板形成的隔离电容器的封装电子装置的剖面俯视图。
图2是在图1的封装电子装置中的半导体管芯和隔离电容器中实现的电路示意图。
图3是制造封装的电子装置的方法的流程图。
图4-图7是根据图3的方法在制造的不同阶段处的图1的封装的电子装置的部分俯视图。
图8是图1、图2和图4-7的封装的电子装置的透视图。
图9是另一示例封装的电子装置的顶部透视图，该封装的电子装置具有第一和第二半导体管芯以及具有与第一和第二起始引线框架竖直隔开的导电板的隔离电容器。
图10是用于制造图9的封装电子装置的第一和第二起始引线框架的顶部透视图。
图11是另一示例封装的电子装置的顶部透视图，该封装的电子装置具有第一和第二半导体管芯以及具有与第一和第二起始引线框架竖直隔开的导电板的隔离电容器和具有附加导电电容器板的插入结构。
图12是用于制造图11的封装电子装置的第一和第二起始引线框架和插入结构的顶部透视图。
图13是功率转换系统的示意图，该系统具有隔离的初级和次级电路以及包括图1的封装电子装置的控制或反馈信号路径。
具体实施方式
在附图中，相同附图标记在整个过程中指相同元件，而且各种特征不一定按比例绘制。另外，术语“联接(couple/couples)”包括间接或直接的电气或机械连接或其组合。例如，如果第一装置联接到或与第二装置联接，则此连接可以通过直接电连接，或通过经由一个或多个干预装置和连接的间接电连接。各种电路、系统和/或部件的一个或多个操作特征在下文中描述，这些功能在某些情况下是在电路供电和工作时由各种结构的配置和/或互连产生。
图1示出封装的电子装置100，具有由起始引线框架101(例如，铜、铝等)形成的导电特征，该电子装置包括导电引线102、一对第一导电板104和一对第二导电板105。在另一个示例中，只包括单个第一导电板104和单个第二导电板105。在其他示例中，包括两个以上的第一导电板104和两个以上的相应第二导电板105。电子装置还包括在制造期间最初也是起始引线框架101的一部分的第二管芯附接焊盘107中的第一管芯附接焊盘106。电子装置100包括安装到第一管芯附接焊盘106的第一管芯108，以及安装到第二管芯附接焊盘107的第二管芯109。在此示例中的第一导电板104各自包括第一侧面110。管芯108和109可以是例如使用起始晶圆的半导体加工形成的任何合适的基于半导体的电路管芯，包括晶体管、电阻器、电容器或集成到具有允许键合线或倒装芯片电连接的导电特征(例如铜或铝键合焊盘等)的管芯结构中的其他电子部件。
电子装置100还包括相应第一和第二管芯108、109与各种引线和导电板之间的电连接部。在所示的示例中，键合线111将第一管芯108的导电特征(例如，键合焊盘)连接到第一组导电引线102的相应导电引线，以便与电子装置100被焊接到的主印刷电路板(PCB，未示出)进行电路连接。键合线111的其他键合线将第二管芯109的导电特征连接到第二组导电引线102上。在所示的示例中，与第一管芯108联接的第一组导电引线102在电子装置100的第一侧面(例如图1中的左侧)上，而与第二管芯109联接的第二组导电引线102在电子装置100的相对第二侧面(例如图1中的右侧)上，但是不是所有可能的实施方案的严格要求。电子装置100还包括一对第一键合线112，其中的每个键合线联接在第一管芯108的导电特征和第一导电板104的相应一个导电板之间。此外，一对第二键合线113各自在第二管芯109的导电特征和第二导电板105的相应一个导电板之间联接。
此示例中的第二导电板105各自具有第二侧面114。在一个示例中，相应导电板104的第一侧面110在第一平面(例如，图1中的Y-Z平面，其中Z方向在图中在页面外)中延伸。在此示例中，相应第二导电板105的第二侧面114在第二平面(例如，也是Y-Z平面)中延伸，且第一和第二平面相互平行。在其他示例中，第一和第二平面并不严格地相互平行。在另一个示例中，侧面110和/或114中的一个或两者是非平面的。在图示的实施方案中，第二导电板105中的每个导电板的第二侧面114与相应第一导电板104的第一侧面110隔开并直接面向该侧面。此外，第一导电板104的其他侧面不直接面向相应第二导电板105的侧面，且相应第二导电板105的其他侧面也不直接面向相应第一导电板104的侧面。如本文所用的直接面向的侧面是沿一条直线彼此面向的导电板侧面，没有中间的导电结构。电子装置100还包括非导电封装结构120。在一个示例中，封装结构120是或包括成型化合物。封装结构120的一部分在相应第一导电板104的第一侧面110和相应第二导电板105的第二侧面114之间延伸，以形成如图1中虚线示意性地所示的相应电容器C1和C2。相应板侧面110和114之间的中间封装结构120提供电介质，电介质与相应板104和105的导电材料一起形成电容器结构，该结构经操作以隔离第一管芯108和第二管芯109的第一和第二电路。在电子装置100的操作中，示例电容器C1和C2在相应第一管芯108和第二管芯109的第一和第二电压域之间提供电化电容隔离。
在其他实施方案中，在电子装置100中使用具有相应第一侧面110和第二侧面114的相应第一板104和第二板105提供单个隔离电容器。在其他示例中，通过布置相应第一和第二板104和105的相应侧面110和114来提供两个以上的隔离电容器，其中第一导电板104的第一侧面110与第二导电板105的第二侧面114隔开并且直接面向该第二侧面，并且其中第一导电板104的其他侧面不直接面向第二导电板105的侧面并且第二导电板105的其他侧面不直接面向第一导电板104的侧面。
在一个示例中，如图1所示，使用单个起始引线框架101来创建第一导电板104和第二导电板105。在此示例中，第一导电板104和第二导电板105在垂直于相应板面110和114的第一和第二平面的第三平面(例如X-Y平面)中共面，但是不是所有可能实施方案的要求。此外，在图1的示例中，相应板104和105之间以及相应第一管芯108和第二管芯109的第一和第二电压域之间的隔离是沿横向提供的。例如，如下面与图9-图12结合说明和描述的，在其他实施方案中提供竖直电容器板间距和隔离方向。在图1的示例中，封装结构120具有第一和第二相对的侧面，相应引线102沿上述侧面定位，其中封装结构120的第一和第二侧面沿第一方向(例如图1中的X方向)彼此隔开，并且导电引线102的部分沿封装结构120的相应第一和第二侧面暴露在封装结构120外。在一个示例中，引线一般与封装结构120的外侧平齐并沿底部和侧面部分暴露，例如对于无引线封装类型，包括四方扁平无引脚(QFN)封装或像MIS、RLF等的预成型封装。在此示例中，导电引线102沿封装结构120的相应第一和第二侧面沿第二方向(如图1中的Y方向)彼此隔开，其中第二方向Y垂直于第一方向X。此外，在所示的示例中，第二导电板105的第二侧面114与第一导电板104的第一侧面110沿第一方向X隔开。在其他示例中，横向电容器板间距可以沿X-Y平面中的不同方向，诸如沿第一(Y)方向。
图2示出在图1的封装的电子装置100中的半导体管芯108和109以及隔离电容器C1和C2中实现的隔离通信电路200。在某些应用中，图1中的电容器C1和C2提供使用定制的图案化引线框架101创建的单通道或多通道数字隔离器。在操作中，使用引线框架金属区域104和105之间的横向电容联接使一个或多个信号在相应第一管芯108和第二管芯109的不同电压域电路之间传输。隔离通信电路200包括高频数据通道，例如，带宽从100kbps到150Mbps，以及低频通道，例如，带宽从DC到100kbps。在一个示例实施方案中，进入高频数据通道的单端输入信号通过在输入端处的反相器栅极被分割成差分信号。下面的电容器-电阻器网络将信号区分为小而窄的瞬态信号，然后由两个比较器将该信号转换为轨至轨的差分脉冲。比较器输出驱动具有馈送输出复用器的输出的NOR栅极触发器。在触发器的驱动输出端处的决策逻辑(DCL)测量信号瞬态之间的持续时间。如果两个连续瞬态之间的持续时间超过一定时间限制(例如，在低频信号的情况下)，DCL迫使输出多路复用器从高频切换到低频通道。在一个示例中，低频输入信号以内部振荡器的载波频率进行脉冲宽度调制(PWM)，以创造能够通过电容屏障的足够高的频率。当输入被调制时，低通滤波器(LPF)将高频载波从实际数据中去除，然后再将实际数据传到输出多路复用器。在此示例中，用于形成封装结构120的模具化合物或任何其他封装剂作为具有设计隔离间距的隔离电介质屏障，以在湿度、温度和可靠性应力条件下提供稳健高介电强度屏障。可以以给定电路应用所需的电路性能的相互电容的期望定制设计来图案化起始引线框架101。电容器隔离可以与用于创建管芯108和109的功能硅或其他半导体加工的任何过程制造节点相结合。在这方面中，可以在不改变用于制造管芯108和109的制造过程的情况下为特定隔离应用定制引线框架101，而且与集成隔离部件解决方案相比，半导体管芯的制造可以简化且具成本效益。此外，可以使用现有封装组装过程和装置来制造所述示例，从而提供紧凑的成本效益的隔离解决方案。
还参考图3-图7，图3示出制造封装的电子装置的方法300，并且图4-图7示出根据方法300的在不同制造阶段的图1的封装的电子装置示例100。方法300从图3中的302开始：定位一个或多个引线框架，例如图4中的引线框架101，使得第一导电板104的第一侧面110与第二导电板105的第二侧面114隔开并直接面向该第二侧面114，第一导电板104的其他侧面不直接面向第二导电板105的侧面，且第二导电板105的其他侧面不直接面向第一导电板104的侧面。如图5所示，在304处执行管芯附接过程，该过程将第一管芯108附接到第一管芯附接焊盘106，并将第二管芯109附接到第二管芯附接焊盘107。方法300在306处以执行连接过程而继续。在图6所示的一个示例中，连接过程是将第一键合线112与第一管芯108和第一导电板104电性连接的线键合过程。线键合过程还将第二键合线113与第二管芯109和第二导电板105电性连接。在图6的示例中，306处的线键合过程将在管芯108和109的导电特征(例如键合焊盘)之间的多个键合线111、112和113与引线102和/或导电板104和105互连，以形成包括隔离电容器C1和C2的电路。
方法300在图3中的308处以形成模制封装结构120的成型过程而继续。在图7的示例中，成型过程为引线框架组件的每个预期电子装置区域创建单独模制封装结构120。在此示例中，各个封装结构120分别包围第一管芯108、第二管芯109、第一键合线112、第二键合线112、第一导电板104的一部分以及第二导电板105的一部分。某些示例还包括图3中310处的引线修理和成型操作，但是不是所有可能实施方案的严格要求。在312，方法300还包括例如使用激光切割或锯切将第一导电板104、第二导电板105和导电引线102与引线框架101的剩余部分分离。图8示出分离的封装电子装置100的示例。
还参考图9和图10，图9中的另一示例性封装的电子装置900包括通过图10中所示的相应第一起始引线框架1001和第二起始引线框架1002的导电板104和105的排列和定位而形成的基于引线框架的隔离电容器。此示例提供沿Z方向的竖直电容器板间距，其中第一引线框架1001的相应第一导电板104具有向上大致平面的第一侧面，且第二引线框架1002的对应相应第二导电板105具有向下大致平面的第二侧面。此实施例中的电子装置900包括上述引线102、管芯附接焊盘106和107、半导体管芯108和109以及模制的封装结构120，以及用于在管芯108与引线102和导电板104和105之间提供互连的键合线(在图9中未示出)，以经由分别由封装结构120的电介质材料分离的四个导电板104和四个导电板105创建的四个电容器来形成具有两个隔离电压域和电容器连接部的电路。
与图1的电子装置100一样，第二导电板105中每个导电板的向下面向的第二侧面与相应第一导电板104的向上面向的第一侧面隔开并直接面向该第一侧面。此外，第一导电板104的其他侧面不直接面向相应第二导电板105的侧面，且相应第二导电板105的其他侧面也不直接面向相应第一导电板104的侧面。此外，在图9和图10的示例中，封装结构120具有沿第一方向X彼此隔开的第一侧面和第二相对的侧面，并且导电引线102的部分沿封装结构120的相应第一和第二侧暴露在封装结构120外。此外，导电引线102沿着封装结构120相应第一和第二侧面沿第二方向Y彼此隔开。在此示例中，相应第二导电板105的第二侧面沿垂直于第一方向X和第二方向Y的第三方向Z与相应第一导电板104的第一侧面竖直隔开。在其他实施方案中，第一和第二导电板诸如沿Y方向彼此横向隔开。
如图10所示，第一导电板104各自具有带有第一侧面的第一部分，以及通过带子接合到第一部分的第二部分，其中相应第一导电板104的第一部分和第二部分不共面。同样地，相应第二导电板105具有包括第二侧面的第一部分，以及通过弯曲部与第一部分接合的第二部分，且相应第二导电板105的第一和第二部分不共面。在制造过程期间(例如，在根据上述示例方法300的302处)，如图10所示，第一引线框架1001相对于第二引线框架1002定位，使得第一引线框架1001的第一导电板104的第一侧面与第二引线框架1002的第二导电板105的相应第二侧面隔开并直接面向该第二侧面，第一导电板104的其他侧面不直接面向相应第二导电板105的侧面，并且第二导电板105的其他侧面不直接面向第一导电板104的侧面。
还参考图11和图12，图11示出另一个示例性封装的电子装置1100，其具有第一和第二半导体管芯108和109以及具有与第一起始引线框架1101和第二起始引线框架1102竖直隔开的导电板的隔离电容器，以及具有附加相应第一导电电容器板1104和第二导电电容器板1105的电介质插入结构1103。图12示出用于制造图11的封装电子装置1100的第一起始引线框架1101和第二起始引线框架1102以及插入结构1103。在一个示例中，插入结构1103具有由电介质分离的相应第一和第二顶侧导电板1104和1105。可以通过各种技术制造插入结构1103、1104、1105，包括但不限于双层层压结构、预模制引线框架(PMLF)、MIS等。在各种实施方案中，第一导电板1104和第二导电板1105中的一个或多个在嵌入的电介质插件1103上或中。
电子装置1100具有上述引线102、管芯附接焊盘106和107、半导体管芯108和109以及模制封装结构120，以及用于在管芯108与引线102和导电板104、1104、105和1105之间提供互连的键合线111、112和113以经由通过四个导电板104和四个导电板105以及分别由封装结构120的电介质材料分离的插入结构1103的相关导电板1104和1105来创建的四个电容器来形成具有两个隔离电压域和电容器连接部的电路。在此示例中，封装结构120具有沿第一方向X彼此隔开的第一侧面和第二相对的侧面，且导电引线102的部分沿相应第一和第二封装结构侧暴露在封装结构120外。此示例中的导电引线102沿第二方向Y彼此隔开，并且相应第二导电板105、1105的第二侧面沿第三方向Z与相应第一导电板104、1104的第一侧面隔开。此示例还提供竖直电容器板间距，但是不是使用插入结构的所有可能实施方案的严格要求。
在制造期间(例如,在根据上述示例方法300的302处)，第一引线框架1101、第二引线框架1102和电介质插入结构1103彼此相对定位，使得第一引线框架1001的第一导电板104的第一侧面与电介质插入结构1103的第二导电板1105的相应第二侧面隔开并直接面向该第二侧面，第一导电板104的其他侧面不直接面向第二导电板1105的侧面，且第二导电板1105的其他侧面不直接面向第一导电板104的侧面。在此示例中的302处的相对定位还使得第二引线框架1102的第三导电板105的第一侧面与电介质插件1103的第四导电板1104的第二侧面隔开并直接面向该第二侧面，第三导电板105的其他侧面不直接面向第四导电板1104的侧面，且第四导电板1104的其他侧面不直接面向第三导电板105的侧面。
图13示出功率转换系统1300，其具有隔离的初级和次级电路以及包括图1的封装电子装置100的控制或反馈信号路径。此示例包括直流电源1302，其输出端联接到隔离变压器1304的初级绕组的第一端。初级绕组的第二端联接到初级站点开关电路1306。变压器1304的次级绕组与次级电路1308联接，例如以实现反激式开关功率转换系统1300。联接次级电路1308以提供调节的输出功率来驱动负载1310。本示例中的电子装置100是隔离装置，其提供来自次级电路1308二初级侧开关电路1306的反馈信号或开关控制信号。在一个示例中，相对于输出或负载侧电压域，次级电路1308将信号提供到隔离装置100，该信号例如代表与变压器1304的次级绕组联接的开关电路的零交叉。在此示例中，隔离装置100向初级站点开关电路1306提供隔离信号，并且作为响应，初级站点开关电路启动新开关周期，以关闭开关，从而使变压器1304的初级绕组中的电流流动。在另一个示例中，次级电路1308将反馈信号提供到隔离装置100，该信号代表负载1310的输出电压或输出电流，并且初级站点开关电路1306根据来自隔离装置100的反馈信号以闭环方式调节输出电压或电流。
所述实施例提供用于信号隔离的全局低成本解决方案，具有跨封装类型和尺寸的适用性。此外，这些示例可用于在不需要在半导体管芯108和109上或中集成电容器隔离部件的情况下在单个封装电子装置100、900、1100中提供高电压隔离，从而降低管芯制造的成本和复杂性。此外，所述的电子装置100、900、1100提供在封装的电子装置本身内的集成，从而减轻或避免与使用光联接器或其他外部隔离部件有关的额外成本和电路板空间。所述的示例使用引线框架金属结构提供信号隔离，其用于作为硅制造过程无关的解决方案。此外，所产生的解决方案比在硅制造过程中集成隔离部件的成本低得多。此外，可以使用现有的引线框架制造和装配基础设施和过程来制造电子装置100、900和1100，从而允许适应各种不同设计和使用应用。这些隔离解决方案可以扩展到所有引线框架和/或基于层压的封装类型和外形因素，同时提供稳健隔离屏障。通过从硅制造过程节点中移除隔离部件的依赖性并将隔离解决方案集成到引线框架本身，所描述的示例为以前的高成本、长周期和基于隔离技术的开发限制的问题提供技术解决方案，因为每个过程节点都有单独的设计、鉴定和认证要求。
在权利要求的范围内在所述实施例中可以进行修改，并且可以存在其他实施方案。

Claims (20)

1.一种电子装置，其包括：
封装结构；
导电引线，其部分暴露在所述封装结构外；
第一管芯，其安装到所述封装结构中的第一管芯附接焊盘；
第二管芯，其安装到所述封装结构中的第二管芯附接焊盘；
所述封装结构中的第一导电板，所述第一导电板具有第一侧面；
所述封装结构中的第二导电板，所述第二导电板具有第二侧面；
第一键合线，其联接到所述第一管芯和所述封装结构中的所述第一导电板；以及
第二键合线，其联接到所述第二管芯和所述封装结构中的所述第二导电板；
所述第二导电板的所述第二侧面与所述第一导电板的所述第一侧面隔开并直接面向所述第一导电板的所述第一侧面，所述封装结构的一部分在所述第一导电板的所述第一侧面和所述第二导电板的所述第二侧面之间延伸以形成电容器，所述第一导电板的其他侧面不直接面向所述第二导电板的侧面，且所述第二导电板的其他侧面不直接面向所述第一导电板的侧面。
2.根据权利要求1的电子装置，其中：所述第一导电板的所述第一侧面在第一平面内延伸；所述第二导电板的所述第二侧面在第二平面内延伸；并且所述第一平面和所述第二平面相互平行。
3.根据权利要求2所述的电子装置，其中，所述第一导电板和所述第二导电板在垂直于所述第一平面和所述第二平面的第三平面内共面。
4.根据权利要求2所述的电子装置，其中：所述封装结构具有第一侧面和第二相对的侧面；所述封装结构的所述第一侧面和所述第二侧面沿第一方向彼此隔开；所述导电引线的部分沿所述封装结构的相应所述第一侧面和所述第二侧面暴露在所述封装结构外；所述导电引线沿所述封装结构的相应所述第一侧面和所述第二侧面的第二方向彼此隔开；所述第二方向与所述第一方向垂直；并且所述第二导电板的所述第二侧面沿所述第一方向和所述第二方向中的一个方向与所述第一导电板的所述第一侧面隔开。
5.根据权利要求1所述的电子装置，其中：所述封装结构具有第一侧面和第二相对的侧面；所述封装结构的所述第一侧面和所述第二侧面沿第一方向彼此隔开；所述导电引线的部分沿所述封装结构的相应所述第一侧面和所述第二侧面暴露在所述封装结构外；所述导电引线沿所述封装结构的相应所述第一侧面和所述第二侧面的第二方向彼此隔开；所述第二方向与所述第一方向垂直；并且所述第二导电板的所述第二侧面沿与所述第一方向和所述第二方向垂直的第三方向与所述第一导电板的所述第一侧面隔开。
6.根据权利要求5所述的电子装置，其中：所述第一导电板具有带有所述第一侧面的第一部分，和第二部分；并且所述第一导电板的所述第一部分和所述第二部分不共面。
7.根据权利要求6所述的电子装置，其中：所述第二导电板具有带有所述第二侧面的第一部分，和第二部分；并且所述第二导电板的所述第一部分和所述第二部分不共面。
8.根据权利要求6所述的电子装置，其中：所述第一导电板的所述第一侧面在第一平面内延伸；所述第二导电板的所述第二侧面在第二平面内延伸；并且所述第一平面和所述第二平面相互平行。
9.根据权利要求5所述的电子装置，其还包括所述封装结构中的嵌入式电介质插件，其中，所述第一导电板和所述第二导电板中的一个在所述嵌入式电介质插件上或中。
10.根据权利要求9所述的电子装置，其包括在所述嵌入式电介质插件上或中的多个导电板。
11.根据权利要求9所述的电子装置，其中：所述第一导电板的所述第一侧面在第一平面内延伸；所述第二导电板的所述第二侧面在第二平面内延伸；并且所述第一平面和所述第二平面相互平行。
12.根据权利要求5所述的电子装置，其中：所述第一导电板的所述第一侧面在第一平面内延伸；所述第二导电板的所述第二侧面在第二平面内延伸；并且所述第一平面和所述第二平面相互平行。
13.一种方法，其包括：
定位引线框架，使得：第一导电板的第一侧面与第二导电板的第二侧面隔开并直接面向所述第二导电板的所述第二侧面；所述第一导电板的其他侧面不直接面向所述第二导电板的侧面；且所述第二导电板的其他侧面不直接面向所述第一导电板的侧面；
执行将第一键合线与第一管芯和所述第一导电板电性连接，并将第二键合线与第二管芯和所述第二导电板电性连接的连接过程；
执行形成封装结构的成型过程，所述封装结构包围：所述第一管芯；所述第二管芯；所述第一键合线；所述第二键合线；第一导电板的一部分以及所述第二导电板的一部分；以及
将所述第一导电板、所述第二导电板和导电引线与所述引线框架的剩余部分分开。
14.根据权利要求13所述的方法，其中定位所述引线框架包括：
将第一引线框架相对于第二引线框架或相对于电介质插件定位，使得：所述第一引线框架的所述第一导电板的所述第一侧面与所述第二引线框架的或所述电介质插件的所述第二导电板的所述第二侧面隔开并直接面向所述第二侧面；所述第一导电板的其他侧面不直接面向所述第二导电板的侧面；并且所述第二导电板的其他侧面不直接面向所述第一导电板的侧面。
15.根据权利要求14所述的方法，其中，定位所述引线框架包括：
将所述第一引线框架相对于所述电介质插件定位，使得：所述第一引线框架的所述第一导电板的所述第一侧面与所述电介质插件的所述第二导电板的所述第二侧面隔开并直接面向所述第二侧面；所述第一导电板的其他侧面不直接面向所述第二导电板的侧面；并且所述第二导电板的其他侧面不直接面向所述第一导电板的侧面；以及
将所述第二引线框架相对于所述电介质插件定位，使得：所述第二引线框架的第三导电板的第一侧面与所述电介质插件的第四导电板的第二侧面隔开并直接面向所述第二侧面；所述第三导电板的其他侧面不直接面向所述第四导电板的侧面；并且所述第四导电板的其他侧面不直接面向所述第三导电板的侧面。
16.根据权利要求13所述的方法，其中，定位所述引线框架包括：
将第一引线框架相对于电介质插件定位，使得：所述第一引线框架的所述第一导电板的所述第一侧面与所述电介质插件的第二导电板的第二侧面隔开并直接面向所述第二侧面；所述第一导电板的其他侧面不直接面向所述第二导电板的侧面；并且所述第二导电板的其他侧面不直接面向所述第一导电板的侧面；以及
将第二引线框架相对于所述电介质插件定位，使得：所述第二引线框架的第三导电板的第一侧面与所述电介质插件的第四导电板的第二侧面隔开并直接面向所述第二侧面；所述第三导电板的其他侧面不直接面向所述第四导电板的侧面；并且所述第四导电板的其他侧面不直接面向所述第三导电板的侧面。
17.一种系统，其包括：
第一电压域的第一电子电路；
第二电压域的第二电子电路；以及
隔离装置，其与所述第一电子电路和所述第二电子电路联接，所述隔离装置包括：
封装结构；
第一组导电引线，其部分暴露在所述封装结构外且与所述第一电子电路联接；
第二组导电引线，其部分暴露在所述封装结构外且与所述第二电子电路联接；
第一管芯，其安装到所述封装结构中的第一管芯附接焊盘且联接到所述第一组导电引线；
第二管芯，其安装到所述封装结构中的第二管芯附接焊盘且联接到所述第二组导电引线；
所述封装结构中的第一导电板，所述第一导电板具有第一侧面；
所述封装结构中的第二导电板，所述第二导电板具有第二侧面；
第一键合线，其联接到所述第一管芯和所述封装结构中的所述第一导电板；以及
第二键合线，其联接到所述第二管芯和所述封装结构中的所述第二导电板，
所述第二导电板的所述第二侧面与所述第一导电板的所述第一侧面隔开并直接面向所述第一侧面，所述封装结构的一部分在所述第一导电板的所述第一侧面和所述第二导电板的所述第二侧面之间延伸以形成电容器，所述第一导电板的其他侧面不直接面向所述第二导电板的侧面，且所述第二导电板的其他侧面不直接面向所述第一导电板的侧面。
18.根据权利要求17所述的系统，其中：所述第一导电板的所述第一侧面在第一平面内延伸；所述第二导电板的所述第二侧面在第二平面内延伸；所述第一平面和所述第二平面相互平行；并且所述第一导电板和所述第二导电板在垂直于所述第一平面和所述第二平面的第三平面内共面。
19.根据权利要求17所述的系统，其中：所述第一导电板具有带有所述第一侧面的第一部分，和第二部分；并且所述第一导电板的所述第一部分和所述第二部分不共面。
20.根据权利要求17所述的系统，其中，所述隔离装置还包括所述封装结构中的嵌入式电介质插件，其中，所述第一导电板和所述第二导电板中的一个在所述嵌入式电介质插件上或中。
CN202180042828.1A 2020-06-15 2021-06-15 引线框架电容器 Pending CN115702466A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/901,310 US11205611B1 (en) 2020-06-15 2020-06-15 Leadframe capacitors
US16/901,310 2020-06-15
PCT/US2021/037410 WO2021257547A1 (en) 2020-06-15 2021-06-15 Leadframe capacitors

Publications (1)

Publication Number Publication Date
CN115702466A true CN115702466A (zh) 2023-02-14

Family

ID=78825879

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180042828.1A Pending CN115702466A (zh) 2020-06-15 2021-06-15 引线框架电容器

Country Status (5)

Country Link
US (2) US11205611B1 (zh)
EP (1) EP4165666A4 (zh)
JP (1) JP2023530301A (zh)
CN (1) CN115702466A (zh)
WO (1) WO2021257547A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7192688B2 (ja) * 2019-07-16 2022-12-20 Tdk株式会社 電子部品パッケージ

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61108160A (ja) * 1984-11-01 1986-05-26 Nec Corp コンデンサ内蔵型半導体装置及びその製造方法
US5444600A (en) 1992-12-03 1995-08-22 Linear Technology Corporation Lead frame capacitor and capacitively-coupled isolator circuit using the same
US7468547B2 (en) * 2007-05-11 2008-12-23 Intersil Americas Inc. RF-coupled digital isolator
US8988142B2 (en) * 2013-03-10 2015-03-24 Microchip Technology Incorporated Integrated high voltage isolation using low value capacitors
US9035422B2 (en) 2013-09-12 2015-05-19 Texas Instruments Incorporated Multilayer high voltage isolation barrier in an integrated circuit
US10643929B2 (en) * 2014-05-12 2020-05-05 Texas Instruments Incorporated Cantilevered leadframe support structure for magnetic wireless transfer between integrated circuit dies
US9165873B1 (en) * 2014-07-28 2015-10-20 Texas Instruments Incorporated Semiconductor package having etched foil capacitor integrated into leadframe
JP2017525164A (ja) * 2014-08-14 2017-08-31 オクタボ・システムズ・リミテッド・ライアビリティ・カンパニーＯｃｔａｖｏ Ｓｙｓｔｅｍｓ Ｌｌｃ システム・イン・パッケージ（ｓｉｐ）デバイス用の改良された基板
US9704639B2 (en) 2014-11-07 2017-07-11 Solantro Semiconductor Corp. Non-planar inductive electrical elements in semiconductor package lead frame
US10546847B2 (en) * 2015-03-27 2020-01-28 Fairchild Semiconductor Corporation Substrate interposer on a leadframe
US10497506B2 (en) 2015-12-18 2019-12-03 Texas Instruments Incorporated Methods and apparatus for isolation barrier with integrated magnetics for high power modules
US20170194088A1 (en) 2015-12-30 2017-07-06 Texas Instruments Incorporated Isolation Transformer Topology
US10819543B2 (en) 2016-01-11 2020-10-27 Texas Instruments Incorporated Common mode transient immunity circuit for opto-isolator emulation
US10447202B2 (en) 2017-02-08 2019-10-15 Texas Instruments Incorporated Apparatus for communication across a capacitively coupled channel
US10943855B2 (en) * 2017-08-23 2021-03-09 Semiconductor Components Industries, Llc Electronic device packaging with galvanic isolation
CN110098156B (zh) 2018-01-29 2023-04-18 光宝新加坡有限公司 用于电容耦合隔离器的电容耦合封装结构
US10840013B2 (en) 2018-05-22 2020-11-17 Texas Instruments Incorporated Galvanic isolation in devices
US20200168534A1 (en) 2018-11-28 2020-05-28 Texas Instruments Incorporated Multi-chip module including standalone capacitors
US10957655B2 (en) 2018-12-11 2021-03-23 Texas Instruments Incorporated Integrated circuit with inductors having electrically split scribe seal

Also Published As

Publication number Publication date
US20210391240A1 (en) 2021-12-16
US20220077038A1 (en) 2022-03-10
WO2021257547A1 (en) 2021-12-23
JP2023530301A (ja) 2023-07-14
US11688672B2 (en) 2023-06-27
EP4165666A4 (en) 2023-12-20
US11205611B1 (en) 2021-12-21
EP4165666A1 (en) 2023-04-19

Similar Documents

Publication Publication Date Title
US9929079B2 (en) Leadless electronic packages for GAN devices
TWI769202B (zh) 半導體裝置
US9842797B2 (en) Stacked die power converter
KR100445073B1 (ko) 듀얼 다이 패키지
US20120228696A1 (en) Stacked die power converter
US8951847B2 (en) Package leadframe for dual side assembly
US9468087B1 (en) Power module with improved cooling and method for making
US6836010B2 (en) Semiconductor device include relay chip connecting semiconductor chip pads to external pads
US10861828B2 (en) Molded semiconductor package having a package-in-package structure and methods of manufacturing thereof
KR100621547B1 (ko) 멀티칩 패키지
US10504823B2 (en) Power semiconductor device with small contact footprint and the preparation method
CN115702466A (zh) 引线框架电容器
KR20050020930A (ko) 회로 장치
CN111508943B (zh) 封装结构及其制造方法
KR101685068B1 (ko) 시스템 인 패키지 및 이의 제조방법
US20210257282A1 (en) Multi-chip module leadless package
US20220216135A1 (en) Semiconductor Device and Method For Manufacture of Semiconductor Device
US11444012B2 (en) Packaged electronic device with split die pad in robust package substrate
US11870341B2 (en) Isolated power converter package with molded transformer
US20230187348A1 (en) Semiconductor fuse with multi-bond wire
US20230245968A1 (en) Semiconductor package with power electronics carrier having trench spacing adapted for delamination
US20230245951A1 (en) Semiconductor device
JP3994084B2 (ja) 半導体装置
CN113474860A (zh) 具有用于降低的emi的集成屏蔽拓扑结构的隔离变压器
CN118216001A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination