CN115701628A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN115701628A
CN115701628A CN202210604503.4A CN202210604503A CN115701628A CN 115701628 A CN115701628 A CN 115701628A CN 202210604503 A CN202210604503 A CN 202210604503A CN 115701628 A CN115701628 A CN 115701628A
Authority
CN
China
Prior art keywords
scan
signal
output
line
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210604503.4A
Other languages
English (en)
Inventor
马亨根
金志雄
宋晙溶
李圣柱
郑金东
许尚贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115701628A publication Critical patent/CN115701628A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

公开了显示装置。显示装置包括显示面板和扫描驱动器，显示面板包括与多个扫描线和多个数据线连接的多个像素以及连接到多个扫描线的多个连接线，扫描驱动器驱动多个扫描线。扫描驱动器包括将第一输出信号作为扫描信号输出到第一输出线并且将第二输出信号输出到第二输出线的扫描信号输出电路、响应于第一分配控制信号和第二分配控制信号将第一输出信号输出到第一连接线或第三连接线并且将第二输出信号输出到第二连接线或第四连接线的信号分配电路以及响应于第一扫描关断控制信号和第二扫描关断控制信号将栅极关断电平输出到多个扫描线中的至少一个的扫描关断电路。

Description

显示装置
本申请要求于2021年8月2日提交的第10-2021-0101602号韩国专利申请的优先权，该韩国专利申请的整体公开内容通过引用以其整体并入本文中。
技术领域
本公开的各种实施方式涉及电子装置，并且更具体地涉及显示装置。
背景技术
通常，显示装置具有扫描驱动器布置在显示面板的一侧上并且数据驱动器布置在显示面板的另一侧上的结构。近来，已开发了用于窄边框的显示装置的结构，在该结构中显示装置的两侧上的非显示区域被最小化。例如，为了实现窄边框，已对具有单侧驱动结构的面板进行了研究，在该单侧驱动结构中扫描驱动器和数据驱动器一起排列在面板的相同侧上。
发明内容
本公开的各种实施方式涉及具有包括扫描驱动器的集成到显示面板中的信号分配电路和扫描关断电路的单侧驱动结构的显示装置。
本公开的实施方式提供了一种显示装置，该显示装置包括显示面板和扫描驱动器，显示面板包括与多个扫描线和多个数据线连接的多个像素以及多个连接线，多个连接线各自连接到多个扫描线中的对应扫描线，扫描驱动器驱动多个扫描线。在这种实施方式中，扫描驱动器包括将第一输出信号作为扫描信号输出到第一输出线并且将第二输出信号作为扫描信号输出到第二输出线的扫描信号输出电路、响应于第一分配控制信号和第二分配控制信号将第一输出信号输出到多个连接线中的第一连接线或多个连接线中的第三连接线并且将第二输出信号输出到多个连接线中的第二连接线或多个连接线中的第四连接线的信号分配电路以及响应于第一扫描关断控制信号和第二扫描关断控制信号将栅极关断电平输出到多个扫描线中的至少一个的扫描关断电路。在这种实施方式中，第一连接线至第四连接线分别连接到多个扫描线中的在第一方向上延伸的第一扫描线至第四扫描线，并且第一扫描线至第四扫描线可在与第一方向相交的第二方向上顺序地排列。
根据实施方式，第一连接线至第四连接线可在第一方向上顺序地排列。
根据实施方式，信号分配电路可包括第一晶体管、第二晶体管、第三晶体管和第四晶体管，第一晶体管连接在第一输出线与第一连接线之间，其中第一晶体管可响应于第一分配控制信号而导通，第二晶体管连接在第二输出线与第二连接线之间，其中第二晶体管可响应于第一分配控制信号而导通，第三晶体管连接在第一输出线与第三连接线之间，其中第三晶体管可响应于第二分配控制信号而导通，第四晶体管连接在第二输出线与第四连接线之间，其中第四晶体管可响应于第二分配控制信号而导通。
根据实施方式，扫描关断电路可包括第一关断晶体管、第二关断晶体管、第三关断晶体管和第四关断晶体管，第一关断晶体管连接在供给具有栅极关断电平的电压的电源线与第一扫描线之间，其中第一关断晶体管可响应于第一扫描关断控制信号而导通，第二关断晶体管连接在电源线与第二扫描线之间，其中第二关断晶体管可响应于第一扫描关断控制信号而导通，第三关断晶体管连接在电源线与第三扫描线之间，其中第三关断晶体管可响应于第二扫描关断控制信号而导通，第四关断晶体管连接在电源线与第四扫描线之间，其中第四关断晶体管可响应于第二扫描关断控制信号而导通。
根据实施方式，第二分配控制信号可为第一分配控制信号的反相信号。
根据实施方式，第一分配控制信号和第二扫描关断控制信号可为从相同信号线提供的彼此相同的信号。
根据实施方式，第二分配控制信号和第一扫描关断控制信号可为从相同信号线提供的彼此相同的信号。
根据实施方式，在第一分配控制信号的栅极导通时段期间，具有栅极导通电平的第一输出信号和第二输出信号可分别顺序地提供给第一扫描线和第二扫描线。
根据实施方式，在第二分配控制信号的栅极导通时段期间，具有栅极导通电平的第一输出信号和第二输出信号可分别顺序地提供给第三扫描线和第四扫描线。
根据实施方式，扫描信号输出电路可布置在连接到显示面板的柔性膜上，信号分配电路和扫描关断电路可集成到显示面板中，并且信号分配电路可通过第一输出线和第二输出线连接到扫描信号输出电路。
根据实施方式，第一晶体管至第四晶体管和第一关断晶体管至第四关断晶体管中的至少一部分可布置在显示面板的排列有多个像素的显示区域中。
根据实施方式，显示装置还可包括与扫描信号输出电路一起布置在显示面板的一侧上的数据驱动器，其中数据驱动器可驱动多个数据线。
根据实施方式，数据驱动器可与扫描信号输出电路一起布置在柔性膜上。
根据实施方式，扫描信号输出电路可包括基于时钟信号将输入信号的多个修改信号顺序地输出并且彼此独立地连接的多个移位寄存器、各自使用移位寄存器中的两个非相邻的移位寄存器的输出来生成第一中间信号的多个逻辑或电路、各自使用相应的逻辑或电路的输出和输出使能信号来生成第二中间信号的多个逻辑与电路、各自将相应的第二中间信号的电压电平调整为与扫描信号的高电平或低电平对应的多个电平移位器以及分别将多个电平移位器的输出提供给第一输出线和第二输出线的多个缓冲器。
根据实施方式，信号分配电路还可包括第五晶体管、第六晶体管、第七晶体管和第八晶体管，第五晶体管连接在第一输出线与第五连接线之间，其中第五晶体管可响应于第三分配控制信号而导通，第六晶体管连接在第二输出线与第六连接线之间，其中第六晶体管可响应于第三分配控制信号而导通，第七晶体管连接在第一输出线与第七连接线之间，其中第七晶体管可响应于第四分配控制信号而导通，第八晶体管连接在第二输出线与第八连接线之间，其中第八晶体管可响应于第四分配控制信号而导通。
根据实施方式，扫描关断电路还可包括第五关断晶体管、第六关断晶体管、第七关断晶体管和第八关断晶体管，第五关断晶体管连接在电源线与第五扫描线之间，其中第五关断晶体管可响应于第三扫描关断控制信号而导通，第六关断晶体管连接在电源线与第六扫描线之间，其中第六关断晶体管可响应于第三扫描关断控制信号而导通，第七关断晶体管连接在电源线与第七扫描线之间，其中第七关断晶体管可响应于第四扫描关断控制信号而导通，第八关断晶体管连接在电源线与第八扫描线之间，其中第八关断晶体管可响应于第四扫描关断控制信号而导通。
根据实施方式，扫描驱动器还可包括响应于外部装置提供的控制信号而生成第一分配控制信号至第四分配控制信号和第一扫描关断控制信号至第四扫描关断控制信号的解码器，并且第一扫描关断控制信号至第四扫描关断控制信号可分别为第一分配控制信号至第四分配控制信号的反相信号。
本公开的实施方式提供了一种显示装置，该显示装置包括显示面板和扫描驱动器，显示面板包括与多个扫描线和多个数据线连接的多个像素以及多个连接线，多个连接线各自连接到多个扫描线中的对应扫描线，扫描驱动器驱动多个扫描线。在这种实施方式中，扫描驱动器包括将第一输出信号作为扫描信号输出到第一输出线并且将第二输出信号作为扫描信号输出到第二输出线的扫描信号输出电路、响应于第一分配控制信号和第二分配控制信号将第一输出信号输出到多个连接线中的第一连接线或多个连接线中的第三连接线并且将第二输出信号输出到多个连接线中的第二连接线或多个连接线中的第四连接线的信号分配电路以及响应于第一扫描关断控制信号和第二扫描关断控制信号将栅极关断电平输出到多个扫描线中的至少一个的扫描关断电路。在这种实施方式中，第一连接线至第四连接线分别连接到多个扫描线中的在第一方向上延伸的第一扫描线至第四扫描线，信号分配电路和扫描关断电路中的每个可包括多个晶体管，并且多个晶体管可排列在显示面板的排列有多个像素的显示区域中。
本公开的实施方式提供了一种显示装置，该显示装置包括显示面板和扫描驱动器，显示面板包括与多个扫描线和多个数据线连接的多个像素以及多个连接线，多个连接线各自连接到多个扫描线中的对应扫描线，扫描驱动器驱动多个扫描线。在这种实施方式中，扫描驱动器包括将第一输出信号作为扫描信号输出到第一输出线并且将第二输出信号作为扫描信号输出到第二输出线的扫描信号输出电路、响应于第一分配控制信号和第二分配控制信号将第一输出信号输出到多个连接线中的第一连接线或多个连接线中的第三连接线并且将第二输出信号输出到多个连接线中的第二连接线或多个连接线中的第四连接线的信号分配电路以及响应于第一扫描关断控制信号和第二扫描关断控制信号将栅极关断电平输出到多个扫描线中的至少一个的扫描关断电路。在这种实施方式中，第一连接线至第四连接线分别连接到多个扫描线中的在第一方向上延伸的第一扫描线至第四扫描线，在第一分配控制信号的栅极导通时段期间，具有栅极导通电平的第一输出信号和第二输出信号分别顺序地提供给第一扫描线和第二扫描线，并且在第二分配控制信号的栅极导通时段期间，具有栅极导通电平的第一输出信号和第二输出信号分别顺序地提供给第三扫描线和第四扫描线。
根据实施方式，第一扫描关断控制信号可为第一分配控制信号的反相信号，并且第二扫描关断控制信号可为第二分配控制信号的反相信号。
在本发明的实施方式中，显示装置可包括集成到显示面板中的扫描驱动器的信号分配电路和扫描驱动器的扫描关断电路。在这种实施方式中，可使用信号分配电路和扫描关断电路来执行扫描信号输出的解复用，并因此可减小显示面板中的死区和边框。在这种实施方式中，由于信号分配电路集成到显示面板中，因此可减少面板焊盘和芯片焊盘的数量并且减小扫描驱动器芯片的尺寸，并且扫描驱动器芯片和数据驱动器芯片可一起安装在单个柔性膜中。因此，可减少制造成本。
在这种实施方式中，扫描关断电路可将供给到非激活的扫描线的信号稳定地保持在低电压处，从而防止像素的失效。
在这种实施方式中，由于彼此不相邻的扫描线彼此共享输出线，因此扫描信号可由于从扫描信号输出电路输出的具有栅极关断电平的输出信号而不是从电源线(和电源)供给的低电压来下降(或下沉)。因此，与用于使用低电压下拉扫描信号的方案相比，可进一步改善防止当像素的晶体管(开关晶体管)由于扫描信号的供给的中断而关断时反冲故障发生的效果。
附图说明
图1是示出根据本公开的实施方式的显示装置的框图。
图2是示出图1的显示装置的实施方式的框图。
图3是示出图1的显示装置的一部分的实施方式的框图。
图4是示出包括在图1的显示装置中的驱动器芯片的实施方式的图。
图5是示出包括在图1的显示装置中的扫描驱动器的实施方式的图。
图6是示出图5的扫描驱动器的操作的实施方式的信号时序图。
图7是示出包括在图1的显示装置中的显示面板的实施方式的图。
图8是示出包括在图1的显示装置中的扫描驱动器的实施方式的框图。
图9是示出包括在图8的扫描驱动器中的信号分配电路和扫描关断电路的实施方式的电路图。
图10是示出图9的信号分配电路和扫描关断电路的操作的实施方式的信号时序图。
具体实施方式
现在将在下文中参照示出了各种实施方式的附图对本发明进行更加全面地描述。然而，本发明可以许多不同的形式实施，并且不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式以使得本公开将为彻底和完整的，并且将向本领域技术人员全面地传达本发明的范围。在整个说明书中，相似的附图标记是指相似的元件。
将理解的是，当元件被称为在另一元件“上”时，该元件能够直接在另一元件上，或者它们之间可存在居间元件。相反，当元件被称为“直接”在另一元件“上”时，则不存在居间元件。
将理解的是，尽管术语“第一”、“第二”、“第三”等可在本文中用于描述各种元件、部件、区、层和/或部分，但这些元件、部件、区、层和/或部分不应受这些术语限制。这些术语仅用于将一个元件、部件、区、层或者部分与另一元件、部件、区、层或者部分区分开。因此，下面讨论的第一“元件”、“部件”、“区”、“层”或“部分”能够被称作第二元件、部件、区、层或部分，而不背离本文中的教导。
本文中所使用的专业用语仅出于描述特定实施方式的目的，并且不旨在进行限制。除非上下文另有清楚指示，否则如本文中所使用的“一(a)”、“一(an)”、“该(the)”和“至少一个(at least one)”不象征数量的限制，并且旨在包括单数和复数这两者。例如，除非上下文另有清楚指示，否则“元件”具有与“至少一个元件”相同的含义。“至少一个(atleast one)”将不被解释为限制“一(a)”或者“一(an)”。“或者(or)”意味着“和/或(and/or)”。如本文中所使用的，术语“和/或”包括相关联所列项目中的一个或多个的任何和所有组合。还将理解的是，当术语“包括(comprises)”和/或“包括(comprising)”或者“包括(includes)”和/或“包括(including)”在本说明书中使用时，说明所陈述的特征、区、整数、步骤、操作、元件和/或部件的存在，但不排除一个或多个其它特征、区、整数、步骤、操作、元件、部件和/或其集群的存在或添加。
此外，诸如“下”或“底部”和“上”或“顶部”的相对术语可在本文中用于描述如图中所示的一个元件与另一元件的关系。将理解的是，除了图中描绘的取向之外，相对术语还旨在涵盖装置的不同取向。例如，如果多个图中的一个中的装置被翻转，则描述为在其它元件的“下”侧上的元件将随后被取向在其它元件的“上”侧上。因此，术语“下”能够依据图的特定取向而涵盖“下”和“上”的取向这两者。类似地，如果多个图中的一个中的装置被翻转，则描述为在其它元件“下方(below)”或“之下(beneath)”的元件将随后被取向在其它元件“上方”。因此，术语“下方”或“之下”能够涵盖上方和下方的取向这两者。
除非另有限定，否则本文中所使用的所有术语(包括技术术语和科学术语)具有与本公开所属技术领域的普通技术人员通常理解的含义相同的含义。还将理解的是，除非在本文中明确地如此限定，否则术语，诸如常用词典中限定的那些，应被解释为具有与它们在相关领域和本公开的上下文中的含义一致的含义，并且将不以理想化或过于正式的意义来解释。
本文中描述的实施方式不应被解释为限于本文中所示出的特定的区的形状，而是将包括由例如制造而导致的形状的偏差。例如，示出或描述为平坦的区通常可具有粗糙和/或非线性的特征。此外，示出的尖角可被倒圆。因此，图中所示的区本质上为示意性的，并且它们的形状不旨在示出精确的区的形状，并且不旨在限制本权利要求书的范围。
在下文中，将参照附图对本公开的实施方式进行详细描述。在整个附图中，相同的附图标记用于指定相同或类似的部件，并且将省略或简化其重复描述。
图1是示出根据本公开的实施方式的显示装置的框图，并且图2是示出图1的显示装置的实施方式的框图。
参照图1和图2，显示装置1000或显示装置1000'的实施方式可包括显示面板100、扫描驱动器200、数据驱动器300和时序控制器400。
显示装置1000或显示装置1000'的实施方式可实现为包括多个自发射元件的自发射显示装置。在实施方式中，例如，显示装置1000和显示装置1000'中的每个可为包括有机发光元件的有机发光显示装置、包括无机发光元件的显示装置、或包括无机材料和有机材料彼此结合的发光元件的显示装置。然而，这仅为一个实施方式，并且替代性地，显示装置1000或显示装置1000'可实现为液晶显示装置、等离子体显示装置、用于使用量子点表示颜色的显示装置或类似物。
显示装置1000或显示装置1000'的实施方式可为平板显示装置、柔性显示装置、弯曲显示装置、可折叠显示装置或可弯折显示装置。在这种实施方式中，显示装置可应用于透明显示装置、头戴式显示装置、可穿戴式显示装置或类似物。
显示面板100可包括与多个扫描线SL和多个数据线DL连接的多个像素PX。显示装置1000或显示装置1000'的实施方式可为具有数据驱动器300和扫描驱动器200一起排列在显示面板100的一侧(或相同侧)上的单侧驱动结构的显示装置。
在实施方式中，如图1中所示，扫描线SL可在预定的触点CNT(或节点)处连接到相应的连接线CL，以实现单侧驱动结构。在实施方式中，例如，连接线CL可以一一对应的方式连接到扫描线SL。
扫描线SL可在第一方向DR1(例如，像素行方向或水平方向)上延伸，并且可连接到与扫描线SL对应的像素行中的像素PX。扫描信号可通过扫描线SL供给到像素PX。在这种实施方式中，扫描线SL中的每个可限定像素行。
连接线CL可在第二方向DR2上延伸，并且可在触点CNT处连接到扫描线SL。在实施方式中，例如，第二方向DR2可为像素列方向。连接线CL可将扫描驱动器200电连接到扫描线SL。
数据线DL可以像素列为基础连接到像素PX。在实施方式中，数据线DL可在第二方向DR2上从数据驱动器300延伸，并且可将像素PX电连接到数据驱动器300。
扫描驱动器200可从时序控制器400接收时钟信号、扫描起始信号等，并且可将扫描信号供给到扫描线SL。在实施方式中，例如，扫描驱动器200可将作为扫描信号供给到扫描线SL的输出信号顺序地供给到连接线CL。
数据驱动器300可基于从时序控制器400提供的图像数据来生成数据信号，并且可将数据信号供给到数据线DL。数据驱动器300可以像素行为基础将对应于数字图像数据的多个模拟数据信号(数据电压)施加到多个数据线DL。
时序控制器400可从诸如外部图形装置的图像源来接收输入图像数据。时序控制器400可基于输入图像数据来生成适合于显示面板100的操作规范的图像数据，并且可将图像数据提供给数据驱动器300。此外，时序控制器400可生成用于将扫描驱动器200和数据驱动器300控制为满足显示面板100的操作规范的控制信号，并且可将控制信号分别提供给扫描驱动器200和数据驱动器300。
在实施方式中，扫描驱动器200和数据驱动器300中的至少一些部件可以膜上芯片(“COF”)的形式设置在电路板上，以实现单侧驱动结构。扫描驱动器200可包括扫描信号输出电路、信号分配电路和扫描关断电路。在实施方式中，例如，扫描信号输出电路可包括在膜上芯片中，并且信号分配电路和扫描关断电路可集成到显示面板100中。稍后将参照图3对扫描驱动器200的详细配置和操作进行描述。
在实施方式中，如图2中所示，扫描线SL可分别在多个触点CNT1、CNT2和CNT3处连接到多个连接线CLa、CLb和CLc。在单个连接线(例如，图1的CL)连接到每个扫描线SL的实施方式中，扫描信号的电阻器-电容器(“RC”)负载(RC延迟)的偏差可依据到触点(例如，CNT)的距离而增加。在实施方式中，扫描线SL可分别连接到彼此间隔开的多个连接线CLa、CLb和CLc，以减小RC负载的这种偏差。在实施方式中，如图2中所示，一个扫描线SL可连接到三个连接线CLa、CLb和CLc，但本公开不限于此。在替代性实施方式中，通过连接线CLa、CLb和CLc提供的扫描信号的时序可基本上彼此相同或类似。
图3是示出图1的显示装置的一部分的实施方式的框图。
参照图1和图3，显示装置1000的实施方式可包括显示面板100、扫描驱动器200、数据驱动器300和时序控制器(图3中的TCON)400。
在实施方式中，扫描驱动器200可包括具有扫描信号输出电路的扫描驱动器电路210、信号分配电路240和扫描关断电路260。
扫描驱动器电路210可包括多个扫描驱动器芯片(例如，由“SIC”指示)，或者由多个扫描驱动器芯片构成，并且可以膜上芯片的形式排列在柔性膜FM上。在这种实施方式中，每个扫描驱动器芯片SIC可连接到多个输出线OLs，并且可涉及与多个输出线OLs相关联的多个连接线CLs的输出。柔性膜FM可物理地连接到显示面板100。在实施方式中，例如，扫描驱动器电路210的输出信号可通过焊盘供给到设置在显示面板100中的多个输出线OLs。
在这种实施方式中，可在显示装置1000中设置安装有扫描驱动器芯片SIC的多个柔性膜FM。在每个柔性膜FM中，可安装有至少一个扫描驱动器芯片SIC。
在实施方式中，扫描驱动器电路210可包括移位寄存器，并且可将输入信号的移位信号作为扫描信号顺序地输出。在实施方式中，例如，一个扫描驱动器芯片SIC的最终输出可作为相邻的扫描驱动器芯片(即，后续扫描驱动器芯片)的输入来提供。
信号分配电路240和扫描关断电路260可集成到显示面板100中。在实施方式中，信号分配电路240和扫描关断电路260中的每个可包括多个晶体管。
在实施方式中，信号分配电路240和扫描关断电路260可排列在显示面板100的未排列有像素PX的非显示区域(或者外围区域或边框)中。在实施方式中，信号分配电路240和扫描关断电路260中的至少一些部件可排列在显示区域中。在实施方式中，例如，信号分配电路240和扫描关断电路260可布置或形成在像素电路与背板上的像素PX之间，而像素电路实现在该背板上。
信号分配电路240可响应于分配控制信号，将从多个输出线OLs提供的输出信号(例如，扫描信号)提供给多个连接线CLs中的一些。在实施方式中，例如，信号分配电路240可执行诸如1：k解复用器(其中，k为大于1的整数)的操作的操作。
扫描关断电路260可响应于控制信号，以栅极关断电平将从信号分配电路240提供的输出信号中的至少一个输出(或改变)。在实施方式中，例如，扫描关断电路260可将供给到多个连接线CLs之中的与未供给有扫描信号的扫描线连接的连接线的输出信号的电压控制为栅极关断电平。
数据驱动器300可与扫描驱动器电路210一起设置在显示面板100的一侧(或相同侧)上。在实施方式中，数据驱动器300可包括膜上芯片型数据驱动器电路310(或数据驱动器芯片)。数据驱动器电路310可使用多个数据驱动器芯片(图3中的DIC)来实现。一个数据驱动器芯片DIC可电连接到多个扇出线FLs和与多个扇出线FLs连接的多个数据线DLs。在实施方式中，例如，数据驱动器芯片DIC可通过柔性膜FM和/或在显示面板100中设置的焊盘连接到与多个数据线DLs对应的多个扇出线FLs。
在每个柔性膜FM中，可安装有至少一个数据驱动器芯片DIC。
在实施方式中，扫描驱动器芯片SIC和数据驱动器芯片DIC可作为单独的部件安装在柔性膜FM上。在实施方式中，例如，扫描驱动器芯片SIC和数据驱动器芯片DIC可排列成在柔性膜FM中在第二方向DR2上彼此不重叠，以使得连接到扫描驱动器芯片SIC的线和连接到数据驱动器芯片DIC的线彼此不短路。然而，这仅为一个实施方式，并且扫描驱动器芯片SIC和数据驱动器芯片DIC的排列和配置不限于此。
在实施方式中，时序控制器400可以膜上芯片的形式安装在印刷电路板(“PCB”)或具有柔性的印刷电路膜上。时序控制器400可通过多个线连接到扫描驱动器芯片SIC和数据驱动器芯片DIC，并且可控制扫描驱动器芯片SIC和数据驱动器芯片DIC的驱动。PCB可物理地连接到柔性膜FM。
然而，这仅为实施方式，并且时序控制器400的功能中的至少一些可包括在选自扫描驱动器芯片SIC和数据驱动器芯片DIC中的至少一个中。替代性地，用于执行时序控制器400的功能的部件可包括在柔性膜FM中。在这种实施方式中，可省略PCB。
图4是示出包括在图1的显示装置中的驱动器芯片的实施方式的图。
参照图1、图3和图4，包括在显示装置1000中的驱动器芯片500可安装在柔性膜FM上。
在实施方式中，驱动器芯片(图4中的SDIC)500可包括以上参照图3描述的扫描驱动器芯片SIC的功能和数据驱动器芯片DIC的功能这两者。在实施方式中，例如，驱动器芯片500可基于扫描驱动器芯片SIC的功能来输出扫描信号SS，并且可基于数据驱动器芯片DIC的功能来输出数据信号DS。
因此，显示装置1000可具有单侧驱动结构，在该单侧驱动结构中扫描驱动器200的扫描驱动器芯片SIC和数据驱动器300的数据驱动器芯片DIC设置在显示面板100的一侧(或相同侧)上。
图5是示出包括在图1的显示装置中的扫描驱动器的实施方式的图。
参照图3和图5，在实施方式中，扫描驱动器200可包括扫描信号输出电路220、信号分配电路240和扫描关断电路260。
在图5中，示出了扫描驱动器200的将扫描信号输出到第一扫描线SL1至第四扫描线SL4的基本单元UNT，并且扫描驱动器200可具有对与扫描驱动器200的基本单元UNT基本上相同或类似的部件进行重复的形式。在这种实施方式中，基本单元UNT可以与1：2解复用器相同的方式被驱动，并且可将扫描信号提供给第一扫描线SL1至第四扫描线SL4。然而，这仅为一个实施方式，并且基本单元UNT的解复用驱动不限于此。替代性地，解复用驱动可以各种方式扩展，诸如1：4解复用或1：8解复用。
在下文中，将参照图5至图7对扫描驱动器200执行1：2解复用驱动的实施方式进行详细描述。
扫描信号输出电路220可包括在扫描驱动器芯片SIC中。扫描驱动器芯片SIC可包括接收从时序控制器400供给的各种信号并且将预定信号提供给显示面板100的多个芯片焊盘C_PD。
扫描信号输出电路220可将第一输出信号OUT1作为扫描信号输出到第一输出线OL1，并且将第二输出信号OUT2作为扫描信号输出到第二输出线OL2。在实施方式中，例如，第一输出信号OUT1可为待提供给第一扫描线SL1的第一扫描信号，或者可为待提供给第三扫描线SL3的第三扫描信号，并且第二输出信号OUT2可为待提供给第二扫描线SL2的第二扫描信号，或者可为待提供给第四扫描线SL4的第四扫描信号。第一扫描线SL1至第四扫描线SL4可在第二方向DR2上顺序地排列。
在实施方式中，扫描信号输出电路220可包括例如第一移位寄存器SR1、第二移位寄存器SR2、第三移位寄存器SR3和第四移位寄存器SR4的移位寄存器(图5中的SR)、例如第一逻辑或电路OC1和第二逻辑或电路OC2的逻辑或电路、例如第一逻辑与电路AC1和第二逻辑与电路AC2的逻辑与电路、例如第一电平移位器LS1和第二电平移位器LS2的电平移位器(图5中的L/S)以及例如第一缓冲器BF1和第二缓冲器BF2的缓冲器。
第一移位寄存器SR1、第二移位寄存器SR2、第三移位寄存器SR3和第四移位寄存器SR4可彼此独立地(例如，级联)连接。第一移位寄存器SR1、第二移位寄存器SR2、第三移位寄存器SR3和第四移位寄存器SR4可基于时钟信号CLK将输入信号IN的修改信号顺序地输出。
第一移位寄存器SR1可基于时钟信号CLK使输入信号IN移位并且输出。第一移位寄存器SR1的输出可提供给第二移位寄存器SR2和第一逻辑或电路OC1。
第二移位寄存器SR2可独立地连接到第一移位寄存器SR1。第二移位寄存器SR2可基于时钟信号CLK使第一移位寄存器SR1的输出移位并且输出。第二移位寄存器SR2的输出可提供给第三移位寄存器SR3和第二逻辑或电路OC2。
第三移位寄存器SR3可独立地连接到第二移位寄存器SR2。第三移位寄存器SR3可基于时钟信号CLK使第二移位寄存器SR2的输出移位并且输出。第三移位寄存器SR3的输出可提供给第四移位寄存器SR4和第一逻辑或电路OC1。
第四移位寄存器SR4可独立地连接到第三移位寄存器SR3。第四移位寄存器SR4可基于时钟信号CLK使第三移位寄存器SR3的输出移位并且输出。第四移位寄存器SR4的输出可提供给第五移位寄存器和第二逻辑或电路OC2。
在实施方式中，从第一移位寄存器SR1、第二移位寄存器SR2、第三移位寄存器SR3和第四移位寄存器SR4输出的信号中的每个的移位量可与时钟信号CLK的周期基本上相同。第一移位寄存器SR1、第二移位寄存器SR2、第三移位寄存器SR3和第四移位寄存器SR4可使用各种公知的硬件电路或各种公知的硬件电路的修改来实现。
第一逻辑或电路OC1和第二逻辑或电路OC2中的每个可使用第一移位寄存器SR1、第二移位寄存器SR2、第三移位寄存器SR3和第四移位寄存器SR4之中的两个非相邻的移位寄存器的输出来生成第一中间信号。在实施方式中，例如，第一逻辑或电路OC1可对第一移位寄存器SR1和第三移位寄存器SR3的输出执行逻辑或操作，并且第二逻辑或电路OC2可对第二移位寄存器SR2和第四移位寄存器SR4的输出执行逻辑或操作。
当第一移位寄存器SR1和第三移位寄存器SR3的输出中的至少一个具有栅极导通电平时，第一逻辑或电路OC1可输出具有栅极导通电平的信号作为第一中间信号。当第一移位寄存器SR1和第三移位寄存器SR3的两个输出具有栅极关断电平时，第一逻辑或电路OC1可输出具有栅极关断电平的信号。
在实施方式中，例如，在N型晶体管被驱动的情况下，栅极导通电平可为逻辑高电平。在实施方式中，在P型晶体管被驱动的情况下，栅极导通电平可为逻辑低电平。
在实施方式中，当第二移位寄存器SR2和第四移位寄存器SR4的输出中的至少一个具有栅极导通电平时，第二逻辑或电路OC2可输出具有栅极导通电平的信号作为第一中间信号。当第二移位寄存器SR2和第四移位寄存器SR4的两个输出具有栅极关断电平时，第二逻辑或电路OC2可输出具有栅极关断电平的信号。
在实施方式中，例如，第一逻辑或电路OC1可与第一移位寄存器SR1和第三移位寄存器SR3的输出对应地输出具有栅极导通电平的信号。第二逻辑或电路OC2可与第二移位寄存器SR2和第四移位寄存器SR4的输出对应地输出具有栅极导通电平的信号。
第一逻辑或电路OC1和第二逻辑或电路OC2可使用各种公知的硬件电路和/或软件来实现。
第一逻辑与电路AC1和第二逻辑与电路AC2中的每个可使用第一逻辑或电路OC1和第二逻辑或电路OC2中的对应一个的输出(第一中间信号)以及输出使能信号OE来生成第二中间信号。输出使能信号OE可从时序控制器400供给。输出使能信号OE可确定具有栅极导通电平的扫描信号的输出时序。
在实施方式中，第一逻辑与电路AC1可对第一逻辑或电路OC1的输出和输出使能信号OE执行逻辑与操作。当第一逻辑或电路OC1的输出和输出使能信号OE这两者具有栅极导通电平时，第一逻辑与电路AC1可输出具有栅极导通电平的信号作为第二中间信号。当第一逻辑或电路OC1的输出和输出使能信号OE中的至少一个具有栅极关断电平时，第一逻辑与电路AC1可输出具有栅极关断电平的信号作为第二中间信号。
在实施方式中，第二逻辑与电路AC2可对第二逻辑或电路OC2的输出和输出使能信号OE执行逻辑与操作。当第二逻辑或电路OC2的输出和输出使能信号OE这两者具有栅极导通电平时，第二逻辑与电路AC2可输出具有栅极导通电平的信号作为第二中间信号。
第一逻辑与电路AC1和第二逻辑与电路AC2可使用各种公知的硬件电路和/或软件来实现。
第一电平移位器LS1和第二电平移位器LS2中的每个可将第二中间信号的电压电平调整为与扫描信号的高电平或低电平对应。第一电平移位器LS1和第二电平移位器LS2可使用各种公知的硬件电路和/或软件来实现。在实施方式中，例如，扫描信号的高电平可为扫描信号的栅极导通电平，并且扫描信号的低电平可为扫描信号的栅极关断电平。
第一电平移位器LS1可接收第一逻辑与电路AC1的输出。在实施方式中，例如，第一电平移位器LS1可将第一逻辑与电路AC1的输出的栅极导通电平调整为与扫描信号的高电平对应的程度，并且可将第一逻辑与电路AC1的输出的栅极关断电平调整为与扫描信号的低电平对应的程度。
由于第二电平移位器LS2的操作与第一电平移位器LS1的操作基本上相同，因此将省略其重复描述。
第一缓冲器BF1和第二缓冲器BF2可分别将第一电平移位器LS1和第二电平移位器LS2的输出提供给第一输出线OL1和第二输出线OL2。第一缓冲器BF1和第二缓冲器BF2可使用各种公知的硬件电路和/或软件来实现。在实施方式中，例如，第一缓冲器BF1和第二缓冲器BF2中的每个可实现为包括晶体管的放大器电路。
第一输出信号OUT1可由第一缓冲器BF1输出到第一输出线OL1，并且第二输出信号OUT2可由第二缓冲器BF2输出到第二输出线OL2。
在扫描信号输出电路220的这种实施方式中，第一输出信号OUT1可包括第一扫描信号和第三扫描信号，并且第二输出信号OUT2可包括第二扫描信号和第四扫描信号。
信号分配电路240和扫描关断电路260可集成到显示面板100中。显示面板100可包括接收从扫描驱动器芯片SIC或包括扫描驱动器芯片SIC的柔性膜FM提供的信号的多个面板焊盘P_PD。在实施方式中，例如，多个面板焊盘P_PD可连接到第一输出线OL1、第二输出线OL2、第一信号线CTL1、第二信号线CTL2、用于传输具有栅极关断电平的低电压VGL的电源线PL等。
响应于第一分配控制信号和第二分配控制信号，信号分配电路240可将第一输出信号OUT1提供给第一连接线CL1或第三连接线CL3，并且将第二输出信号OUT2提供给第二连接线CL2或第四连接线CL4。
响应于第一扫描关断控制信号和第二扫描关断控制信号，扫描关断电路260可输出从信号分配电路240提供的第一输出信号OUT1和第二输出信号OUT2中的至少一个作为具有栅极关断电平的信号。由扫描关断电路260输出的栅极关断电平可为扫描信号的栅极关断电平(例如，低电平)。
在实施方式中，第二分配控制信号可为第一分配控制信号的反相信号。在这种实施方式中，第一分配控制信号和第二扫描关断控制信号可为提供给相同第一信号线CTL1的相同信号。在这种实施方式中，第二分配控制信号和第一扫描关断控制信号可为提供给相同第二信号线CTL2的相同信号。
在图5至图7中，示出了第一控制信号CON1对应于第一分配控制信号和第二扫描关断控制信号并且第二控制信号CON2对应于第二分配控制信号和第一扫描关断控制信号的实施方式。在实施方式中，例如，第二控制信号CON2可为第一控制信号CON1的反相信号。
在实施方式中，第一控制信号CON1和第二控制信号CON2可经由扫描驱动器芯片SIC从时序控制器400提供给显示面板100。在实施方式中，例如，扫描驱动器芯片SIC可包括控制或缓冲第一控制信号CON1和第二控制信号CON2的输出的第三缓冲器BF3。第一控制信号CON1和第二控制信号CON2可分别提供给第一信号线CTL1和第二信号线CTL2。
然而，这仅为一个实施方式，并且第一控制信号CON1和第二控制信号CON2可在不经过扫描驱动器芯片SIC的情况下，通过柔性膜FM提供给显示面板100的信号分配电路240和扫描关断电路260。
在实施方式中，信号分配电路240可包括第一晶体管T1至第四晶体管T4。第一晶体管T1至第四晶体管T4可对扫描信号执行解复用。
第一晶体管T1可连接在第一输出线OL1与第一连接线CL1之间。第一晶体管T1可响应于第一控制信号CON1而导通。当第一晶体管T1导通时，第一输出信号OUT1可作为第一扫描信号通过第一连接线CL1提供给第一扫描线SL1。
第二晶体管T2可连接在第二输出线OL2与第二连接线CL2之间。第二晶体管T2可响应于第一控制信号CON1而导通。当第二晶体管T2导通时，第二输出信号OUT2可作为第二扫描信号通过第二连接线CL2提供给第二扫描线SL2。
第三晶体管T3可连接在第一输出线OL1与第三连接线CL3之间。第三晶体管T3可响应于第二控制信号CON2而导通。当第三晶体管T3导通时，第一输出信号OUT1可作为第三扫描信号通过第三连接线CL3提供给第三扫描线SL3。
第四晶体管T4可连接在第二输出线OL2与第四连接线CL4之间。第四晶体管T4可响应于第二控制信号CON2而导通。当第四晶体管T4导通时，第二输出信号OUT2可作为第四扫描信号通过第四连接线CL4提供给第四扫描线SL4。
第一晶体管T1和第二晶体管T2可同步地导通，并且第三晶体管T3和第四晶体管T4可同步地导通。
在实施方式中，扫描关断电路260可包括第一关断晶体管M1至第四关断晶体管M4。
第一关断晶体管M1可连接在电源线PL与第一扫描线SL1之间。在实施方式中，第一关断晶体管M1可直接连接在电源线PL与第一连接线CL1之间。第一关断晶体管M1可响应于第二控制信号CON2而导通。当第一关断晶体管M1导通时，低电压VGL可通过第一连接线CL1供给到第一扫描线SL1。也就是说，第一扫描信号可具有低电压VGL。
第二关断晶体管M2可连接在电源线PL与第二扫描线SL2之间。在实施方式中，第二关断晶体管M2可直接连接在电源线PL与第二连接线CL2之间。第二关断晶体管M2可响应于第二控制信号CON2而导通。当第二关断晶体管M2导通时，低电压VGL可通过第二连接线CL2供给到第二扫描线SL2。
第三关断晶体管M3可连接在电源线PL与第三扫描线SL3之间。在实施方式中，第三关断晶体管M3可直接连接在电源线PL与第三连接线CL3之间。第三关断晶体管M3可响应于第一控制信号CON1而导通。当第三关断晶体管M3导通时，低电压VGL可通过第三连接线CL3供给到第三扫描线SL3。
第四关断晶体管M4可连接在电源线PL与第四扫描线SL4之间。在实施方式中，第四关断晶体管M4可直接连接在电源线PL与第四连接线CL4之间。第四关断晶体管M4可响应于第一控制信号CON1而导通。当第四关断晶体管M4导通时，低电压VGL可通过第四连接线CL4供给到第四扫描线SL4。
在实施方式中，当第一晶体管T1导通时，第一关断晶体管M1可关断。在实施方式中，例如，第一晶体管T1和第一关断晶体管M1的切换可相反地执行。在这种实施方式中，第二晶体管T2至第四晶体管T4和第二关断晶体管M2至第四关断晶体管M4的切换可分别相反地执行。
如上所述，在包括扫描驱动器芯片SIC的显示装置1000的实施方式中，用于执行解复用的信号分配电路240可集成到显示面板100中，并因此可减小显示面板100中的死区，并且可在显示面板100中一起实现了窄边框。在这种实施方式中，由于信号分配电路240集成到显示面板100中，因此可减少面板焊盘P_PD和芯片焊盘C_PD的数量并且减小扫描驱动器芯片SIC的尺寸，以使得可降低制造成本。
在这种实施方式中，扫描关断电路260可将供给到非激活的扫描线的信号保持在低电压VGL处，从而防止像素PX的失效发生。
在这种实施方式中，由于非相邻的扫描线彼此共享相应的第一输出线OL1和第二输出线OL2，因此每个扫描信号下沉的时刻可能由于从扫描信号输出电路220输出的具有栅极关断电平的输出信号而不是由于从电源线PL供给的低电压VGL而发生。在实施方式中，例如，奇数编号的扫描线SL1和SL3可彼此共享第一输出线OL1，并且偶数编号的扫描线SL2和SL4可彼此共享第二输出线OL2。
在这种实施方式中，扫描信号的因扫描信号输出电路220的输出而引起的下沉可比扫描信号的因扫描关断电路260的操作而引起的下沉更有效地执行。因此，可减少当像素PX的晶体管(例如，开关晶体管)由于扫描信号的供给的中断而关断时发生的反冲故障。
图6是示出图5的扫描驱动器的操作的实施方式的信号时序图。
参照图3、图5和图6，在实施方式中，扫描驱动器200可将第一输出信号OUT1和第二输出信号OUT2解复用，并且然后可将第一扫描信号S1至第四扫描信号S4顺序地输出到第一扫描线SL1至第四扫描线SL4。
在下文中，将对信号的栅极导通电平为高电平并且信号的栅极关断电平为低电平的实施方式进行详细描述，其中术语可彼此互换地使用。在本文中，表述“输出/提供扫描信号/输入信号/输出信号”意味着“输出/提供扫描信号/输入信号/输出信号的栅极导通电平(高电平)”。在实施方式中，相应的信号的栅极导通电平(或栅极关断电平)可基本上彼此相同。在替代性实施方式中，相应的信号的栅极导通电平(或栅极关断电平)中的至少一个可为不同于其它栅极导通电平(或栅极关断电平)的电压电平。
在供给具有栅极导通电平的输入信号IN之后，可在第一时间点t1处供给具有栅极导通电平的时钟信号CLK。第一移位寄存器SR1至第四移位寄存器SR4可基于时钟信号CLK将输入信号IN的修改信号顺序地输出。
在实施方式中，响应于输出使能信号OE，可以栅极导通电平将第一输出信号OUT1和第二输出信号OUT2输出。在第二时间点t2处，输出使能信号OE可转变为栅极导通电平，并且可与第一移位寄存器SR1的输出对应地输出具有栅极导通电平的第一输出信号OUT1。具有栅极导通电平的第一输出信号OUT1可保持直至第三时间点t3。
在第三时间点t3处，输出使能信号OE可转变为栅极关断电平，并且第一输出信号OUT1可响应于输出使能信号OE而改变为栅极关断电平。
在第四时间点t4处，输出使能信号OE可再次转变为栅极导通电平，并且可与第二移位寄存器SR2的输出对应地输出具有栅极导通电平的第二输出信号OUT2。具有栅极导通电平的第二输出信号OUT2可保持直至第五时间点t5。
在第五时间点t5处，输出使能信号OE可转变为栅极关断电平，并且第二输出信号OUT2可改变为栅极关断电平。
在实施方式中，输出使能信号OE的循环可对应于相邻的扫描信号输出的间隔。在这种实施方式中，输出使能信号OE的栅极导通时段可对应于第一扫描信号S1至第四扫描信号S4的脉冲宽度。
在实施方式中，在第一时间点t1之后且在第六时间点t6之前的第一时段P1期间，第一控制信号CON1可具有栅极导通电平。在第一时段P1期间，第一晶体管T1和第二晶体管T2以及第三关断晶体管M3和第四关断晶体管M4可响应于第一控制信号CON1而导通。
因此，在第一时段P1期间，第一扫描信号S1可响应于第一输出信号OUT1而输出，并且第二扫描信号S2可响应于第二输出信号OUT2而输出。在第一时段P1期间，第三扫描信号S3和第四扫描信号S4可稳定地保持在从电源线PL供给的低电压VGL处。
在实施方式中，在第三时间点t3处，第一输出信号OUT1转变为栅极关断电平，并因此第一扫描信号S1可转变为栅极关断电平。在这种实施方式中，第一扫描信号S1可通过包括扫描信号输出电路220的扫描驱动器芯片SIC的操作而不是扫描关断电路260的操作来下降(下沉)到栅极关断电平。在这种实施方式中，依据第一输出信号OUT1的波形的变化，第一扫描信号S1可降低到栅极关断电平。因此，可减少当像素PX的晶体管(例如，开关晶体管)由于第一扫描信号S1的供给的中断而关断时发生的反冲故障。在实施方式中，例如，从反冲防止/减少的角度来看，与通过第一关断晶体管M1下拉第一扫描信号S1相比，期望依据第一输出信号OUT1的波形的变化来降低(下降)第一扫描信号S1。
在这种实施方式中，在第五时间点t5处，第二输出信号OUT2转变为栅极关断电平，并因此第二扫描信号S2可转变为栅极关断电平。
此后，在第六时间点t6处，输出使能信号OE可转变为栅极导通电平，并且可与第三移位寄存器SR3的输出对应地输出具有栅极导通电平的第一输出信号OUT1。具有栅极导通电平的第一输出信号OUT1可保持直至第七时间点t7。
在第七时间点t7处，输出使能信号OE可转变为栅极关断电平，并且第一输出信号OUT1可响应于输出使能信号OE而改变为栅极关断电平。
在第八时间点t8处，输出使能信号OE可再次转变为栅极导通电平，并且可与第四移位寄存器SR4的输出对应地输出具有栅极导通电平的第二输出信号OUT2。具有栅极导通电平的第二输出信号OUT2可保持直至第九时间点t9。
在第九时间点t9处，输出使能信号OE可转变为低电平，并且第二输出信号OUT2可改变为栅极关断电平。
在实施方式中，在第五时间点t5之后的第二时段P2期间，第二控制信号CON2可具有高电平。在第二时段P2期间，第三晶体管T3和第四晶体管T4以及第一关断晶体管M1和第二关断晶体管M2可响应于第二控制信号CON2而导通。
因此，第三扫描信号S3可响应于第一输出信号OUT1而输出，并且第四扫描信号S4可响应于第二输出信号OUT2而输出。
由于从第六时间点t6到第九时间点t9的基本操作可与从第一时间点t1至第五时间点t5的基本操作类似，因此将省略其重复描述。
在这种实施方式中，具有窄边框和单侧驱动结构的显示装置1000可通过对扫描信号的输出进行解复用驱动来实现。在这种实施方式中，扫描关断电路260可将供给到非激活的扫描线的信号保持在低电压VGL处，从而防止像素PX的失效发生。
在这种实施方式中，由于对非相邻的扫描线(例如，第一扫描线SL1和第三扫描线SL3)单独地执行解复用，因此可由扫描信号输出电路220而不是通过扫描关断电路260来有效地执行扫描信号的下拉。因此，可减少反冲故障的发生。
图7是示出包括在图1的显示装置中的显示面板的实施方式的图。
在图7中，相同的附图标记分配给与参照图5描述的部件相同或类似的部件，并且将省略其任何重复的详细描述。
参照图1、图3、图5和图7，在实施方式中，扫描驱动器200的信号分配电路240和扫描关断电路260可集成到显示面板100A中。
在显示面板100A的显示区域DA中，在第一方向DR1上可顺序地排列有发射不同颜色的光的像素PX1、PX2和PX3。在实施方式中，例如，像素PX1、PX2和PX3可发射不同颜色的光。然而，图7中所示的像素PX1、PX2和PX3的阵列仅为一个实施方式，并且像素PX1、PX2和PX3可依据设计的目的而以各种结构排列。
连接到第一扫描线SL1的像素PX1、PX2和PX3可形成第一像素行，并且连接到第二扫描线SL2的像素PX1、PX2和PX3可形成第二像素行。连接到第三扫描线SL3的像素PX1、PX2和PX3可形成第三像素行，并且连接到第四扫描线SL4的像素PX1、PX2和PX3可形成第四像素行。
在实施方式中，信号分配电路240和扫描关断电路260可布置或形成在排列有像素PX1、PX2和PX3的显示区域DA中。第一晶体管T1至第四晶体管T4和第一关断晶体管M1至第四关断晶体管M4中的至少一些可排列在显示区域DA中。在实施方式中，例如，第一晶体管T1至第四晶体管T4和第一关断晶体管M1至第四关断晶体管M4中的至少一些可各自布置或形成在像素PX1、PX2和PX3的布置在基础衬底上的像素电路之间。
如图7中所示，低电压VGL、第一控制信号CON1、第二控制信号CON2、第一输出信号OUT1和第二输出信号OUT2可通过相应的面板焊盘P_PD提供给显示面板100A。低电压VGL可传输到电源线PL，第一控制信号CON1可传输到第一信号线CTL1，第二控制信号CON2可传输到第二信号线CTL2，第一输出信号OUT1可传输到第一输出线OL1，并且第二输出信号OUT2可传输到第二输出线OL2。电源线PL、第一信号线CTL1、第二信号线CTL2、第一输出线OL1和第二输出线OL2可在第二方向DR2上延伸到显示区域DA。
第一晶体管T1可在显示区域DA中连接在第一输出线OL1与第一连接线CL1之间。第二晶体管T2可在显示区域DA中连接在第二输出线OL2与第二连接线CL2之间。第三晶体管T3可在显示区域DA中连接在第一输出线OL1与第三连接线CL3之间。第四晶体管T4可在显示区域DA中连接在第二输出线OL2与第四连接线CL4之间。
第一关断晶体管M1至第四关断晶体管M4可各自在显示区域DA中连接在电源线PL与第一扫描线SL1至第四扫描线SL4中的对应一个之间。
第一晶体管T1、第二晶体管T2、第三关断晶体管M3和第四关断晶体管M4的栅电极可公共地连接到第一信号线CTL1。第三晶体管T3、第四晶体管T4、第一关断晶体管M1和第二关断晶体管M2的栅电极可公共地连接到第二信号线CTL2。
在这种实施方式中，信号分配电路240和扫描关断电路260设置在显示区域DA中，以使得可减小和最小化显示面板100A的非显示区域中的死区或不需要的边框空间。
图8是示出包括在图1的显示装置中的扫描驱动器的实施方式的框图。
在图8中，相同的附图标记分配给与参照图5描述的部件相同或类似部件，并且将省略其任何重复的详细描述。此外，除了对输出信号执行1：4解复用以外，图8的扫描驱动器200A可具有与图5的扫描驱动器200基本上相同或类似的配置。
参照图1、图3和图8，扫描驱动器200A可包括扫描信号输出电路220A、信号分配电路240A和扫描关断电路260A。扫描驱动器200A还可包括解码器(图8中的DEC)280。
在实施方式中，扫描信号输出电路220A和解码器280可包括在扫描驱动器芯片SIC中，并且信号分配电路240A和扫描关断电路260A可包括(集成)在显示面板100中。在图8中，示出了用于使用第一输出信号OUT1和第二输出信号OUT2输出八个扫描信号的1：4解复用驱动的基本单元UNT。在下文中，将基本单元UNT描述为输出了供给到第一扫描线至第八扫描线的第一扫描信号至第八扫描信号。
扫描信号输出电路220A可基于时钟信号CLK使输入信号IN移位，并且可交替地作为第一输出信号OUT1和第二输出信号OUT2将八个输出信号输出。在实施方式中，例如，第一输出信号OUT1可包括第一扫描信号、第三扫描信号、第五扫描信号和第七扫描信号，并且第二输出信号OUT2可包括第二扫描信号、第四扫描信号、第六扫描信号和第八扫描信号。
响应于第一分配控制信号至第四分配控制信号，信号分配电路240A可输出作为第一输出信号OUT1的第一扫描信号、第三扫描信号、第五扫描信号和第七扫描信号中的一个，并且输出作为第二输出信号OUT2的第二扫描信号、第四扫描信号、第六扫描信号和第八扫描信号中的一个。
响应于第一扫描关断控制信号至第四扫描关断控制信号，扫描关断电路260A可将与栅极关断电平对应的低电压VGL提供给第一扫描线至第八扫描线中的至少一个。
解码器280可响应于从诸如时序控制器400的外部装置提供的控制信号CON，生成第一分配控制信号至第四分配控制信号和第一扫描关断控制信号至第四扫描关断控制信号。在实施方式中，例如，解码器280可使用三个控制信号CON来生成八个不同的信号。八个信号可分别为第一分配控制信号至第四分配控制信号和第一扫描关断控制信号至第四扫描关断控制信号。
因此，可进一步减少将第一输出信号OUT1和第二输出信号OUT2从扫描驱动器芯片SIC供给到显示面板100的面板焊盘P_PD和输出线的数量。
图9是示出包括在图8的扫描驱动器中的信号分配电路和扫描关断电路的实施方式的电路图，并且图10是示出图9的信号分配电路和扫描关断电路的操作的实施方式的信号时序图。
在图9和图10中，相同的附图标记分配给与参照图5和图6描述的部件相同或类似部件，并且将省略其任何重复的详细描述。此外，除了添加第五晶体管T5至第八晶体管T8和第五关断晶体管M5至第八关断晶体管M8以外(即，除了执行1：4解复用以外)，图9的电路可具有与图5的信号分配电路240和扫描关断电路260的配置基本上相同或类似的配置。
参照图3、图8、图9和图10，在实施方式中，信号分配电路240A可包括第一晶体管T1至第八晶体管T8，并且扫描关断电路260A可包括第一关断晶体管M1至第八关断晶体管M8。
第一晶体管T1、第三晶体管T3、第五晶体管T5和第七晶体管T7可各自电连接到第一输出线OL1以及第一扫描线SL1、第三扫描线SL3、第五扫描线SL5和第七扫描线SL7中的对应一个。第二晶体管T2、第四晶体管T4、第六晶体管T6和第八晶体管T8可各自电连接到第二输出线OL2以及第二扫描线SL2、第四扫描线SL4、第六扫描线SL6和第八扫描线SL8中的对应一个。
第一晶体管T1和第二晶体管T2可响应于第一分配控制信号DCON1而导通，第三晶体管T3和第四晶体管T4可响应于第二分配控制信号DCON2而导通，第五晶体管T5和第六晶体管T6可响应于第三分配控制信号DCON3而导通，并且第七晶体管T7和第八晶体管T8可响应于第四分配控制信号DCON4而导通。
在实施方式中，如图10中所示，响应于第一分配控制信号DCON1至第四分配控制信号DCON4，第一输出信号OUT1可提供给第一扫描线SL1、第三扫描线SL3、第五扫描线SL5和第七扫描线SL7中的一个，并且可输出第一扫描信号S1、第三扫描信号S3、第五扫描信号S5和第七扫描信号S7中的一个。在这种实施方式中，响应于第一分配控制信号DCON1至第四分配控制信号DCON4，第二输出信号OUT2可提供给第二扫描线SL2、第四扫描线SL4、第六扫描线SL6和第八扫描线SL8中的一个，并且可输出第二扫描信号S2、第四扫描信号S4、第六扫描信号S6和第八扫描信号S8中的一个。在实施方式中，例如，第一分配控制信号DCON1至第四分配控制信号DCON4可顺序地具有栅极导通电平。
第一关断晶体管M1至第八关断晶体管M8可各自电连接在电源线PL与第一扫描线SL1至第八扫描线SL8中的对应一个之间。
第一关断晶体管M1和第二关断晶体管M2可响应于第一扫描关断控制信号OCON1而导通，第三关断晶体管M3和第四关断晶体管M4可响应于第二扫描关断控制信号OCON2而导通，第五关断晶体管M5和第六关断晶体管M6可响应于第三扫描关断控制信号OCON3而导通，并且第七关断晶体管M7和第八关断晶体管M8可响应于第四扫描关断控制信号OCON4而导通。
在实施方式中，如图10中所示，在第一扫描关断控制信号OCON1具有栅极导通电平(即，高电平)的时段期间，第一扫描信号S1和第二扫描信号S2可具有低电压VGL。类似地，在第二扫描关断控制信号OCON2具有栅极导通电平的时段期间，第三扫描信号S3和第四扫描信号S4可具有低电压VGL，在第三扫描关断控制信号OCON3具有栅极导通电平的时段期间，第五扫描信号S5和第六扫描信号S6可具有低电压VGL，并且在第四扫描关断控制信号OCON4具有栅极导通电平的时段期间，第七扫描信号S7和第八扫描信号S8可具有低电压VGL。
在实施方式中，第一扫描关断控制信号OCON1至第四扫描关断控制信号OCON4可分别为第一分配控制信号DCON1至第四分配控制信号DCON4的反相信号。在实施方式中，例如，第一晶体管T1和第二晶体管T2的切换可与第一关断晶体管M1和第二关断晶体管M2的切换相反地执行。
在实施方式中，由于顺序地输出图10中所示的第一扫描信号S1至第八扫描信号S8的驱动与以上参照图6描述的驱动基本上相同，因此将省略其任何重复的详细描述。
在本发明的实施方式中，如上所述，显示装置可包括扫描驱动器的集成到显示面板中的信号分配电路和扫描关断电路。在这种实施方式中，可使用信号分配电路和扫描关断电路来执行扫描信号输出的解复用，并因此可减小显示面板中的死区和边框。在这种实施方式中，信号分配电路集成到显示面板中，以使得可减少面板焊盘和芯片焊盘的数量并且减小扫描驱动器芯片的尺寸，并且扫描驱动器芯片和数据驱动器芯片可一起安装在单个柔性膜中。因此，可减少制造成本。
在这种实施方式中，扫描关断电路可将供给到非激活的扫描线的信号稳定地保持在低电压处，从而防止像素的失效。
在这种实施方式中，由于彼此不相邻的扫描线彼此共享输出线，因此扫描信号可由于从扫描信号输出电路输出的具有栅极关断电平的输出信号而不是从电源线供给的低电压来下降(或下沉)。因此，与用于使用低电压下拉扫描信号的方案相比，可进一步改善防止当像素的晶体管(开关晶体管)由于扫描信号的供给的中断而关断时反冲故障发生的效果。
本发明不应被解释为限于本文中阐述的实施方式。相反，提供这些实施方式以使得本公开将为彻底和完整的，并且将向本领域技术人员全面地传达本发明的内容。
虽然已参照本发明的实施方式对本发明进行了特定示出和描述，但本领域普通技术人员将理解的是，在不背离如由随附权利要求书限定的本发明的精神或范围的情况下，其中可在形式和细节上进行各种改变。

Claims (17)

1.一种显示装置，包括：
显示面板，所述显示面板包括与多个扫描线和多个数据线连接的多个像素以及多个连接线，所述多个连接线各自连接到所述多个扫描线中的对应扫描线；以及
扫描驱动器，所述扫描驱动器驱动所述多个扫描线，
其中，所述扫描驱动器包括：
扫描信号输出电路，所述扫描信号输出电路将第一输出信号作为扫描信号输出到第一输出线，并且将第二输出信号作为所述扫描信号输出到第二输出线；
信号分配电路，所述信号分配电路响应于第一分配控制信号和第二分配控制信号，将所述第一输出信号输出到所述多个连接线中的第一连接线或所述多个连接线中的第三连接线并且将所述第二输出信号输出到所述多个连接线中的第二连接线或所述多个连接线中的第四连接线；以及
扫描关断电路，所述扫描关断电路响应于第一扫描关断控制信号和第二扫描关断控制信号，将栅极关断电平输出到所述多个扫描线中的至少一个，
其中，所述第一连接线至所述第四连接线分别连接到所述多个扫描线中的在第一方向上延伸的第一扫描线至第四扫描线，并且
其中，所述第一扫描线至所述第四扫描线在与所述第一方向相交的第二方向上顺序地排列。
2.如权利要求1所述的显示装置，其中，所述第一连接线至所述第四连接线在所述第一方向上顺序地排列。
3.如权利要求1所述的显示装置，其中，所述信号分配电路包括：
第一晶体管，所述第一晶体管连接在所述第一输出线与所述第一连接线之间，其中所述第一晶体管响应于所述第一分配控制信号而导通；
第二晶体管，所述第二晶体管连接在所述第二输出线与所述第二连接线之间，其中所述第二晶体管响应于所述第一分配控制信号而导通；
第三晶体管，所述第三晶体管连接在所述第一输出线与所述第三连接线之间，其中所述第三晶体管响应于所述第二分配控制信号而导通；以及
第四晶体管，所述第四晶体管连接在所述第二输出线与所述第四连接线之间，其中所述第四晶体管响应于所述第二分配控制信号而导通。
4.如权利要求3所述的显示装置，其中，所述扫描关断电路包括：
第一关断晶体管，所述第一关断晶体管连接在供给具有栅极关断电平的电压的电源线与所述第一扫描线之间，其中所述第一关断晶体管响应于所述第一扫描关断控制信号而导通；
第二关断晶体管，所述第二关断晶体管连接在所述电源线与所述第二扫描线之间，其中所述第二关断晶体管响应于所述第一扫描关断控制信号而导通；
第三关断晶体管，所述第三关断晶体管连接在所述电源线与所述第三扫描线之间，其中所述第三关断晶体管响应于所述第二扫描关断控制信号而导通；以及
第四关断晶体管，所述第四关断晶体管连接在所述电源线与所述第四扫描线之间，其中所述第四关断晶体管响应于所述第二扫描关断控制信号而导通。
5.如权利要求4所述的显示装置，其中，所述第二分配控制信号为所述第一分配控制信号的反相信号。
6.如权利要求4所述的显示装置，其中，所述第一分配控制信号和所述第二扫描关断控制信号为从相同信号线提供的彼此相同的信号，并且
其中，所述第二分配控制信号和所述第一扫描关断控制信号为从相同信号线提供的彼此相同的信号。
7.如权利要求6所述的显示装置，其中，在所述第一分配控制信号的栅极导通时段期间，具有栅极导通电平的所述第一输出信号和所述第二输出信号分别顺序地提供给所述第一扫描线和所述第二扫描线，并且
其中，在所述第二分配控制信号的栅极导通时段期间，具有所述栅极导通电平的所述第一输出信号和所述第二输出信号分别顺序地提供给所述第三扫描线和所述第四扫描线。
8.如权利要求4所述的显示装置，其中，
所述扫描信号输出电路布置在连接到所述显示面板的柔性膜上，
所述信号分配电路和所述扫描关断电路集成到所述显示面板中，并且
所述信号分配电路通过所述第一输出线和所述第二输出线连接到所述扫描信号输出电路。
9.如权利要求8所述的显示装置，其中，所述第一晶体管至所述第四晶体管和所述第一关断晶体管至所述第四关断晶体管中的至少一部分布置在所述显示面板的显示区域中，在所述显示区域中排列有所述多个像素。
10.如权利要求8所述的显示装置，还包括：
数据驱动器，所述数据驱动器与所述扫描信号输出电路一起布置在所述显示面板的一侧上，其中所述数据驱动器驱动所述多个数据线。
11.如权利要求1所述的显示装置，其中，所述扫描信号输出电路包括：
多个移位寄存器，所述多个移位寄存器基于时钟信号将输入信号的多个修改信号顺序地输出，并且彼此独立地连接；
多个逻辑或电路，所述多个逻辑或电路各自使用所述多个移位寄存器之中的两个非相邻的移位寄存器的输出来生成第一中间信号；
多个逻辑与电路，所述多个逻辑与电路各自使用相应的所述逻辑或电路的输出和输出使能信号来生成第二中间信号；
多个电平移位器，所述多个电平移位器各自将相应的所述第二中间信号的电压电平调整为与所述扫描信号的高电平或低电平对应；以及
多个缓冲器，所述多个缓冲器将所述多个电平移位器的输出分别提供给所述第一输出线和所述第二输出线。
12.如权利要求4所述的显示装置，其中，所述信号分配电路还包括：
第五晶体管，所述第五晶体管连接在所述第一输出线与第五连接线之间，其中所述第五晶体管响应于第三分配控制信号而导通；
第六晶体管，所述第六晶体管连接在所述第二输出线与第六连接线之间，其中所述第六晶体管响应于所述第三分配控制信号而导通；
第七晶体管，所述第七晶体管连接在所述第一输出线与第七连接线之间，其中所述第七晶体管响应于第四分配控制信号而导通；以及
第八晶体管，所述第八晶体管连接在所述第二输出线与第八连接线之间，其中所述第八晶体管响应于所述第四分配控制信号而导通。
13.如权利要求12所述的显示装置，其中，所述扫描关断电路还包括：
第五关断晶体管，所述第五关断晶体管连接在所述电源线与第五扫描线之间，其中所述第五关断晶体管响应于第三扫描关断控制信号而导通；
第六关断晶体管，所述第六关断晶体管连接在所述电源线与第六扫描线之间，其中所述第六关断晶体管响应于所述第三扫描关断控制信号而导通；
第七关断晶体管，所述第七关断晶体管连接在所述电源线与第七扫描线之间，其中所述第七关断晶体管响应于第四扫描关断控制信号而导通；以及
第八关断晶体管，所述第八关断晶体管连接在所述电源线与第八扫描线之间，其中所述第八关断晶体管响应于所述第四扫描关断控制信号而导通。
14.如权利要求13所述的显示装置，其中，
所述扫描驱动器还包括：
解码器，所述解码器响应于从外部装置提供的控制信号，生成所述第一分配控制信号至所述第四分配控制信号和所述第一扫描关断控制信号至所述第四扫描关断控制信号，并且
所述第一扫描关断控制信号至所述第四扫描关断控制信号分别为所述第一分配控制信号至所述第四分配控制信号的反相信号。
15.一种显示装置，包括：
显示面板，所述显示面板包括与多个扫描线和多个数据线连接的多个像素以及多个连接线，所述多个连接线各自连接到所述多个扫描线中的对应扫描线；以及
扫描驱动器，所述扫描驱动器驱动所述多个扫描线，
其中，所述扫描驱动器包括：
扫描信号输出电路，所述扫描信号输出电路将第一输出信号作为扫描信号输出到第一输出线，并且将第二输出信号作为所述扫描信号输出到第二输出线；
信号分配电路，所述信号分配电路响应于第一分配控制信号和第二分配控制信号，将所述第一输出信号输出到所述多个连接线中的第一连接线或所述多个连接线中的第三连接线并且将所述第二输出信号输出到所述多个连接线中的第二连接线或所述多个连接线中的第四连接线；以及
扫描关断电路，所述扫描关断电路响应于第一扫描关断控制信号和第二扫描关断控制信号，将栅极关断电平输出到所述多个扫描线中的至少一个，
其中，所述第一连接线至所述第四连接线分别连接到所述多个扫描线中的在第一方向上延伸的第一扫描线至第四扫描线，
其中，所述信号分配电路和所述扫描关断电路中的每个包括多个晶体管，并且
其中，所述多个晶体管排列在所述显示面板的显示区域中，在所述显示区域中排列有所述多个像素。
16.一种显示装置，包括：
显示面板，所述显示面板包括与多个扫描线和多个数据线连接的多个像素以及多个连接线，所述多个连接线各自连接到所述多个扫描线中的对应扫描线；以及
扫描驱动器，所述扫描驱动器驱动所述多个扫描线，
其中，所述扫描驱动器包括：
扫描信号输出电路，所述扫描信号输出电路将第一输出信号作为扫描信号输出到第一输出线，并且将第二输出信号作为所述扫描信号输出到第二输出线；
信号分配电路，所述信号分配电路响应于第一分配控制信号和第二分配控制信号，将所述第一输出信号输出到所述多个连接线中的第一连接线或所述多个连接线中的第三连接线并且将所述第二输出信号输出到所述多个连接线中的第二连接线或所述多个连接线中的第四连接线；以及
扫描关断电路，所述扫描关断电路响应于第一扫描关断控制信号和第二扫描关断控制信号，将栅极关断电平输出到所述多个扫描线中的至少一个，
其中，所述第一连接线至所述第四连接线分别连接到所述多个扫描线中的在第一方向上延伸的第一扫描线至第四扫描线，
其中，在所述第一分配控制信号的栅极导通时段期间，具有栅极导通电平的所述第一输出信号和所述第二输出信号分别顺序地提供给所述第一扫描线和所述第二扫描线，并且
其中，在所述第二分配控制信号的栅极导通时段期间，具有所述栅极导通电平的所述第一输出信号和所述第二输出信号分别顺序地提供给所述第三扫描线和所述第四扫描线。
17.如权利要求16所述的显示装置，其中，
所述第一扫描关断控制信号为所述第一分配控制信号的反相信号，并且
所述第二扫描关断控制信号为所述第二分配控制信号的反相信号。
CN202210604503.4A 2021-08-02 2022-05-31 显示装置 Pending CN115701628A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210101602A KR20230020074A (ko) 2021-08-02 2021-08-02 표시 장치
KR10-2021-0101602 2021-08-02

Publications (1)

Publication Number Publication Date
CN115701628A true CN115701628A (zh) 2023-02-10

Family

ID=85038079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210604503.4A Pending CN115701628A (zh) 2021-08-02 2022-05-31 显示装置

Country Status (3)

Country Link
US (1) US11869438B2 (zh)
KR (1) KR20230020074A (zh)
CN (1) CN115701628A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI851204B (zh) 2023-05-12 2024-08-01 友達光電股份有限公司 顯示面板與主動元件陣列基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764047B1 (ko) 2001-01-05 2007-10-09 삼성전자주식회사 액정 디스플레이 장치 및 그 구동방법
TWI225237B (en) * 2003-12-04 2004-12-11 Hannstar Display Corp Active matrix display and its driving method
KR101119729B1 (ko) * 2004-12-31 2012-03-26 엘지디스플레이 주식회사 액정표시장치
TWI269253B (en) * 2005-11-04 2006-12-21 Novatek Microelectronics Corp Matrix decoder
TW200830247A (en) * 2007-01-09 2008-07-16 Denmos Technology Inc Gate driver
CA2637343A1 (en) * 2008-07-29 2010-01-29 Ignis Innovation Inc. Improving the display source driver
KR101830604B1 (ko) * 2011-05-25 2018-02-22 엘지디스플레이 주식회사 평판 표시장치
KR101906248B1 (ko) * 2012-12-13 2018-10-11 엘지디스플레이 주식회사 액정 디스플레이 장치
TWI611567B (zh) 2013-02-27 2018-01-11 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
KR102105408B1 (ko) 2013-12-02 2020-04-29 삼성전자주식회사 디스플레이 드라이버 ic, 이의 동작 방법, 및 이를 포함하는 장치들
KR102651808B1 (ko) 2016-10-31 2024-03-28 엘지디스플레이 주식회사 표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI851204B (zh) 2023-05-12 2024-08-01 友達光電股份有限公司 顯示面板與主動元件陣列基板

Also Published As

Publication number Publication date
KR20230020074A (ko) 2023-02-10
US20230031695A1 (en) 2023-02-02
US11869438B2 (en) 2024-01-09

Similar Documents

Publication Publication Date Title
US9495932B2 (en) Display device
EP2919224B1 (en) Display apparatus and method of driving the same
US20090278782A1 (en) Gate Driving Waveform Control
KR102114751B1 (ko) 내장형 게이트 드라이버
KR20160000097A (ko) 스캔 구동부 및 이를 이용한 표시장치
KR102230370B1 (ko) 표시장치
KR20150116015A (ko) 표시 장치
KR101904277B1 (ko) 액정 디스플레이 장치
KR102626066B1 (ko) 반전 신호를 이용한 표시장치와 그 구동 방법
JP5399555B2 (ja) シフトレジスタ回路および表示装置ならびにシフトレジスタ回路の駆動方法
TWI391890B (zh) 顯示裝置
KR20100100213A (ko) 게이트 구동 장치 및 이를 포함하는 표시 장치
KR20160017390A (ko) 디스플레이 장치의 게이트 드라이버
JP6588344B2 (ja) トランジスタ基板及び表示装置
KR102455584B1 (ko) Oled 표시패널과 이를 이용한 oled 표시 장치
KR102353736B1 (ko) 액정표시장치
CN107644627A (zh) 显示控制设备和显示面板模块
KR102562946B1 (ko) 게이트 구동회로 및 그를 구비하는 표시장치
CN114170891A (zh) 显示基板和显示装置
US11640780B2 (en) Data driver circuit correcting skew between a clock and data
KR102203773B1 (ko) 표시패널과 이를 이용한 oled 표시 장치
WO2015140862A1 (ja) ゲートドライバｉｃ、チップオンフィルム基板および表示装置
KR20080072149A (ko) 액정 표시장치
KR20180138473A (ko) 게이트 구동부와 이를 이용한 표시장치
CN115701628A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination